JP6543466B2 - 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング - Google Patents

物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング Download PDF

Info

Publication number
JP6543466B2
JP6543466B2 JP2014515855A JP2014515855A JP6543466B2 JP 6543466 B2 JP6543466 B2 JP 6543466B2 JP 2014515855 A JP2014515855 A JP 2014515855A JP 2014515855 A JP2014515855 A JP 2014515855A JP 6543466 B2 JP6543466 B2 JP 6543466B2
Authority
JP
Japan
Prior art keywords
mask
layer
semiconductor wafer
less
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014515855A
Other languages
English (en)
Other versions
JP2014523116A (ja
Inventor
ウェイシェン リ
ウェイシェン リ
サラブジート シン
サラブジート シン
マドハバ ラオ ヤラマンチリ
マドハバ ラオ ヤラマンチリ
ブラッド イートン
ブラッド イートン
アジャイ クマー
アジャイ クマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2014523116A publication Critical patent/JP2014523116A/ja
Application granted granted Critical
Publication of JP6543466B2 publication Critical patent/JP6543466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Description

背景
１）分野
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に関する。
２）関連技術の説明
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ（基板ともいう）上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知のプロセスを用いてドープされ、堆積され、エッチングされ、これによって集積回路を形成する。各ウェハは、ダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。
集積回路形成プロセスに続いて、ウェハは「ダイシング」され、これによってパッケージ化するために、又はより大規模な回路内でパッケージ化されていない形態で使用するために、互いに個々のダイに分離される。ウェハダイシング用に使用される２つの主要な技術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿ってウェハ表面を横切って移動する。これらのスクライブラインは、ダイ間の空間に沿って延びている。これらの空間は、一般に「ストリート」と呼ばれている。ダイヤモンドスクライブは、ストリートに沿って、ウェハ表面に浅い傷を形成する。ローラ等による圧力の印加時に、ウェハは、スクライブラインに沿って分離する。ウェハ内での破断は、ウェハ基板の結晶格子構造に従う。スクライビングは、約１０ミル（１インチの１０００分の１）又はそれ以下の厚さであるウェハに対して使用することができる。より厚いウェハに対しては、ソーイングが、現在のところ、ダイシングするのに好適な方法である。
ソーイングでは、１分当たり高回転数で回転するダイヤモンドが先端に付いた鋸（ソー）が、ウェハ表面に接触し、ストリートに沿ってウェハを切断（ソーイング）する。ウェハは、支持部材（例えば、フィルムフレーム全域に亘って伸ばされた接着フィルム）上に取り付けられ、鋸が垂直及び水平の両方のストリートに繰り返し印加される。スクライビング又はソーイングのいずれにおいても１つの問題は、チップ（欠け）及びゴージ（削り溝）が切断されたダイ端部に沿って形成される可能性があることである。また、亀裂が形成され、ダイの端部から基板内へと伝播し、集積回路を動作不能にする可能性がある。正方形又は長方形のダイの片側のみが結晶構造の＜１１０＞方向にスクライブ可能であるので、チッピング（欠け）及びクラッキング（割れ）は、スクライビングにおいて特に問題である。その結果、ダイのもう一方の側の劈開は、ギザギザの分離ラインをもたらす。チッピング及びクラッキングのために、集積回路への損傷を防止するための追加の間隔がウェハ上のダイ間に必要となる（例えば、チップ及びクラックが実際の集積回路からある距離に維持される）。間隔要件の結果として、標準サイズのウェハ上にはそれほど多くのダイを形成することはできず、もしもそうでないならば回路用に使用可能であったウェハの実質的な領域が無駄になる。鋸の使用は、半導体ウェハ上の実質的な領域の無駄を悪化させる。鋸の刃は、約１５ミクロンの厚さである。このように、鋸によって作られた切り口を取り巻く割れ及びその他の損傷が、集積回路に悪影響を及ぼさないことを保証するために、３００〜５００ミクロンはしばしばダイのそれぞれの回路を分離しなければならない。更に、切断後、各ダイは、ソーイングプロセスから生じる粒子及び他の汚染物質を除去するために実質的なクリーニングを必要とする。
プラズマダイシングもまた使用されてきたが、同様に制限を有するかもしれない。例えば、プラズマダイシングの実施を妨げる１つの制限は、コストであるかもしれない。レジストをパターニングするための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。
概要
本発明の実施形態は、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法を含む。
一実施形態では、複数の集積回路を有する半導体ウェハをダイシングする方法は、半導体ウェハの上方に、集積回路を覆い、保護するマスクを形成する工程を含む。その後、マスクは、レーザスクライビングプロセスによってパターニングされ、これによって集積回路間の半導体ウェハの領域を露出させるギャップをパターニングされたマスクに提供する。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって個片化された集積回路を形成する。その後、パターニングされたマスクは、個片化された集積回路から分離される。
別の一実施形態では、半導体ウェハをダイシングするためのシステムは、ファクトリインタフェースを含む。レーザスクライブ装置は、ファクトリインタフェースに結合され、フェムト秒ベースのレーザを含む。プラズマエッチングチャンバもまた、ファクトリインタフェースに結合される。堆積チャンバもまた、ファクトリインタフェースに結合される。堆積チャンバは、物理的に除去可能なマスクを形成するように構成される。
別の一実施形態では、複数の集積回路を含む半導体ウェハをダイシングする方法は、シリコン基板の上方に、物理的に除去可能なマスクを形成する工程を含む。物理的に除去可能なマスクは、シリコン基板上に配置された集積回路を覆い、保護する。集積回路は、低Ｋ材料の層及び銅の層の上方に配置された二酸化ケイ素の層から構成される。物理的に除去可能なマスクと、二酸化ケイ素の層と、低Ｋ材料の層と、銅の層は、レーザスクライビングプロセスによってパターニングされ、これによって集積回路間のシリコン基板の領域を露出させる。その後、シリコン基板は、ギャップを貫通してエッチングされ、これによって個片化された集積回路を形成する。その後、物理的に除去可能なマスクは、個片化された集積回路から分離される。
本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャートである。 本発明の一実施形態に係る、図１のフローチャートの操作１０２に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、図１のフローチャートの操作１０４に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、図１のフローチャートの操作１０６及び１０８に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図である。 〜 本発明の一実施形態に係る、半導体ウェハをダイシングする方法における各種操作の断面図を示す。 本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。 本発明の一実施形態に係る、例示的なコンピュータシステムのブロック図を示す。
詳細な説明
各ウェハが複数の集積回路を上に有する半導体ウェハのダイシング方法が記載される。以下の説明では、本発明の実施形態の完全な理解を提供するために、多数の特定の詳細（例えば、レーザスクライビング・プラズマエッチング個片化プロセス用の物理的に除去可能なマスク）が記載される。本発明の実施形態は、これらの特定の詳細なしに実施できることが、当業者には明らかであろう。他の例では、周知の態様（例えば、集積回路の製造）は、本発明の実施形態を不必要に曖昧にしないために、詳細には説明されない。更に、図に示される様々な実施形態は、例示であり、必ずしも縮尺通りに描かれていないことを理解すべきである。
初めのレーザスクライブと、後続のプラズマエッチングを含むハイブリッドなウェハ又は基板のダイシングプロセスは、ダイの個片化のために実施することができる。レーザスクライブプロセスは、マスク、有機・無機誘電体層、及びデバイス層をきれいに除去するために使用することができる。その後、レーザエッチングプロセスは、ウェハ又は基板の露出又は部分的なエッチング時に終了することができる。ダイシングプロセスのプラズマエッチング部分は、その後、ダイ又はチップを個片化又はダイシングするために、ウェハ又は基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために用いることができる。レーザスクライブ・プラズマエッチングプロセスで使用するのに適したマスクは、レーザスクライブプロセス又はプラズマエッチングプロセスのいずれとも干渉せず、両プロセスを実行した後に容易に除去可能なマスクであることができる。
ウェハ又は基板の中又は上に含まれる集積回路は、多くの場合、パッシベーション層（例えば、ポリイミド層）によって部分的に囲まれた上部導電性バンプ層を含む。本発明の一実施形態によると、パッシベーション層及びバンプ層は、さもなければ、集積回路のレーザスクライブ・プラズマエッチング個片化の間、損傷を受けるであろう。したがって、マスクは、集積回路のレーザスクライブ・プラズマエッチング個片化の間、保護用のパッシベーション層及びバンプ層の上方で使用することができる。しかしながら、パッケージングを考慮して、マスクは、個片化プロセスの後に除去されてもよい。一実施形態では、マスクは、物理的に除去可能なマスクであり、以下に詳細に説明されるように、物理的なプロセス（例えば、リフトオフ、ロールオフ、又はピールオフプロセス）によって除去される。このような一実施形態では、物理的除去プロセス自体もまた、パッシベーション層又はバンプ層を損傷しない。
図１は、本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャート１００である。図２Ａ〜図３Ｃは、本発明の一実施形態に係る、フローチャート１００の操作に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。
フローチャート１００の操作１０２及び対応する図２Ａを参照すると、マスク２０２が、半導体ウェハ又は基板２０４の上方に形成される。マスク２０２は、半導体ウェハ２０４の表面上に形成された集積回路２０６を覆い、保護する。マスク２０２は、集積回路２０６のそれぞれの間に形成された介在するストリート２０７も覆う。
本発明の一実施形態によると、マスク２０２は、物理的に除去可能なマスクである。物理的に除去可能なマスクは、レーザ・エッチング個片化プロセスに耐えるのに適しているかもしれない。例えば、一実施形態では、物理的に除去可能なマスク２０２は、約３００ミクロンまでの厚さを有する下地のスタックのエッチングに耐えるのに適している。一実施形態では、物理的に除去可能なマスク２０２は、後述するように、マスクをパターニングするクリーンなレーザアブレーションプロセスを受けるが、後続のプラズマエッチングプロセスに耐えるのに適している。一実施形態では、物理的に除去可能なマスク２０２は、感光性又は非感光性のいずれかである。このような一実施形態では、物理的に除去可能なマスク２０２はポリマーである。具体例では、感光性材料は、レーザと材料の相互作用に対しては、非感光性であるよりも好適である。
一実施形態では、半導体ウェハ又は基板２０４は、製造プロセスに耐えるのに適しており、その上に半導体処理層を好適に配置することができる材料で構成される。例えば、一実施形態では、半導体ウェハ又は基板２０４は、ＩＶ族系材料（例えば、結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、これらに限定されない）で構成される。特定の一実施形態では、半導体ウェハ２０４を提供する工程は、単結晶シリコン基板を提供する工程を含む。特定の一実施形態では、単結晶シリコン基板は、不純物原子によってドープされる。別の一実施形態では、半導体ウェハ又は基板２０４は、ＩＩＩ−Ｖ族材料（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基板等）から構成される。
一実施形態では、半導体ウェハ又は基板２０４は、半導体デバイスのアレイが集積回路２０６の一部として、その上又は中に配置される。このような半導体デバイスの例としては、シリコン基板内に製造され、誘電体層に囲まれたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属相互接続が、誘電体層を取り囲んで、デバイス又はトランジスタの上方に形成され、集積回路２０６を形成するようにデバイス又はトランジスタを電気的に結合するのに使用することができる。導電性バンプ層及び／又はパッシベーション層が相互接続層の上方に形成されてもよい。ストリート２０７を構成する材料は、集積回路２０６を形成するために使用される材料と類似又は同じであることができる。例えば、ストリート２０７は、誘電材料、半導体材料、メタライゼーションの層から構成することができる。一実施形態では、１以上のストリート２０７は、集積回路２０６の実際のデバイスと類似のテストデバイスを含む。
フローチャート１００の操作１０４及び対応する図２Ｂを参照すると、マスク２０２は、レーザスクライビングプロセスでパターニングされ、これによって集積回路２０６間の半導体ウェハ又は基板２０４の領域を露出させるギャップ２１０を有するパターニングされたマスク２０８を提供する。このように、レーザスクライビングプロセスは、集積回路２０６間にもともと形成されていたストリート２０７の材料を除去するために使用される。本発明の一実施形態によると、レーザスクライビングプロセスによってマスク２０２をパターニングする工程は、図２Ｂに示されるように、集積回路２０６間の半導体ウェハ２０４の領域内に部分的にトレンチ２１２を形成する工程を含む。
一実施形態では、レーザスクライビングプロセスによってマスク２０２をパターニングする工程は、フェムト秒範囲内のパルス幅をもつレーザを使用する工程を含む。具体的には、可視スペクトル又は紫外線（ＵＶ）又は赤外線（ＩＲ）の波長（これら３つを合わせて、広帯域光スペクトル）に相当する光に基づくレーザが使用され、これによってフェムト秒ベースのレーザ、すなわちフェムト秒（１０−１５秒）オーダーのパルス幅を有するレーザを提供することができる。一実施形態では、アブレーションは、波長に依存しない、又は本質的には波長に依存しないので、複雑な膜（例えば、マスク２０２、ストリート２０７、及びひょっとすると半導体ウェハ又は基板２０４の一部の膜）に適している。
レーザパラメータの選択（例えば、パルス幅）は、クリーンなレーザスクライブ切断を実現するために、チッピング、マイクロクラック、層間剥離を最小化する、成功したレーザスクライビング・ダイシングプロセスを開発するのに重要である可能性がある。レーザスクライブ切断がクリーンであればあるほど、最終的なダイ個片化のために実行することができるエッチングプロセスはよりスムーズになる。半導体デバイスウェハにおいては、異なる材料の種類（例えば、導体、絶縁体、半導体）及び厚さの多くの機能層が、典型的には、その上に配置される。このような材料は、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素及び窒化ケイ素）を含むことができるが、これらに限定されない。
ウェハ又は基板上に配置された個々の集積回路の間のストリートは、集積回路自身と類似又は同じ層を含むことができる。例えば、図３は、本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図を示す。
図３を参照すると、ストリート領域３００は、シリコン基板の上部３０２、第１二酸化ケイ素層３０４、第１エッチストップ層３０６、（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）第１低Ｋ誘電体層３０８、第２エッチストップ層３１０、第２低Ｋ誘電体層３１２、第３エッチストップ層３１４、非ドープシリカガラス（ＵＳＧ）層３１６、第２二酸化ケイ素層３１８、及びフォトレジスト３２０の層を、図示の相対的な厚さで含む。銅メタライゼーション３２２は、第１及び第３のエッチストップ層３０６及び３１４の間に、第２エッチストップ層３１０を貫通して配置される。特定の一実施形態では、第１、第２、第３エッチストップ層３０６、３１０、３１４は、窒化シリコンで構成され、一方、低Ｋ誘電体層３０８及び３１２は、炭素ドープ酸化シリコン材料で構成される。
従来のレーザ照射（例えば、ナノ秒ベース又はピコ秒ベースのレーザ照射）の下では、ストリート３００の材料は、光吸収及びアブレーションメカニズムの面で、かなり異なって振る舞う。例えば、二酸化ケイ素等の誘電体層は、通常の条件下では市販されているレーザのすべての波長に対して基本的に透明である。対照的に、金属、有機物（例えば、低Ｋ材料）及びシリコンは、（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射に応答して）非常に容易に光子に結合可能である。しかしながら、一実施形態では、フェムト秒ベースのレーザプロセスは、二酸化ケイ素の層をアブレーション加工する前に、物理的に除去可能なマスクをアブレーション加工し、その後、低Ｋ材料の層及び銅の層をアブレーション加工する前に、二酸化ケイ素の層をアブレーション加工することによって、物理的に除去可能なマスク層、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングするために使用される。特定の一実施形態では、約４００フェムト秒以下のパルスが、マスク、ストリート、及びシリコン基板の一部を除去するフェムトベースのレーザ照射プロセスで使用される。
本発明の一実施形態によると、好適なフェムト秒ベースのレーザプロセスは、通常、様々な材料内で非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、約１０フェムト秒〜５００フェムト秒の範囲内のパルス幅を有するが、好ましくは１００フェムト秒〜４００フェムト秒の範囲内である。一実施形態では、フェムト秒レーザ光源は、約２００ナノメートル〜１５７０ナノメートルの範囲内の波長を有するが、好ましくは２５０ナノメートル〜５４０ナノメートルの範囲内である。一実施形態では、レーザ及び対応する光学系は、作業面で約３ミクロン〜１５ミクロンの範囲内の焦点を提供するが、好ましくは、約５ミクロン〜１０ミクロンの範囲内である。
作業面での空間ビームプロファイルは、シングルモード（ガウシアン）であるか、又は整形されたトップハットプロファイルを有していてもよい。一実施形態では、レーザ光源は、約２００ｋＨｚ〜１０ＭＨｚの範囲内のパルス繰り返しレートを有するが、好ましくは、約５００ｋＨｚ〜５ＭＨｚの範囲内である。一実施形態では、レーザ光源は、作業面で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に沿って約５００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは、約６００ｍｍ／秒〜２ｍ／秒の範囲内である。
スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、一実施形態では、好ましくは１〜２パスである。一実施形態では、ワークピース内のスクライビング深さは、約５ミクロン〜５０ミクロンの深さの範囲内であるが、好ましくは、約１０ミクロン〜２０ミクロンの深さの範囲内である。レーザは、特定のパルス繰り返しレートの単一パルス列又はパルスバーストの列のいずれかで印加することができる。一実施形態では、生成されたレーザ光のカーフ幅は、約２ミクロン〜１５ミクロンの範囲内であるが、シリコンウェハのスクライビング／ダイシングでは、デバイス／シリコン界面で測定されたときに、好ましくは約６ミクロン〜１０ミクロンの範囲内である。
無機誘電体（例えば二酸化ケイ素）のイオン化を達成し、無機誘電体の直接的なアブレーションの前に下地の損傷によって引き起こされる層間剥離及び欠けを最小限に抑えるのに十分に高いレーザ強度を提供する等の利益及び利点によって、レーザパラメータを選択することができる。また、パラメータは、正確に制御されたアブレーション幅（例えば、カーフ幅）及び深さと共に、産業用途に意味のあるプロセススループットを提供するように選択することができる。上述したように、ピコ秒ベース及びナノ秒ベースのレーザアブレーションプロセスと比較して、フェムト秒ベースのレーザは、このような利点を提供するのにはるかにより適している。しかしながら、フェムト秒ベースのレーザアブレーションのスペクトル内においてさえ、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト秒レーザベースのプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。このような特定の一実施形態では、半導体ウェハ又は基板のスクライビングに適したフェムト秒ベースのレーザプロセスは、約５４０ナノメートル以下の波長を有するレーザに基づく。このような特定の一実施形態では、約５４０ナノメートル以下の波長を有するレーザの、パルスは約４００フェムト秒以下が使用される。しかしながら、代替の一実施形態では、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。
フローチャート１００の操作１０６及び対応する図２Ｃを参照すると、半導体ウェハ２０４は、パターニングされたマスク２０８内のギャップ２１０を貫通してエッチングされ、これによって個片化された集積回路２０６を形成する。本発明の一実施形態によると、半導体ウェハ２０４をエッチングする工程は、図４Ｃに示されるように、レーザスクライビングプロセスによって形成されたトレンチ２１２をエッチングし、これによって最終的に、半導体ウェハ２０４を完全に貫通してエッチングする工程を含む。
一実施形態では、半導体ウェハ２０４をエッチングする工程は、プラズマエッチングプロセスを使用する工程を含む。一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。例えば、特定の一実施形態では、半導体ウェハ２０４の材料のエッチング速度は、毎分２５ミクロンよりも大きい。超高密度プラズマ源を、ダイの個片化プロセスのプラズマエッチング部分用に使用してもよい。このようなプラズマエッチングプロセスを行うのに適したプロセスチャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムは、容量性及び誘導性ＲＦ結合を組み合わせ、これによって容量結合のみで可能であったものよりも、イオン密度及びイオンエネルギーをはるかに独立して制御し、更に磁気強化による改善も提供される。この組み合わせは、イオン密度をイオンエネルギーから効果的に分離することを可能にし、これによって非常に低い圧力でさえ、高く、潜在的に損傷を与えるＤＣバイアスレベル無しで、相対的に高い密度のプラズマを達成することができる。これは、非常に広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバを用いることができる。例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチング速度を約４０％上回るエッチング速度で単結晶シリコン基板又はウェハ２０４をエッチングするのに、ディープシリコンエッチングが使用される。特定の一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。エッチングプロセスは、一般的にフッ素系ガス（例えば、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２）である反応ガス又は比較的速いエッチング速度でシリコンをエッチングすることができる任意の他の反応ガスから生成されたプラズマに基づく。
フローチャート１００の操作１０８及び再び対応する図２Ｃを参照すると、パターニングされたマスク２０８が、個片化された集積回路２０６から分離される。一実施形態では、マスク除去構造２１０（例えば、接着層）が使用され、これによってパターニングされたマスク２０８を個片化された集積回路２０６から除去する。一実施形態では、パターニングされたマスク２０８は、図４Ａ〜図４Ｆと関連して以下により詳細に記載されるように、個片化プロセスのレーザスクライブ・プラズマエッチング部分の後だが、例えばバッキングテープからの最終的な個別化の前に除去される。一実施形態では、分離は、例えばマスク層の溶媒による溶解除去と区別される機械的な分離である。
したがって、フローチャート１００及び図２Ａ〜図２Ｃを再び参照すると、ウェハのダイシングは、物理的に除去可能なマスクを貫通し、（メタライゼーションを含む）ウェハのストリートを貫通し、部分的にシリコン基板内への最初のレーザアブレーションによって実行することができる。レーザのパルス幅は、フェムト秒の範囲内で選択することができる。その後、ダイの個片化は、後続のスルーシリコンディーププラズマエッチングによって完了することができる。その後、物理的に除去可能なマスクは、個片化された集積回路から除去される。本発明の一実施形態に係る、ダイシング用材料スタックの具体例が、図４Ａ〜図４Ｆに関連して後述される。
図４Ａを参照すると、ハイブリッドレーザアブレーション・プラズマエッチングダイシング用の材料スタックは、物理的に除去可能なマスク４０２、デバイス層４０４、及び基板４０６を含む。物理的に除去可能なマスク４０２、デバイス層４０４、及び基板４０６は、バッキングテープ４１０に貼り付けられたダイアタッチフィルム４０８の上方に配置される。一実施形態では、デバイス層４０４は、１以上の金属層（例えば、銅層）及び１以上の低Ｋ誘電体層（例えば、炭素ドープの酸化物層）の上方に配置された無機誘電体層（例えば、二酸化ケイ素）を含む。デバイス層４０４はまた、集積回路間に配置され、集積回路と同一又は類似の層を含むストリートを含むことができる。一実施形態では、基板４０６は、バルクの単結晶シリコン基板である。
一実施形態では、物理的に除去可能なマスク４０２は、デバイス層４０４の上にシートを配置又は圧延することにより塗布される（例えば、フィルム又はテープの形態の）薄いポリマーシートである。このような一実施形態では、薄いポリマーシートは、レーザスクライビング及びその後のプラズマエッチングプロセスに耐えるのに十分高いデバイス層４０４への接着性を有するが、より強力な接着剤層によるその後の物理的な除去のために十分に低い接着性を有している。一実施形態では、薄いポリマーシートは、デバイス層４０４上に配置されたポリビニルアルコールの層を含む。一実施形態では、薄いポリマーシートは、ウェハ又は基板のストリートをレーザアブレーションプロセスとアライメントするために十分に透明である。一実施形態では、薄いポリマーシートは、約５０ミクロン以下（例えば、、２０ミクロン）の厚さを有する。一実施形態では、薄いポリマーシートは、ウェハ又は基板４０６のキャリアに使用されるフレームカバーによってデバイス層４０４に固定される。
別の一実施形態では、物理的に除去可能なマスク４０２は、スピンオン層（例えば、フォトレジスト層）から構成される。例えば、一実施形態では、フォトレジスト層は、例えば、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を加えたフェノール樹脂マトリックスが挙げられるが、これらに限定されないポジ型フォトレジスト材料で構成される。一実施形態では、フォトレジスト層は、例えば、ポリ−シス−イソプレン及びポリ−ビニル−シンナメートが挙げられるが、これらに限定されないネガ型フォトレジスト材料で構成される。
一実施形態では、バルクの単結晶シリコン基板４０６は、ダイアタッチフィルム４０８に貼り付けられる前に、裏側から薄化される。このような一実施形態では、薄化は、デバイス層４０４の上方に物理的に除去可能なマスク４０２を形成又は配置した後に実行される。しかしながら、別のこのような一実施形態では、薄化は、デバイス層４０４の上方に物理的に除去可能なマスク４０２を形成又は配置する前に実行される。薄化は、裏面研削プロセスによって実行することができる。一実施形態では、バルクの単結晶シリコン基板４０６が、約５０〜１００ミクロンの範囲内の厚さまで薄化される。なお、一実施形態では、薄化は、レーザアブレーション・プラズマエッチングダイシングプロセスの前に実行されることに留意することが重要である。一実施形態では、デバイス層４０４は、約２〜３ミクロンの範囲内の厚さを有する。一実施形態では、ダイアタッチフィルム４０８（又は薄化された又は薄いウェハ又は基板をバッキングテープ４１０に接着可能な任意の適切な代替物）は、約２０ミクロンの厚さを有する。
図４Ｂを参照すると、物理的に除去可能なマスク４０２、デバイス層４０４、及び基板４０６の一部が、レーザスクライビングプロセス４１２によってパターニングされ、これによって基板４０６内にトレンチ４１４を形成する。一実施形態では、レーザスクライビングプロセス４１２は、フェムト秒ベースのレーザスクライビングプロセス４１２である。一実施形態では、物理的に除去可能なマスク４０２は、レーザスクライビングプロセス４１２によって貫通して切断され、レーザスクライビングプロセス４１２によって生成された破片を運ぶように機能する。
図４Ｃを参照すると、スルーシリコンディーププラズマエッチングプロセス４１６が、ダイアタッチフィルム４０８の上部を露出させ、シリコン基板４０６を個片化するダイアタッチフィルム４０８までトレンチ４１４を拡張するために使用される。デバイス層４０４は、スルーシリコンディーププラズマエッチングプロセス４１６中に、物理的に除去可能なマスク４０２によって保護される。
図４Ｄを参照すると、個片化プロセスは、ダイアタッチフィルム４０８をパターニングする工程と、バッキングテープ４１０の上部を露出させる工程と、ダイアタッチフィルム４０８を個片化する工程を更に含むことができる。一実施形態では、ダイアタッチフィルムは、レーザプロセスによって、又はエッチングプロセスによって個片化される。
図４Ｅを参照すると、除去構造４１８が、物理的に除去可能なマスク４０２上に配置される。一実施形態では、除去構造４１８は接着層である。このような一実施形態では、接着層の及び物理的に除去可能なマスク４０２の組成は、物理的に除去可能なマスク４０２と、デバイス層４０４のポリマー層の間の除去選択性を提供するように選択される。
一実施形態では、除去構造４１８は、例えば、片面に合成アクリル系接着剤が接着された柔軟なポリ塩化ビニル（ＰＶＣ）層、接着剤で被覆されたポリオレフィン系フィルム、紫外線（ＵＶ）硬化型ダイシングテープ、シリコーン接着面を有するポリイミドフィルムテープ、又はポリビニルアルコールのバッキングを有するウェーブソルダーテープが挙げられるが、これらに限定されない接着テープ層である。一実施形態では、除去構造４１８は、カプトンフィルムロール又はテープアプリケータによって物理的に除去可能なマスク４０２に塗布される。
図４Ｆを参照すると、物理的に除去可能なマスク４０２は、除去構造４１８への付着によってデバイス層４０４から除去され、デバイス層４０４を露出させる。一実施形態では、除去構造４１８は、物理的に除去可能なマスク４０２がデバイス層４０４に付着するよりも強力に物理的に除去可能なマスク４０２に付着する接着層であり、デバイス層４０４から物理的に除去可能なマスク４０２の除去を促進する。このような特定の一実施形態では、接着層は、デバイス層４０４から物理的に除去可能なマスク４０２を、リフトオフ、ロールオフ、又はピールオフプロセスによって除去するために使用される。一実施形態では、物理的に除去可能なマスク４０２は、デバイス層４０４のバンプ層又はパッシベーション層を酸化させる又はそうでなくとも損傷を与えることなく、デバイス層４０４から除去される。すなわち、物理的に除去可能なマスク４０２は、下に配置された層の特性を変えることなく除去される。一実施形態では、物理的に除去可能なマスク４０２及び除去構造４１８のペアが、物理的に除去可能なマスク４０２に除去構造４１８を適用するように使用したのと同じプロセスによって除去される。例えば、一実施形態では、物理的に除去可能なマスク４０２及び除去構造４１８のペアは、カプトンフィルムロール又はテープアプリケータによって除去される。
更なる実施形態は、続いて基板４０６の個片化された部分をバッキングテープ４１０から（例えば、個々の集積回路として）除去する工程を含むことができる。一実施形態では、個片化されたダイアタッチフィルム４０８は、基板４０６の個片化された部分の裏面に保持される。代替の一実施形態では、基板４０６が約５０ミクロンよりも薄い場合、レーザアブレーションプロセス４１２が用いられ、これによって追加のプラズマプロセスを使用することなく基板４０６を完全に個片化する。一実施形態では、個片化された集積回路は、パッケージングのためにバッキングテープ４１０から除去される。このような一実施形態では、パターニングされたダイアタッチフィルム４０８は、各集積回路の裏面に保持され、最終パッケージ内に含まれる。しかしながら、別の一実施形態では、パターニングされたダイアタッチフィルム４０８は、個片化プロセスの間又は後で除去される。
図２Ａ〜図２Ｃを再び参照すると、複数の集積回路２０６は、約１０ミクロン以下の幅を有するストリート２０７によって分離することができる。フェムト秒ベースのレーザスクライビングのアプローチの使用は、少なくとも部分的にレーザの厳しいプロファイル制御のため、集積回路のレイアウト内にこのような圧縮を可能にすることができる。しかしながら、たとえフェムト秒ベースのレーザスクライビングプロセスによって別なやり方で可能であるにしても、ストリート幅を１０ミクロン未満に減らすことが必ずしも常に望ましくはないかもしれないことを理解すべきである。例えば、いくつかのアプリケーションでは、集積回路を分離するストリート内に、ダミー又はテストデバイスを製造するために、少なくとも４０ミクロンのストリート幅を必要とする場合がある。一実施形態では、複数の集積回路２０６は、半導体ウェハ又は基板２０４上に制約の無い又は自由形式のレイアウトで配置することができる。
単一のプロセスツールは、物理的に除去可能なマスクの使用を含むハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス内の多くの又はすべての操作を実行するように構成することができる。例えば、図５は、本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。
図５を参照すると、プロセスツール５００は、複数のロードロック５０４が結合されたファクトリインタフェース５０２（ＦＩ）を含む。クラスタツール５０６は、ファクトリインタフェース５０２に結合される。クラスタツール５０６は、プラズマエッチングチャンバ５０８を含む。レーザスクライブ装置５１０もまた、ファクトリインタフェース５０２に結合される。プロセスツール５００全体の設置面積は、一実施形態では、図５に示されるように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であることができる。
一実施形態では、レーザスクライブ装置５１０は、レーザを収容する。このような一実施形態では、レーザは、フェムト秒ベースのレーザである。レーザは、物理的に除去可能なマスクの利用を含むハイブリッドレーザ・エッチング個片化プロセスのレーザアブレーション部分（例えば、上述したレーザアブレーションプロセス）を実行するのに適している。一実施形態では、レーザに対してウェハ又は基板（又はそのキャリア）を移動させるために構成された可動ステージもまた、レーザスクライブ装置５００に含まれる。特定の一実施形態では、レーザもまた、移動可能である。レーザスクライブ装置１２１０全体の設置面積は、一実施形態では、図５に示されるように、約２２４０ミリメートル×約１２７０ミリメートルであることができる。
一実施形態では、プラズマエッチングチャンバ５０８は、パターニングされたマスク内のギャップを貫通してウェハ又は基板をエッチングして、これによって複数の集積回路を個片化するように構成される。このような一実施形態では、プラズマエッチングチャンバ５０８は、ディープシリコンエッチングプロセスを行うように構成される。特定の一実施形態では、プラズマエッチングチャンバ５０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。プラズマエッチングチャンバ５０８は、単結晶シリコン基板又はウェハの上又は中に収容された個別の集積回路を作成するために使用されるディープシリコンエッチング用に具体的に設計されてもよい。一実施形態では、高密度プラズマ源が、プラズマエッチングチャンバ５０８に含まれ、これによって高いシリコンエッチング速度を促進する。一実施形態では、複数のプラズマエッチングチャンバが、プロセスツール５００のクラスタツール５０６の部分に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。
ファクトリインタフェース５０２は、レーザスクライブ装置５１０を有する外部の製造施設とクラスタツール５０６との間をインタフェース接続するのに適した大気ポートであってもよい。ファクトリインタフェース５０２は、ウェハ（又はそのキャリア）を格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール５０６又はレーザスクライブ装置５１０のいずれか又はその両方へ搬送するためのアーム又はブレードを備えたロボットを含むことができる。
クラスタツール５０６は、個片化の方法において機能を実行するのに適した他のチャンバを含むことができる。例えば、一実施形態では、物理的に除去可能なマスク堆積チャンバ５１２が含まれる。物理的に除去可能なマスク堆積チャンバ５１２は、ウェハ又は基板のレーザスクライビングの前に、ウェハ又は基板のデバイス層の上又は上方へのマスク堆積用に構成することができる。このような一実施形態では、物理的に除去可能なマスク堆積チャンバ５１２は、ロールオンプロセスによってマスクを配置するのに適している。このような別の一実施形態では、物理的に除去可能なマスク堆積チャンバ５１２は、フォトレジスト層を形成するのに適している。
一実施形態では、マスク除去ステーション又はチャンバ５１４は、マスクの物理的な除去のために含まれる。このような一実施形態では、マスク除去ステーション又はチャンバ５１４は、例えば、リフトオフ、ロールオフ、又はピールオフプロセスが挙げられるが、これらに限定されないプロセスによって、デバイス層からマスクを物理的に除去するように構成される。
他の実施形態では、ウェット／ドライステーション５１４を含むことができる。ウェット／ドライステーションは、基板又はウェハのレーザスクライブ・プラズマエッチング個片化プロセスの後、残留物及び断片を洗浄する又はマスクを除去するのに適している場合がある。一実施形態では、計測ステーションもまた、プロセスツール５００の構成要素として含まれる。
本発明の実施形態は、本発明の実施形態に係るプロセスを実行するように、コンピュータシステム（又は他の電子デバイス）をプログラミングするために使用することができる命令を内部に格納したマシン可読媒体を含むことができる、コンピュータプログラム製品、又はソフトウェアとして提供することができる。一実施形態では、コンピュータシステムは、図５に関連して説明された処理ツール１２００に結合される。マシン可読媒体は、マシン（例えば、コンピュータ）によって読み取り可能な形式で情報を記憶又は伝送する任意の機構を含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）で読み取り可能な記憶媒体（例えば、リードオンリーメモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、マシン（例えば、コンピュータ）で読み取り可能な伝送媒体（電気的、光学的、音響的又はその他の形態の伝搬信号（例えば、赤外線信号、デジタル信号等））等を含む。
図６は、本明細書に記載される任意の１以上の方法をマシンに実行させるための命令セットを内部で実行することができるコンピュータシステム６００の例示的な形態におけるマシンの図表示を示す。代替の実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネット内で他のマシンに接続（例えば、ネットワーク接続）することができる。マシンは、クライアント−サーバネットワーク環境におけるサーバ又はクライアントマシンの機能で、又はピアツーピア（又は分散）ネットワーク環境におけるピアマシンとして動作することができる。マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチ又はブリッジ、又はそのマシンによって取られる動作を特定する命令のセット（シーケンシャル又はそれ以外）を実行することができる任意のマシンであることができる。更に、単一のマシンのみが示されているが、用語「マシン」はまた、本明細書内に記載される任意の１以上の方法を実行する命令のセット（又は複数のセット）を個々に又は共同で実行するマシン（例えば、コンピュータ）の任意の集合を含むと解釈すべきである。
例示的なコンピュータシステム６００は、プロセッサ６０２、メインメモリ６０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）等）、スタティックメモリ６０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）等）、及び二次メモリ６１８（例えば、データ記憶装置）を含み、これらはバス６３０を介して互いに通信する。
プロセッサ６０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置等）を表す。より具体的には、プロセッサ６０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実行するプロセッサ、又は命令セットの組み合わせを実行するプロセッサであることができる。プロセッサ６０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ等）であることも可能である。プロセッサ６０２は、本明細書に記載の操作を実行するための処理ロジック６２６を実行するように構成される。
コンピュータシステム６００は更に、ネットワークインタフェースデバイス６０８を含むことができる。コンピュータシステム６００は、ビデオディスプレイユニット６１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、又は陰極線管（ＣＲＴ））、英数字入力装置６１２（例えば、キーボード）、カーソル制御装置６１４（例えば、マウス）、及び信号生成装置６１６（例えば、スピーカ）も含むことができる。
二次メモリ６１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア６２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）６３１を含むことができる。ソフトウェア６２２はまた、コンピュータシステム６００、メインメモリ６０４及びプロセッサ６０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ６０４内及び／又はプロセッサ６０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア６２２は更に、ネットワークインタフェースデバイス６０８を介してネットワーク６２０上で送信又は受信されることができる。
マシンアクセス可能な記憶媒体６３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディアを含むが、これらに限定されないように解釈されるべきである。
本発明の一実施形態によると、マシンアクセス可能な記憶媒体は、複数の集積回路を有する半導体ウェハをダイシングする方法をデータ処理システムに実行させる命令を内部に記憶している。この方法は、集積回路を覆い、保護するマスクを、半導体ウェハの上に形成する工程を含む。その後、マスクは、レーザスクライビングプロセスによってパターニングされ、これによってギャップを有するパターニングされたマスクを提供する。半導体ウェハの領域は、集積回路の間で露出される。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって個片化された集積回路を形成する。その後、パターニングされたマスクが、個片化された集積回路から分離される。
このように、各ウェハが複数の集積回路を有する半導体ウェハをダイシングする方法が開示された。本発明の一実施形態によると、本方法は、複数の集積回路を有する半導体ウェハをダイシングする工程を含み、半導体ウェハの上方にマスクを形成する工程を含み、マスクは集積回路を覆い、保護する。本方法はまた、レーザスクライビングプロセスによってマスクをパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する工程を含む。本方法はまた、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって個片化された集積回路を形成する工程を含む。本方法はまた、個片化された集積回路からパターニングされたマスクを分離する工程を含む。一実施形態では、半導体ウェハの上方にマスクを形成する工程は、高密度プラズマエッチングプロセスに耐えるのに適したマスクを形成する工程を含む。一実施形態では、個片化された集積回路からパターニングされたマスクを分離する工程は、リフトオフプロセス、ロールオフプロセス、又はピールオフプロセスが挙げられるが、これらに限定されないプロセスによって物理的に除去する工程を含む。

Claims (12)

  1. 複数の集積回路を含む半導体ウェハをダイシングする方法であって、
    半導体ウェハの上方に、集積回路を覆い、保護するマスクを形成する工程と、
    フェムト秒ベースのレーザスクライビングプロセスによってマスク及び半導体ウェハの一部をパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップをパターニングされたマスク及び半導体ウェハに提供する工程であって、各ギャップは半導体ウェハ内でその深さ方向に一定の幅を有し、フェムト秒ベースのレーザは、５４０ナノメートル以下の波長と４００フェムト秒以下のパルス幅を有し、５４０ナノメートル以下の波長と４００フェムト秒以下のパルス幅を有するフェムト秒ベースのレーザスクライビングプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザスクライビングプロセスよりもチッピング、マイクロクラック、及び層間剥離の少ないアブレーションプロセスを提供する工程と、
    半導体ウェハ内にトレンチを形成するために、ギャップを貫通して半導体ウェハをエッチングし、これによって個片化された集積回路を形成する工程であって、各トレンチはその深さ方向に前記一定の幅を有する工程と、
    個片化された集積回路からパターニングされたマスクを分離する工程を含む方法。
  2. マスクを形成する工程は、集積回路に薄いポリマーシートを接着させる工程を含む請求項１記載の方法。
  3. 薄いポリマーシートは、集積回路に対して透明であり、約５０ミクロン以下の厚さを有する請求項２記載の方法。
  4. マスクを形成する工程は、集積回路上にフォトレジスト層を堆積させる工程を含む請求項１記載の方法。
  5. 半導体ウェハの上方にマスクを形成する工程は、高密度プラズマエッチングプロセスに耐えるのに適したマスクを形成する工程を含む請求項１記載の方法。
  6. 請求項１記載の方法を実行することにより、複数の集積回路を含む半導体ウェハをダイシングするためのシステムであって、
    ファクトリインタフェースと、
    ファクトリインタフェースに結合されたレーザスクライブ装置であって、レーザスクライブ装置は、５４０ナノメートル以下の波長と４００フェムト秒以下のパルス幅を有するフェムト秒ベースのレーザを含み、５４０ナノメートル以下の波長と４００フェムト秒以下のパルス幅を有するフェムト秒ベースのレーザは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザよりもチッピング、マイクロクラック、及び層間剥離の少ないアブレーションプロセスを提供するレーザスクライブ装置と、
    ファクトリインタフェースに結合され、プラズマエッチングチャンバを含むクラスタツールであって、レーザスクライブ装置はクラスタツール内には含まれないクラスタツールと、
    ファクトリインタフェースに結合され、物理的に除去可能なマスクを形成するように構成された堆積チャンバを含むシステム。
  7. 堆積チャンバは、集積回路に薄いポリマーシートを接着するように構成される請求項６記載のシステム。
  8. 堆積チャンバは、集積回路上にフォトレジスト層を堆積するように構成される請求項６記載のシステム。
  9. 堆積チャンバは、クラスタツールに収容され、クラスタツールは、
    マスク除去ステーション又はチャンバを含む請求項６記載のシステム。
  10. 複数の集積回路を含む半導体ウェハをダイシングする方法であって、
    シリコン基板の上方に、物理的に除去可能なマスクを形成する工程であって、物理的に除去可能なマスクは、シリコン基板上に配置された集積回路を覆い、保護し、集積回路は、低Ｋ材料の層及び銅の層の上方に配置された二酸化ケイ素の層を含む工程と、
    フェムト秒ベースのレーザスクライビングプロセスによって、物理的に除去可能なマスクと、二酸化ケイ素の層と、低Ｋ材料の層と、銅の層と、シリコン基板の一部をパターニングし、これによってギャップを有するパターニングされたシリコン基板を提供し、集積回路間のシリコン基板の領域を露出させる工程であって、各ギャップは半導体ウェハ内でその深さ方向に一定の幅を有し、フェムト秒ベースのレーザは、５４０ナノメートル以下の波長と４００フェムト秒以下のパルス幅を有し、５４０ナノメートル以下の波長と４００フェムト秒以下のパルス幅を有するフェムト秒ベースのレーザスクライビングプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザスクライビングプロセスよりもチッピング、マイクロクラック、及び層間剥離の少ないアブレーションプロセスを提供する工程と、
    シリコン基板内にトレンチを形成するために、ギャップを貫通してシリコン基板をエッチングし、これによって個片化された集積回路を形成する工程であって、各トレンチはその深さ方向に前記一定の幅を有する工程と、
    個片化された集積回路から物理的に除去可能なマスクを分離する工程を含む方法。
  11. レーザスクライビングプロセスによって、物理的に除去可能なマスクと、二酸化ケイ素の層と、低Ｋ材料の層と、銅の層をパターニングする工程は、二酸化ケイ素の層をアブレーション加工する前に物理的に除去可能なマスクをアブレーション加工する工程と、低Ｋ材料の層及び銅の層をアブレーション加工する前に二酸化ケイ素の層をアブレーション加工する工程を含む請求項１０記載の方法。
  12. 物理的に除去可能なマスクを形成する工程は、集積回路に薄いポリマーシートを接着する工程を含む請求項１０記載の方法。
JP2014515855A 2011-06-15 2012-05-31 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング Active JP6543466B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/161,036 2011-06-15
US13/161,036 US9126285B2 (en) 2011-06-15 2011-06-15 Laser and plasma etch wafer dicing using physically-removable mask
PCT/US2012/040303 WO2012173792A2 (en) 2011-06-15 2012-05-31 Laser and plasma etch wafer dicing using physically-removable mask

Publications (2)

Publication Number Publication Date
JP2014523116A JP2014523116A (ja) 2014-09-08
JP6543466B2 true JP6543466B2 (ja) 2019-07-10

Family

ID=47353994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014515855A Active JP6543466B2 (ja) 2011-06-15 2012-05-31 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング

Country Status (6)

Country Link
US (1) US9126285B2 (ja)
JP (1) JP6543466B2 (ja)
KR (2) KR20140039049A (ja)
CN (1) CN103650128B (ja)
TW (1) TWI552215B (ja)
WO (1) WO2012173792A2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014126785A2 (en) * 2013-02-13 2014-08-21 Applied Materials, Inc. Water soluble film and uv-curable film hybrid mask for wafer dicing using laser scribing and plasma etch
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9041198B2 (en) * 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US10553508B2 (en) 2014-01-13 2020-02-04 Nxp Usa, Inc. Semiconductor manufacturing using disposable test circuitry within scribe lanes
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US9159621B1 (en) * 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US9418895B1 (en) 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
EP3376528B1 (en) * 2015-11-09 2022-09-14 Furukawa Electric Co., Ltd. Mask-integrated surface protection tape
KR102149775B1 (ko) 2015-11-09 2020-08-31 후루카와 덴키 고교 가부시키가이샤 마스크 일체형 표면 보호 필름
CN108713240B (zh) * 2016-03-31 2023-08-11 古河电气工业株式会社 掩模一体型表面保护带
TWI649893B (zh) * 2016-08-17 2019-02-01 位元奈米科技股份有限公司 光伏電池光電轉換複合層結構製作方法
JP6887125B2 (ja) * 2017-04-11 2021-06-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6998545B2 (ja) * 2017-12-25 2022-01-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10453684B1 (en) * 2018-05-09 2019-10-22 Applied Materials, Inc. Method for patterning a material layer with desired dimensions
JP7214309B2 (ja) * 2018-10-26 2023-01-30 株式会社ディスコ ウェーハの加工方法
JP2022085738A (ja) * 2020-11-27 2022-06-08 パナソニックＩｐマネジメント株式会社 チップの製造方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2000243721A (ja) 1999-02-19 2000-09-08 Toshiba Corp 半導体装置の製造装置
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6574250B2 (en) 2000-01-10 2003-06-03 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulse widths
AU2001251172A1 (en) 2000-03-30 2001-10-15 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
WO2003071591A1 (fr) 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US20090020511A1 (en) * 2007-07-17 2009-01-22 Kommera Swaroop K Ablation
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US10307862B2 (en) 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch

Also Published As

Publication number Publication date
WO2012173792A3 (en) 2013-04-04
KR102149409B1 (ko) 2020-08-28
US9126285B2 (en) 2015-09-08
WO2012173792A2 (en) 2012-12-20
TW201310516A (zh) 2013-03-01
JP2014523116A (ja) 2014-09-08
CN103650128B (zh) 2016-09-21
CN103650128A (zh) 2014-03-19
US20120322237A1 (en) 2012-12-20
KR20190012268A (ko) 2019-02-08
TWI552215B (zh) 2016-10-01
KR20140039049A (ko) 2014-03-31

Similar Documents

Publication Publication Date Title
JP6543466B2 (ja) 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング
JP6577514B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP5926448B2 (ja) Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US8883614B1 (en) Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
JP6109159B2 (ja) マルチパルスバーストのパルス列レーザ及びプラズマエッチングを用いたウェハダイシング
US9018079B1 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9012305B1 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
JP2015528211A (ja) ダイシングされたウェハの輸送方法
JP2015531994A (ja) レーザ及びプラズマエッチングを用いたウェハダイシングのための均一なマスキング
US11355394B2 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160922

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170417

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170425

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181231

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190617

R150 Certificate of patent or registration of utility model

Ref document number: 6543466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250