JP7042437B2 - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP7042437B2
JP7042437B2 JP2017172366A JP2017172366A JP7042437B2 JP 7042437 B2 JP7042437 B2 JP 7042437B2 JP 2017172366 A JP2017172366 A JP 2017172366A JP 2017172366 A JP2017172366 A JP 2017172366A JP 7042437 B2 JP7042437 B2 JP 7042437B2
Authority
JP
Japan
Prior art keywords
mask
substrate
layer
plasma
water
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017172366A
Other languages
English (en)
Other versions
JP2019050237A (ja
Inventor
秀彦 唐崎
功幸 松原
篤史 針貝
英史 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017172366A priority Critical patent/JP7042437B2/ja
Priority to US16/103,025 priority patent/US10607846B2/en
Priority to CN201811029474.3A priority patent/CN109473352B/zh
Publication of JP2019050237A publication Critical patent/JP2019050237A/ja
Application granted granted Critical
Publication of JP7042437B2 publication Critical patent/JP7042437B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1 ns or less
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/30—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H10P72/0421—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、素子チップの製造方法に関する。
素子チップの製造には、プラズマエッチングが使用されることがある。プラズマエッチングの用途は広く、例えば、基板を個片化するためのプラズマダイシングと称される方法がその一つとして知られている。プラズマダイシングでは、分割領域で画定される複数の素子領域を備える基板に対し、基板の一方の面から他方の面に達するまで分割領域をプラズマエッチングすることで、基板を各素子チップへと個片化する。このようなプラズマダイシングでは、分割領域のみをプラズマエッチングする必要があり、即ち素子領域はプラズマから保護される必要がある。そのため、プラズマエッチング前に、耐プラズマ性を有するマスクを基板の表面全体に形成し、そのうち素子領域のマスクを残して分割領域のマスクを除去することで、必要な領域にマスクを形成する。このとき同時に、保護膜やその下層の分割領域の一部をレーザ加工等により切削するパターニングも行われる。これらにより、プラズマエッチングする領域を画定し、正確なプラズマダイシングが実行される（例えば特許文献１参照）。
米国特許第８７０３５８１号公報
金属層を有する基板をプラズマダイシングする場合、パターニングにおいて保護膜とその下層にある金属層に溝を設ける加工（レーザグルービング加工）を行うと、アブレーション現象によって発生したデブリと呼ばれる加工屑が飛散することがある。この飛散したデブリの多くは後工程にてプラズマクリーニング等を行うことで除去可能であるが、粒径の大きな一部のデブリは除去されずに残留し、デバイスの信頼性および歩留まりを低下させるおそれがある。
本発明は、プラズマダイシングにおけるデブリの残留を抑制した素子チップの製造方法を提供することを課題とする。
本発明は、複数の素子領域と前記素子領域を画定する分割領域とを備え、第１の面と前記第１の面とは反対側の第２の面とを備える基板を準備し、基材と非水溶性の粘着層とを備える保護テープを、前記粘着層を介して前記第１の面に貼り付け、前記基板の前記第２の面の側から前記基板を研削することにより前記基板を薄化し、前記基板の前記第２の面を保持シートに保持し、前記基板の前記第１の面を、非水溶性の下層と水溶性の上層とを備えるマスクで被覆し、前記マスクにレーザ光を照射することにより前記マスクに開口を形成して前記基板の分割領域を露出させ、前記基板を水または水溶液と接触させて、前記素子領域を覆う前記マスクの前記上層を除去しつつ前記下層を残存させ、前記基板を第１のプラズマに晒して、前記開口に露出する前記分割領域を前記第２の面に達するまでエッチングすることで複数の素子チップに個片化し、前記複数の素子チップが前記保持シートに保持された状態とし、前記複数の素子チップの表面に残存する前記マスクを除去し、前記マスクの除去された前記複数の素子チップが前記保持シートに保持された状態とすることを含み、前記マスクによる被覆は、前記保護テープの前記基材を前記基板から剥がして前記粘着層を前記基板の前記第１の面に残存させて前記下層とし、前記下層の上に前記上層を形成することを含む、素子チップの製造方法を提供する。
この方法によれば、レーザグルービング加工の前に基板の第１の面に水溶性の上層を形成しているため、レーザグルービング加工にてデブリが飛散して上層に付着しても、水洗により上層とともにデブリを除去できる。従って、プラズマダイシングにおけるデブリの残留を抑制できるため、プラズマダイシングにおいてデブリに起因する加工不良を抑制でき、製品としての素子チップの信頼性を向上できる。また、保護テープの粘着層を下層として利用できるため、マスク形成の工程を簡略化できる。
前記マスクの前記複数の素子チップの表面からの除去は、第２のプラズマによるアッシングを含んでもよい。
この方法によれば、第２のプラズマによるアッシングによって、非水溶性の下層を容易に除去できる。
前記マスクによる被覆は、前記保持シートに保持された前記基板の前記第１の面に非水溶性樹脂の原料液を塗布して前記下層を形成した後に水溶性樹脂の原料液を塗布して前記上層を形成することを含んでもよい。
この方法によれば、上層および下層を原料液の塗布によって形成できるため、上層および下層を容易に形成できる。
本発明によれば、素子チップの製造方法において、レーザグルービング加工の前に基板の第１の面に水溶性の上層を形成しているため、レーザグルービング加工にてデブリが飛散して上層に付着しても、水洗により上層とともにデブリを除去できる。従って、プラズマダイシングにおけるデブリの残留を抑制できる。
本発明の第１実施形態に係る素子チップの製造方法の第１準備工程を示す断面図 素子チップの製造方法の第２準備工程を示す断面図 素子チップの製造方法の保護工程を示す断面図 素子チップの製造方法の薄化工程を示す断面図 素子チップの製造方法の第１保持工程を示す断面図 素子チップの製造方法の第２保持工程を示す断面図 素子チップの製造方法の第１マスク形成工程を示す断面図 素子チップの製造方法の第２マスク形成工程を示す断面図 素子チップの製造方法のパターニング工程を示す断面図 素子チップの製造方法の洗浄工程を示す断面図 素子チップの製造方法の個片化工程を示す断面図 素子チップの製造方法のアッシング工程を示す断面図 図１Ｌの詳細を示す部分拡大断面図 ドライエッチング装置の模式図 素子チップの製造方法を実行するクラスタ装置の概略構成図 本発明の第２実施形態に係る素子チップの製造方法の第１準備工程を示す断面図 素子チップの製造方法の第２準備工程を示す断面図 素子チップの製造方法の保護工程を示す断面図 素子チップの製造方法の薄化工程を示す断面図 素子チップの製造方法の第１保持工程を示す断面図 素子チップの製造方法の第１マスク形成工程を示す断面図 素子チップの製造方法の第２マスク形成工程を示す断面図 素子チップの製造方法のパターニング工程を示す断面図 素子チップの製造方法の洗浄工程を示す断面図 素子チップの製造方法の個片化工程を示す断面図 素子チップの製造方法のアッシング工程を示す断面図
以下、添付図面を参照して本発明の実施形態を説明する。
（第１実施形態）
図１Ａから図１Ｌは、本発明の第１実施形態に係る半導体チップ（素子チップ）２の製造工程を示している。最終工程図である図１Ｌと、半導体チップ２の詳細図である図２とを併せて参照すると、製造された半導体チップ２は、半導体層４と、半導体層４上に形成された配線層６と、配線層６上に形成された保護膜８および電極としてのバンプ１０とを備える。なお、図２は断面図であるが、図示を明瞭にするため、ハッチングを省略している。バンプ１０には一般に半田が使用され、半田はめっき法、印刷法、または蒸着法により形成される。半導体チップ２の保護膜８上にはＵＢＭ膜（アンダーバンプメタル膜）９が形成されており、バンプ１０は、このＵＢＭ膜９上に形成されている。即ち、ＵＢＭ膜９は、バンプ１０の下地層であり、基本的には電気伝導性を有し、配線層６中のメタル配線６Ｂと電気的に接続されている。配線層６には、このようなメタル配線６Ｂと、絶縁膜６Ｃと、トランジスタ６Ｄとが設けられている。メタル配線６Ｂの材質は、例えばＣｕ、Ａｌ、Ａｌ合金、またはＷ等であり得る。絶縁膜６Ｃの材質は、ＳｉＯ２、ＳｉＮ、ＳｉＯＣ、またはＬｏｗ－ｋ材料等であり得る。バンプ１０に含まれる金属は、Ｃｕ、ＣｕとＳｎとＡｇとの合金、ＡｇとＳｎとの合金、Ａｕ、Ａｌ、またはＡｌ合金等であり得る。バンプ１０の形状は、特に限定されず、角柱、円柱、山型、ボール等であってもよい。バンプ１０の配置および個数は特に限定されず、目的に応じて適宜設定される。ここで、電極としての凸型のバンプ１０は、凹型のパッド電極であってもよい。また、配線層６には、ＴＥＧ（Test Element Group）と呼ばれるメタル層６Ｅが設けられており、より詳細にはメタル層６Ｅは素子領域１４（図１Ｂ参照）と分割領域１６（図１Ｂ参照）とにわたって設けられている。
本実施形態では、バンプ１０は、例えば、直径４０μｍ、高さ５０μｍのＣｕピラー等である。また、配線層６は、例えば、Ｌｏｗ－ｋ材料とＣｕ配線を備える厚み５μｍ程度の配線層である。また、半導体層４は、例えば、Ｓｉからなる厚み７０μｍの半導体層である。また、半導体層４の配線層６と反対側には、例えば、厚さ１μｍ程度のＳｉＯ２からなる絶縁膜層が設けられていてもよい。
図１Ａに示す第１準備工程では、半導体ウエハ（基板）１２を準備する。図１Ａに示すように、半導体ウエハ１２は、半導体層４と、半導体層４上に形成された配線層６とを備える。
図１Ｂに示す第２準備工程では、半導体ウエハ１２の配線層６の表面（第１の面）６Ａに、保護膜８およびバンプ１０を形成する。本工程を経た半導体ウエハ１２は、バンプ１０が形成された複数の素子領域１４と、個々の素子領域１４の周囲に隣接する分割領域１６とを備える。換言すれば、分割領域１６によって個々の素子領域１４が画定されている。
図１Ｃに示す保護工程では、半導体ウエハ１２の表面６Ａに、裏面（第２の面）４Ａの研削時の保護のためのＢＧ（バックグラインド）テープ２０を貼り付ける。ＢＧテープ２０は、粘着層２０Ａと、樹脂製の基材層２０Ｂとからなるフィルムである。即ち、粘着層２０Ａを半導体ウエハ１２の表面６Ａに貼り付け、基材層２０Ｂにより半導体ウエハ１２の表面６Ａを保護する。ＢＧテープ２０は、半導体ウエハ１２に貼り付けられた後に、または、貼り付けられる前に、半導体ウエハ１２の外形形状に合わせて切断されるため、半導体ウエハ１２のハンドリング性は損なわれない。なお、ＢＧテープ２０は、保護テープの一例である。
図１Ｄに示す薄化工程では、図示しない研削装置により半導体ウエハ１２の裏面（第２の面）４Ａ側から半導体層４を研削する。半導体ウエハ１２は、半導体層４の研削により所定の厚みに薄化される。
図１Ｅに示す第１保持工程では、ダイシングテープ（保持シート）２２を半導体ウエハ１２の裏面４Ａに貼り付ける。本実施形態のダイシングテープ２２は、アクリル系粘着剤からなる粘着層２２Ａと、樹脂製の基材層２２Ｂとからなるフィルムである。粘着層２２Ａが半導体ウエハ１２の裏面４Ａに貼り付けられ、基材層２２Ｂにより半導体ウエハ１２が保持されている。また、ダイシングテープ２２には、ハンドリング性の観点からフレーム２２Ｃがその周囲に取り付けられている。
図１Ｆに示す第２保持工程では、半導体ウエハ１２からＢＧテープ２０を剥離する。ＢＧテープ２０が剥離された状態では、半導体ウエハ１２の表面６Ａでバンプ１０が露出している。
図１Ｇに示す第１マスク形成工程では、半導体ウエハ１２の表面６Ａに耐プラズマ性を有する下層マスク２４Ａを形成する。下層マスク２４Ａは、後述する個片化工程においてプラズマダイシングが行われる際に素子の表面がプラズマに晒されることを防ぐ。下層マスク２４Ａは、非水溶性の材質であって、後述する洗浄工程において水洗によって除去されない。例えば、本実施形態の下層マスク２４Ａの材質は、ポリオレフィンである。これに代えて、例えば、エチレンビニルアセテート共重合体であってもよい。本実施形態では、このような下層マスク２４Ａの形成は、原料液をスピンコート法によって半導体ウエハ１２の表面６Ａに塗布することで行われる。ただし、下層マスク２４Ａの形成方法は、スピンコート法に限らず、原料液を霧状に半導体ウエハ１２の表面６Ａにスプレーするスプレーコート法であってもよい。
図１Ｈに示す第２マスク形成工程では、下層マスク２４Ａの上面に上層マスク２４Ｂを形成する。上層マスク２４Ｂは、後述するパターニング工程におけるレーザグルービングに伴って発生する加工屑（デブリ）が素子の表面に直接付着することを防ぐ。上層マスク２４Ｂは、水溶性の材質であって、後述する洗浄工程において水洗によって除去される。例えば、本実施形態の上層マスク２４Ｂの材質は、ポリビニルアルコールである。これに代えて、例えば、水溶性ポリエステルであってもよい。本実施形態では、このような下層マスク２４Ａの形成は、原料液をスピンコート法によって下層マスク２４Ａの上面に塗布することで行われる。ただし、下層マスク２４Ａの形成方法は、スピンコート法に限らず、原料液を霧状に下層マスク２４Ａの上面にスプレーするスプレーコート法であってもよい。また、以降、下層マスク２４Ａと上層マスク２４Ｂとを合わせて単にマスク２４ともいう。
図１Ｉに示すパターニング工程では、分割領域１６（図１Ｈ参照）に対応する部分において、マスク２４と半導体ウエハ１２とをレーザグルービングにより切削し、露出部１８を形成する。詳細には、露出部１８は、配線層６、保護膜８、およびマスク２４を切削することで形成される。このとき、半導体層４は、一部切削されてもよいし切削されなくてもよいが、裏面４Ａまでは切削されない。なお、配線層６中には、絶縁膜６Ｃおよびメタル層（ＴＥＧ）６Ｅなどの金属層が設けられているが、これらもレーザで取り除き、露出部１８を形成する。
具体的には、レーザグルービングによる加工は以下のような条件にて行うことができる。レーザ光源には、ＵＶ波長（例えば３５５ｎｍ）のナノ秒レーザを用いる。そして、パルス周期４０ｋＨｚ、出力０．３Ｗ、およびスキャン速度２００ｍｍ／秒で、分割領域１６（図１Ｈ参照）へのレーザ光の照射を２回実施し、マスク２４を除去する。その後、パルス周期２５ｋＨｚ、出力１．７Ｗ、およびスキャン速度１００ｍｍ／秒で、分割領域１６へのレーザ光の照射を１回実施し、保護膜８および配線層６を除去する。マスク２４の除去のためのレーザ照射を、低出力条件で２回実施することで、マスク２４の半導体ウエハ１２からの剥がれ（デラミネーション）を抑制できる。また、配線層６を除去するためのレーザ照射を高出力条件で行うことで、配線層６がＣｕからなるメタル層（ＴＥＧ）６Ｅを含む場合でも、配線層６を除去できる。
図１Ｉに示すように、レーザグルービングでメタル層（ＴＥＧ）６Ｅおよび絶縁膜６Ｃ（ＰＩ，ＰＢＯ，ＳｉＮ，ＳｉＯ２，ｌｏｗ－ｋ等）等を加工すると、加工屑（デブリ）Ｄが発生する場合があり、デブリＤにはこのＴＥＧメタルやＳｉやＳｉＯｘ等が含まれる。従って、露出部１８には、溶融したデブリＤが付着し、又、飛散したデブリＤが上層マスク２４Ｂの表面に付着することがある。特に、ＴＥＧメタルが多い箇所とその近傍にはデブリＤが多く付着する傾向にある。レーザグルービングで上層マスク２４Ｂの表面に付着したデブリＤが除去されずにそのまま残留すると、後のプラズマダイシング工程において悪影響を及ぼし、いわゆるマイクロマスクの原因となる。
図１Ｊに示す洗浄工程では、水洗によって上層マスク２４ＢとともにデブリＤを除去する。前述のように、下層マスク２４Ａおよび上層マスク２４Ｂの２層構造を採用しており、下層マスク２４Ａは水に溶解しないため、水洗後に下層マスク２４Ａを後のプラズマエッチングに対するマスクとして残すことができる。このようにしてデブリＤを取り除くことで、後述するようにプラズマダイシング工程における半導体チップ２の表面の荒れを抑制できる。好ましくは、上記水洗は、温水であり、さらに好ましくは、残渣除去効率を上げるため、窒素をバブリングしながら行われる。なお、水に代えて水溶液を使用してもよい。
同じく図１Ｊに示す乾燥工程では、上記洗浄工程の後に、窒素等によるブロー乾燥が行われる。これに代えて、半導体ウエハ１２を載置した載置台（図示せず）をスピンさせることで、遠心力によって水などの洗浄液を振り落とすスピン乾燥が行われてもよい。
図１Ｋに示す個片化（プラズマダイシング）工程では、半導体ウエハ１２の裏面４Ａをダイシングテープ２２で保持した状態で、半導体ウエハ１２をプラズマエッチング（プラズマダイシング）により個片化する。
図３は、本工程で使用されるドライエッチング装置５０の一例を示している。ドライエッチング装置５０のチャンバ５２の頂部には誘電体窓（図示せず）が設けられており、誘電体窓の上方には上部電極としてのアンテナ５４が配置されている。アンテナ５４は、第１高周波電源部５６に電気的に接続されている。一方、チャンバ５２内の処理室５８の底部側には、半導体ウエハ１２が配置されるステージ６０が配置されている。ステージ６０には内部に冷媒流路（図示せず）が形成されており、冷媒流路に冷媒を循環させることにより、ステージ６０は冷却される。ステージ６０は下部電極としても機能し、第２高周波電源部６２に電気的に接続されている。また、ステージ６０は図示しない静電吸着用電極（ＥＳＣ電極）を備え、ステージ６０に載置されたダイシングテープ２２（即ち半導体ウエハ１２）をステージ６０に静電吸着できるようになっている。また、ステージ６０には冷却用ガスを供給するための図示しない冷却用ガス孔が設けられており、冷却用ガス孔からヘリウムなどの冷却用ガスを供給することで、ステージ６０に静電吸着された半導体ウエハ１２を冷却できる。チャンバ５２のガス導入口６４はエッチングガス源６６に流体的に接続されており、排気口６８はチャンバ５２内を真空排気するための真空ポンプを含む真空排気部７０に接続されている。
この個片化工程では、ダイシングテープ２２を介して半導体ウエハ１２をステージ６０に載置し、処理室５８内を真空排気部７０によって真空排気するとともにエッチングガス源６６から処理室５８内に例えばＳＦ６であるエッチングガスを供給する。そして、処理室５８内を所定圧力に維持し、アンテナ５４に対して第１高周波電源部５６から高周波電力を供給し、処理室５８内に第１のプラズマを発生させて半導体ウエハ１２に照射する。このとき、第１のプラズマ中のラジカルとイオンの物理化学的作用により露出部１８で露出している半導体ウエハ１２の半導体層４が除去される。この個片化工程を経て、半導体ウエハ１２は、個々の半導体チップ２に形成される。
より詳細には、個片化工程は、（１）チャッキング工程、（２）クリーニング工程、（３）表面酸化物除去工程、（４）プラズマダイシング工程、および、（５）ＳｉＯ２エッチング工程を含むことができる。
（１）チャッキング工程
チャッキング工程では、チャンバ５２内に高エネルギーのプラズマを発生させる前に、低エネルギーのプラズマを発生させて、ステージ６０に載置された半導体ウエハ１２およびダイシングテープ２２を、ステージ６０に確実に静電吸着させる。これにより、耐熱性に乏しいダイシングテープ２２が、プラズマ処理に伴う熱ダメージを受け難くなる。例えば、弱いプラズマは、Ａｒガスを１００ｓｃｃｍで供給しながらチャンバ圧力を８Ｐａに調圧し、アンテナ５４に１５０ＷのＲＦ電力を印加し、１０秒程度発生させてもよい。このとき、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０～２００ＰａのＨｅをダイシングテープ２２とステージ６０との間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。
（２）クリーニング工程
レーザグルービングで生じ洗浄工程で除去しきれずに残存したデブリ（例えば金属デブリなど）や、レーザグルービングによりＳｉが溶けて生じたアモルファスシリコン層やシリコン酸化物層と前述した下層マスク（例えば、ポリオレフィンやエチレンビニルアセテート共重合体）の溶融物の混ざった層を除去するために、プラズマによるクリーニング工程を行ってもよい。クリーニング工程で使用するプラズマは、シリコン及びシリコン酸化物層が除去できるガス種を用いることが好ましく、例えば、ＳＦ６とＯ２の混合ガスを２００ｓｃｃｍで供給しながら、チャンバ圧力を５Ｐａに調圧し、アンテナ５４に１０００～２０００ＷのＲＦ電力を印加して発生させたプラズマに、１～２分程度晒せばよい。このとき、ステージ６０が備える下部電極に１５０Ｗ程度のＬＦ電力を印加することで、クリーニン効果を高くすることができる。また、クリーニング工程で発生させるプラズマによる熱ダメージを低減するため、クリーニング工程では半導体ウエハ１２およびダイシングテープ２２は冷却されることが好ましい。例えば、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０～２００ＰａのＨｅをダイシングテープ２２とステージ６０の間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。
（３）表面酸化物除去工程
上記クリーニング工程で酸素を含有するプラズマによりクリーニングが行われる場合、クリーニング後のシリコンの表面が酸化される場合がある。そのため、クリーニング工程で生じたシリコン表面の酸化膜層を除去するために表面酸化物除去工程を設けてもよい。表面酸化物除去工程で使用するプラズマは、シリコン酸化物層が除去できるガス種を用いることが好ましく、例えば、ＳＦ６を２００ｓｃｃｍで供給しながら、チャンバ圧力を８Ｐａに調圧し、アンテナ５４に２０００～５０００ＷのＲＦ電力を印加して発生させたプラズマに、２～１０秒程度晒せばよい。このとき、ステージ６０が備える下部電極に５００Ｗ程度のＬＦ電力を印加することで、表面酸化物除去効果を高くすることができる。また、表面酸化物除去工程で発生させるプラズマによる熱ダメージを低減するため、表面酸化物除去工程では半導体ウエハ１２およびダイシングテープ２２は冷却されることが好ましい。例えば、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０～２００ＰａのＨｅをダイシングテープ２２とステージ６０の間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。
（４）プラズマダイシング工程
プラズマダイシング工程では、ＢＯＳＣＨ法によりシリコンからなる半導体層４を除去する。ＢＯＳＣＨ法では、保護膜を堆積させるプラズマと、シリコンをエッチングするプラズマを交互に発生させる。保護膜を堆積させるプラズマは、例えば、Ｃ４Ｆ８を３００ｓｃｃｍで供給しながら、チャンバ圧力を２０Ｐａに調圧し、アンテナ５４に２０００～５０００ＷのＲＦ電力を印加して、２～１０秒程度発生させればよい。また、シリコンをエッチングするプラズマは、例えば、ＳＦ６を６００ｓｃｃｍで供給しながら、チャンバ圧力を２０Ｐａに調圧し、アンテナ５４に２０００～５０００ＷのＲＦ電力を印加するとともに、下部電極に５０～５００ＷのＬＦ電力を印加して、５～２０秒程度発生させればよい。なお、半導体層４の加工形状におけるノッチングを抑制する為に、下部電極に印加する電力をパルス状にしてもよい。このような、保護膜を堆積させるプラズマの発生と、シリコンをエッチングするプラズマの発生とを、例えば、２０サイクル程度繰り返すことで、半導体層４を除去することができる。なお、プラズマダイシング工程で発生させるプラズマによる熱ダメージを低減するため、プラズマダイシング工程では半導体ウエハ１２およびダイシングテープ２２は冷却されることが好ましい。例えば、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０～２００ＰａのＨｅをダイシングテープ２２とステージ６０の間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。なお、半導体層４が所定以下の厚みである場合には、ＢＯＳＣＨ法を使用せずに、シリコンを連続的にエッチングしてもよい。
（５）ＳｉＯ２エッチング工程
半導体ウエハ１２が半導体層４の下層にＳｉＯ２やＤＡＦ（ダイアタッチフィルム）を備える場合、プラズマダイシング工程の後で、エッチング条件を切り替えてこれらＳｉＯ２やＤＡＦを加工してもよい。ＳｉＯ２エッチング工程で使用するプラズマは、シリコン酸化物層が除去できるガス種を用いることが好ましく、例えば、ＡｒとＣ４Ｆ８の混合ガスを３００ｓｃｃｍで供給しながら、チャンバ圧力を１Ｐａに調圧し、アンテナ５４に５００～２０００ＷのＲＦ電力を印加して発生させたプラズマに、２～８分程度晒せばよい。このとき、ステージ６０が備える下部電極に５００～１５００Ｗ程度のＬＦ電力を印加することで、ＳｉＯ２エッチング効果を高くすることができる。また、ＳｉＯ２エッチング工程で発生させるプラズマによる熱ダメージを低減するため、ＳｉＯ２エッチング工程では半導体ウエハ１２およびダイシングテープ２２は冷却されることが好ましい。例えば、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０～２００ＰａのＨｅをダイシングテープ２２とステージ６０の間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。
図１Ｋに示すアッシング工程では、図３に示す処理室５８内を真空排気部７０によって真空排気するとともにエッチングガス源６６から処理室５８内に例えば酸素を含むエッチングガスを供給する。そして、処理室５８内を所定圧力に維持し、アンテナ５４に対して第１高周波電源部５６から高周波電力を供給し、処理室５８内に第２のプラズマを発生させて半導体ウエハ１２に照射し、即ち下層マスク２４Ａの表面を第２のプラズマに晒す。このとき、第２のプラズマ中のラジカルとイオンの物理化学的作用により下層マスク２４Ａが除去される。
アッシング工程にて、下層マスク２４Ａの残膜やデブリを除去するためには、酸素などのアッシングガスにＣＦ４などの反応性のガスを加えて、ＳｉやＳｉＯｘやマスク硬化層の除去効果を高めることが好ましい。また、メタル成分を除去するためには、Ｂｉａｓパワーを高くしてイオン性（スパッタ性）を高めた条件でプラズマエッチングを行うことが好ましい。アッシング工程で使用するプラズマは、下層マスク２４の最表層の硬化層および変質層を除去できるガス種を用いることが好ましく、例えば、Ｏ２とＣＦ４の混合ガスをできる。本工程では、例えばＯ２とＣＦ４の混合ガスを３００ｓｃｃｍで供給しながら、チャンバ圧力を１Ｐａに調圧し、アンテナ５４に２０００～５０００ＷのＲＦ電力を印加して発生させたプラズマに、１～３分程度晒す。このとき、ステージ６０が備える下部電極に１００Ｗ程度のＬＦ電力を印加することで、アッシング効果を高くすることができる。また、アッシング工程で発生させるプラズマによる熱ダメージを低減するため、表面酸化物除去工程では半導体ウエハ１２およびダイシングテープ２２は冷却されることが好ましい。例えば、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０～２００ＰａのＨｅをダイシングテープ２２とステージ６０の間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。
上記アッシング工程後、半導体ウエハ１２およびダイシングテープ２２とステージ６０との間の静電吸着力を低減させるデチャッキング工程を設けてもよい。デチャッキング工程では、チャンバ５２内に弱いプラズマを発生させ、ステージ６０に静電吸着されている半導体ウエハ１２およびダイシングテープ２２から、残留電荷を除去し、ステージ６０との間の静電吸着力を低減させる。例えば、弱いプラズマは、Ａｒガスを１００ｓｃｃｍで供給しながらチャンバ圧力を１２Ｐａに調圧し、アンテナ５４に１５０ＷのＲＦ電力を印加し、３０～１２０秒程度発生させてもよい。このとき、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極への電圧の印加と冷却用ガスの供給を停止して、弱いプラズマを発生させることが好ましい。
上記の各工程を経て、製品として品質の高い半導体チップ２が製造される（図１Ｌ参照）。
図４は、半導体チップ２の製造方法を実行するクラスタ装置１００の概略構成図である。クラスタ装置１００の中央には、搬送機構１８０が設けられており、搬送機構１８０の周囲には前述の各工程に対応するクラスタ１１０～１７０が設けられている。ただし、図４に示す搬送機構１８０およびクラスタ１１０～１７０の配置や形状は、概念的なものであり、実際の配置や形状とは必ずしも一致しない。
搬送機構１８０は、半導体ウエハ１２ないしこれを個片化した半導体チップ２を各クラスタ１１０～１７０に搬送するものである。
クラスタ１１０は、半導体ウエハ１２ないしこれを個片化した半導体チップ２を搬入出するためのものである。ここで、搬入される半導体ウエハ１２は、第１準備工程から第２保持工程を既に完了した状態（図１Ｆ参照）である。また、搬出される半導体チップ２は、上記全工程を完了した状態（図１Ｌ参照）である。
クラスタ１２０は、第１マスク形成工程（図１Ｇ参照）が実行されるクラスタである。クラスタ１３０は、第２マスク形成工程（図１Ｈ参照）が実行されるクラスタである。クラスタ１４０は、パターニング工程（図１Ｉ参照）が実行されるクラスタである。クラスタ１５０は、洗浄工程（図１Ｊ参照）が実行されるクラスタである。クラスタ１６０は、乾燥工程（同じく図１Ｊ参照）が実行されるクラスタである。クラスタ１７０は、個片化工程（図１Ｋ参照）およびアッシング工程（図１Ｌ参照）が実行されるクラスタである。これらのクラスタ１１０～１７０の分類は、概念的なものであり、必ずしも上記のものに限定さない。例えば、第１マスク形成工程を実行するクラスタ１２０および第２マスク形成工程を実行するクラスタ１３０は同じクラスタであってもよい。また、水洗工程を実行するクラスタ１５０および乾燥工程を実行するクラスタ１６０は同じクラスタであってもよい。
本実施形態によれば、パターニング工程におけるレーザグルービング加工の前に半導体ウエハ１２の表面６Ａに水溶性の上層マスク２４Ｂを形成しているため、その後のレーザグルービング加工で上層マスク２４Ｂに付着したデブリを、上層マスク２４Ｂとともに水洗により除去できる。従って、プラズマダイシングにおけるデブリの残留を抑制できるため、プラズマダイシングにおいてデブリに起因する加工不良を抑制でき、製品としての半導体チップ２の信頼性を向上できる。
また、本実施形態によれば、アッシング工程において、第２のプラズマによるアッシングによって、非水溶性の下層マスク２４Ａを容易に除去できる。
また、本実施形態によれば、第１マスク形成工程および第２マスク形成工程において、上層マスク２４Ｂおよび下層マスク２４Ａを原料液の塗布によって形成できるため、上層マスク２４Ｂおよび下層マスク２４Ａを容易に形成できる。
（第２実施形態）
図５Ａ～５Ｌに示す本実施形態の半導体チップ２の製造方法は、下層マスク２４の形成方法が第１実施形態とは異なる。これに関する以外は、第１実施形態の半導体チップ２の製造方法と実質的に同じである。従って、第１実施形態にて説明した部分については説明を省略する場合がある。
図５Ａに示す第１準備工程、図５Ｂに示す第２準備工程、図５Ｃに示す保護工程、図５Ｄに示す薄化工程、および図５Ｅに示す第１保持工程は、第１実施形態と実質的に同じである。ただし、本実施形態で用いられるＢＧテープ２０は、基材２０Ｂと非水溶性の粘着層２０Ａとからなり、粘着層２０Ａを残して基材２０Ｂを剥離できるようになっている。特に、粘着層２０Ａは、耐プラズマ性を有しており、個片化工程（図５Ｊ参照）においてプラズマから素子領域１４を保護することができる。
図５Ｆに示す第１マスク形成工程では、ＢＧテープ２０のうち、基材２０Ｂのみを剥離する。即ち、粘着層２０Ａを残存させて、第１実施形態の下層マスク２４Ａ（図１Ｇ参照）として利用する。
図５Ｇに示す第２マスク形成工程では、粘着層２０Ａの上面に上層マスク２４Ｂを形成する。上層マスク２４Ｂは、第１実施形態と同じものあり、その形成方法も第１実施形態と同じである。
図５Ｈに示すパターニング工程、図５Ｉに示す洗浄工程、図５Ｊに示す個片化工程、および図５Ｋに示すアッシング工程は、第１実施形態の下層マスク２４Ａが粘着層２０Ａに置換された点以外、第１実施形態と実質的に同じである。
上記の各工程を経て、製品として品質の高い半導体チップ２が製造される（図５Ｌ参照）。
本実施形態によれば、ＢＧテープ２０の粘着層２０Ａを第１実施形態の下層マスク２４Ａとして利用できるため、マスク形成の工程を簡略化できる。
以上より、本発明の具体的な実施形態およびその変形例について説明したが、本発明は上記形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。例えば、個々の実施形態の内容を適宜組み合わせたものを、この発明の一実施形態としてもよい。
２ 半導体チップ（素子チップ）
４ 半導体層
４Ａ 裏面（第２の面）
６ 配線層
６Ａ 表面（第１の面）
６Ｂ メタル配線
６Ｃ 絶縁膜
６Ｄ トランジスタ
６Ｅ メタル層（ＴＥＧ）
８ 保護膜
９ ＵＢＭ膜
１０ バンプ
１２ 半導体ウエハ（基板）
１４ 素子領域
１６ 分割領域
１８ 露出部
２０ ＢＧテープ
２０Ａ 粘着層
２０Ｂ 基材層
２２ ダイシングテープ（保持シート）
２２Ａ 粘着層
２２Ｂ 基材層
２２Ｃ フレーム
２４ マスク
２４Ａ 下層マスク（下層）
２４Ｂ 上層マスク（上層）
５０ ドライエッチング装置
５２ チャンバ
５４ アンテナ
５６ 第１高周波電源部
５８ 処理室
６０ ステージ
６２ 第２高周波電源部
６４ ガス導入口
６６ エッチングガス源
６８ 排気口
７０ 真空排気部
１００ クラスタ装置
１１０，１２０，１３０，１４０，１５０，１６０，１７０ クラスタ
１８０ 搬送機構

Claims (3)

  1. 複数の素子領域と前記素子領域を画定する分割領域とを備え、第１の面と前記第１の面とは反対側の第２の面とを備える基板を準備し、
    基材と非水溶性の粘着層とを備える保護テープを、前記粘着層を介して前記第１の面に貼り付け、
    前記基板の前記第２の面の側から前記基板を研削することにより前記基板を薄化し、
    前記基板の前記第２の面を保持シートに保持し、
    前記基板の前記第１の面を、非水溶性の下層と水溶性の上層とを備えるマスクで被覆し、
    前記マスクにレーザ光を照射することにより前記マスクに開口を形成して前記基板の分割領域を露出させ、
    前記基板を水または水溶液と接触させて、前記素子領域を覆う前記マスクの前記上層を除去しつつ前記下層を残存させ、
    前記基板を第１のプラズマに晒して、前記開口に露出する前記分割領域を前記第２の面に達するまでエッチングすることで複数の素子チップに個片化し、前記複数の素子チップが前記保持シートに保持された状態とし、
    前記複数の素子チップの表面に残存する前記マスクを除去し、前記マスクの除去された前記複数の素子チップが前記保持シートに保持された状態とする
    ことを含み、
    前記マスクによる被覆は、前記保護テープの前記基材を前記基板から剥がして前記粘着層を前記基板の前記第１の面に残存させて前記下層とし、前記下層の上に前記上層を形成することを含む、
    素子チップの製造方法。
  2. 前記マスクの前記複数の素子チップの表面からの除去は、第２のプラズマによるアッシングを含む、請求項１に記載の素子チップの製造方法。
  3. 前記マスクによる被覆は、前記保持シートに保持された前記基板の前記第１の面に非水溶性樹脂の原料液を塗布して前記下層を形成した後に水溶性樹脂の原料液を塗布して前記上層を形成することを含む、請求項１または請求項２に記載の素子チップの製造方法。
JP2017172366A 2017-09-07 2017-09-07 素子チップの製造方法 Active JP7042437B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017172366A JP7042437B2 (ja) 2017-09-07 2017-09-07 素子チップの製造方法
US16/103,025 US10607846B2 (en) 2017-09-07 2018-08-14 Method of manufacturing element chip
CN201811029474.3A CN109473352B (zh) 2017-09-07 2018-09-04 元件芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017172366A JP7042437B2 (ja) 2017-09-07 2017-09-07 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2019050237A JP2019050237A (ja) 2019-03-28
JP7042437B2 true JP7042437B2 (ja) 2022-03-28

Family

ID=65518294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017172366A Active JP7042437B2 (ja) 2017-09-07 2017-09-07 素子チップの製造方法

Country Status (3)

Country Link
US (1) US10607846B2 (ja)
JP (1) JP7042437B2 (ja)
CN (1) CN109473352B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021189372A (ja) * 2020-06-03 2021-12-13 株式会社ダイセル 積層レンズ構造体の製造方法
JP7539045B2 (ja) * 2020-12-03 2024-08-23 パナソニックＩｐマネジメント株式会社 プラズマ処理方法
JP7570030B2 (ja) * 2020-12-04 2024-10-21 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
CN114446876B (zh) * 2022-04-12 2022-07-01 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法
KR20250165424A (ko) 2023-03-31 2025-11-25 가부시끼가이샤 레조낙 반도체 장치의 제조 방법
KR20250165391A (ko) 2023-03-31 2025-11-25 가부시끼가이샤 레조낙 반도체 장치의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053417A (ja) 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd 半導体チップの製造方法及び半導体ウエハの処理方法
JP2014523109A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザによる基板のダイシング及びプラズマエッチング用の多層マスク
JP2014523110A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
JP2014523112A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク
WO2017082210A1 (ja) 2015-11-09 2017-05-18 古河電気工業株式会社 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
JP2018041935A (ja) 2016-09-09 2018-03-15 株式会社ディスコ 分割方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
JP2014029921A (ja) * 2012-07-31 2014-02-13 Sony Corp 半導体基板の処理方法及び半導体基板処理品
JP6062254B2 (ja) * 2013-01-15 2017-01-18 株式会社ディスコ ウエーハの加工方法
US8980726B2 (en) * 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9620379B2 (en) * 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
JP6347657B2 (ja) * 2014-04-22 2018-06-27 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
US8980727B1 (en) * 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
JP6738591B2 (ja) 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP6454580B2 (ja) * 2015-03-30 2019-01-16 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP6517588B2 (ja) * 2015-05-27 2019-05-22 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP6599134B2 (ja) * 2015-06-04 2019-10-30 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
JP6595296B2 (ja) * 2015-10-19 2019-10-23 デクセリアルズ株式会社 保護テープ、及び半導体装置の製造方法
US10615339B2 (en) * 2016-03-30 2020-04-07 Nec Corporation Variable resistance element and method for fabricating the variable resistance element
US11158540B2 (en) * 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) * 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053417A (ja) 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd 半導体チップの製造方法及び半導体ウエハの処理方法
JP2014523109A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザによる基板のダイシング及びプラズマエッチング用の多層マスク
JP2014523110A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
JP2014523112A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク
WO2017082210A1 (ja) 2015-11-09 2017-05-18 古河電気工業株式会社 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
JP2018041935A (ja) 2016-09-09 2018-03-15 株式会社ディスコ 分割方法

Also Published As

Publication number Publication date
CN109473352A (zh) 2019-03-15
CN109473352B (zh) 2023-08-01
US20190074185A1 (en) 2019-03-07
JP2019050237A (ja) 2019-03-28
US10607846B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
JP7042437B2 (ja) 素子チップの製造方法
US10923362B2 (en) Manufacturing process of element chip
JP6519759B2 (ja) 素子チップの製造方法
JP6770858B2 (ja) 分割方法
US7989266B2 (en) Methods for separating individual semiconductor devices from a carrier
JP6524594B2 (ja) 素子チップの製造方法
US20160307851A1 (en) Method of dividing wafer
KR20060099435A (ko) 반도체장치의 제조방법
US10276423B2 (en) Method of manufacturing element chip
US11024542B2 (en) Manufacturing method of device chip
TW201936476A (zh) 剝離方法
JP2018133496A (ja) 素子チップの製造方法
JP2019212769A (ja) ウェーハの加工方法
JP2019153799A (ja) 素子チップの製造方法
JP2019212824A (ja) ウェーハの加工方法
CN115424944A (zh) 器件芯片的制造方法
JP2019169686A (ja) 素子チップの製造方法
JP7207969B2 (ja) ウエーハの加工方法
JP6689154B2 (ja) デバイスウエーハの加工方法
JP2021015938A (ja) 水溶性の樹脂シート及びウェーハの加工方法
JP2018018907A (ja) デバイスウエーハの加工方法
JP2020061500A (ja) ウェーハの加工方法
JP2019212771A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220225

R151 Written notification of patent or utility model registration

Ref document number: 7042437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151