JP6524594B2 - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP6524594B2
JP6524594B2 JP2016135232A JP2016135232A JP6524594B2 JP 6524594 B2 JP6524594 B2 JP 6524594B2 JP 2016135232 A JP2016135232 A JP 2016135232A JP 2016135232 A JP2016135232 A JP 2016135232A JP 6524594 B2 JP6524594 B2 JP 6524594B2
Authority
JP
Japan
Prior art keywords
mask
substrate
plasma
layer
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016135232A
Other languages
English (en)
Other versions
JP2018006677A (ja
Inventor
尚吾 置田
尚吾 置田
満 廣島
満 廣島
篤史 針貝
篤史 針貝
功幸 松原
功幸 松原
伊藤　彰宏
彰宏 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2016135232A priority Critical patent/JP6524594B2/ja
Priority to US15/622,250 priority patent/US10497622B2/en
Priority to CN201710546105.0A priority patent/CN107591321B/zh
Publication of JP2018006677A publication Critical patent/JP2018006677A/ja
Application granted granted Critical
Publication of JP6524594B2 publication Critical patent/JP6524594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、素子チップの製造方法に関する。
分割領域で画定される複数の素子領域を備える基板を個片化する方法として、分割領域を基板の一方の面から他方の面に達するまでプラズマエッチングすることにより個片化する方法（プラズマダイシング）が知られている。基板は、通常、半導体層と、半導体層に積層された回路層と、回路層に配置された電極パッド（ボンディングパッド）および半田ボール等の金属材料を含む突起（バンプ）などの金属電極とを備えている。基板の分割領域をプラズマエッチングすることにより、上記回路層および金属電極を有する素子チップが形成される。
プラズマダイシングは、プラズマ処理装置に設置されたステージに基板を載置して行われる。通常、基板は、半導体層がステージに対向するようにステージに載置され、基板の電極パッドやバンプが配置されている面（回路層）側からプラズマが照射されて、個片化される（特許文献１参照）。電極パッドやバンプのステージとの接触による損傷が防止されるとともに、個片化後に行われる素子チップのピックアップが容易になるためである。また、特許文献１には、回路層の表面に電極パッドが露出した状態で、個片化のためのプラズマエッチング（プラズマダイシング）を行うことが開示されている。
特開２００２−９３７４９号公報
回路層の表面に金属電極の露出した基板を、上記のように、回路層側からプラズマダイシングする場合、金属電極がプラズマに曝されてエッチングされると、金属電極を構成する金属材料が飛散する。飛散した金属材料がプラズマ処理装置内に付着すると、プラズマの発生が不安定化したり、プラズマエッチングの対象物である基板の金属汚染が引き起こされたりする。また、飛散した金属材料が基板に再付着すると、微小なマスク（マイクロマスク）となって、所望のプラズマエッチング形状が得られなくなる。さらに、飛散した金属材料が基板に再付着したり、金属電極の一部がエッチングされることにより、得られる素子チップの電気的なデバイス特性の劣化や、信頼性の低下が引き起こされる場合もある。
一方、金属電極へのプラズマ照射を抑制するために、金属電極を覆うとともに分割領域に開口を備えるレジストマスクを形成してから、回路層側からのプラズマダイシングを行うというやり方も考えられるが、このやり方にも以下に示す３つの課題がある。
第１に、この場合、基板を個片化させるためのエッチングの間に金属電極が露出しないよう、十分な厚みのマスクで金属電極を覆う必要がある。通常、レジストマスクの形成はレジスト液を基板に回転塗布（スピンコート）することにより行われるが、スピンコートの場合、レジスト液が流動性を有するため、基板表面の突出部、すなわち、バンプなどの金属電極の頭頂部のレジスト膜厚が薄くなる。表面の平坦な厚さＴの基板をプラズマダイシングする場合であれば、必要なマスク膜厚Ｍは、そのエッチング条件におけるマスク選択比Ｒを用いて、少なくともＴ／Ｒ以上であり、通常はプロセス変動などを考慮して、マスク膜厚をＴ／Ｒ×１．１〜Ｔ／Ｒ×２．０とすれば足りる。しかしながら、基板が表面にバンプを備える場合には、上述のようにバンプ頭頂部のレジスト膜厚が薄くなるため、プラズマダイシングの間にバンプなどの金属電極の頭頂部が露出しないようにするためには、レジスト膜厚を大幅に増加させる必要がある。したがって、レジスト液の使用量が大幅に増え、レジストマスク形成に要する時間が増加したり、生産コストが悪化したりする。
第２に、プラズマエッチングにより個片化した後に、レジストマスクをプラズマアッシングにより除去する必要があるが、スピンコートにより、厚いレジストマスクを形成した場合、プラズマアッシングに要する時間が長くなり、生産性が低下する。
第３に、プラズマアッシングに要する時間が長くなると、バンプなどの金属電極の頭頂部は長い時間アッシングプラズマに晒されるため、金属電極の表面が酸化されやすくなり、電気的接続を行った際の接触抵抗の増加等のデバイス特性の劣化が生じやすくなる。
このように、バンプなどの金属電極へのプラズマ照射を抑制するために、スピンコートにより金属電極を覆うレジストマスクを形成してから、回路層側からのプラズマダイシングを行うというやり方にも生産性の低下やデバイス特性の劣化などの課題があった。
本発明は、プラズマエッチングによる素子チップの製造において、生産性やデバイス特性を犠牲にすることなく、金属電極を確実にマスクし、プラズマ処理による金属電極の劣化を防止することを課題とする。
本発明の素子チップの製造方法は、金属電極が露出した第１の面と、前記第１の面の反対側の第２の面と、前記金属電極が形成された複数の素子領域と、前記素子領域を画定する分割領域とを備える基板を準備し、前記基板の前記第１の面に前記金属電極に沿うように、前記金属電極を被覆するとともに前記分割領域を露出させる開口を有するマスクを形成し、前記基板の前記第１の面を第１のプラズマに晒して、前記金属電極が前記マスクによって被覆された状態で、前記開口に露出する前記分割領域を前記第２の面に達するまでエッチングすることにより、前記基板を個片化することを含み、前記金属電極が突出電極であり、前記マスクの形成が、スプレーコーティング装置が備えるノズルから、前記マスクの原料を含むとともにメチルエチルケトンまたはプロピレングリコールモノメチルエーテルアセテートにより希釈された液体を圧縮ガスとともに前記基板の前記第１の面に吹き付けることを含む。
この方法によれば、準備した基板に対してマスクを形成する際、金属電極に沿うように金属電極を被覆したマスクを形成しているため、金属電極表面全体を確実に被覆できる。そのため、後の工程でプラズマエッチングにより基板を個片化する際、金属電極が確実に保護され、プラズマ処理による金属電極の劣化を防止できる。また、マスク形成にスプレーコート法を採用し、スプレーにより液体レジストを噴霧するため、金属電極の形状によらず、金属電極の形状に追従して金属電極の表面を確実に被覆できる。そのため、様々な形状の金属電極を有する基板に対しても同じ方法でプラズマ処理でき、素子チップの製造効率が向上する。特に、高く突出した形状の金属電極の場合、スピンコート法では金属電極頭頂部の被覆が不十分となることが多いため、上記方法のようにスプレーコート法を採用することが有効である。
また、前記素子チップの製造方法は、前記基板の前記第２の面を保持テープで保持し、前記マスクの形成後かつ前記保持テープによる保持後、前記基板を個片化する前に、前記基板を前記保持テープを介してステージに載置することを含んでもよい。
この方法によれば、保持テープの保持により基板の個片化後も基板を扱うことが容易である。
また、前記素子チップの製造方法は、前記基板の個片化後、前記保持テープに保持された状態の前記個片化された前記基板を、第２のプラズマに晒すことにより、前記マスクを除去して前記金属電極を露出させることを含んでもよい。
この方法によれば、不要となったマスクを除去して素子チップの表面に金属電極を露出させることができる。
また、前記素子チップの製造方法では、前記基板は、前記第２の面を有する半導体層である第１層と、前記第１層の上に形成され、前記第１の面を有し、前記第１の面に前記金属電極が形成されている配線層である第２層とを備え、前記マスクの形成後に、前記マスクを介して、前記基板表面に保護テープを貼り付け、前記第１層を研削することが含まれていることが好ましい。
この方法によれば、金属電極に対してマスクを形成した後に保護テープを貼り付けているため、より確実に金属電極を保護できる。
また、前記マスクの形成において、前記液体の吹き付けを行う前に、前記基板の表面に前記液体に対する濡れ性を均質化するための処理が行われてもよい。
本発明によれば、プラズマエッチングによる素子チップの製造において、金属電極に対するマスク形成にスプレーコート法を採用しているため、金属電極を確実にマスクし、プラズマ処理による金属電極の劣化を防止できる。
本発明の第１実施形態に係る素子チップの製造方法の第１工程図。 本発明の第１実施形態に係る素子チップの製造方法の第２工程図。 本発明の第１実施形態に係る素子チップの製造方法の第３工程図。 本発明の第１実施形態に係る素子チップの製造方法の第４工程図。 本発明の第１実施形態に係る素子チップの製造方法の第５工程図。 本発明の第１実施形態に係る素子チップの製造方法の第６工程図。 本発明の第１実施形態に係る素子チップの製造方法の第７工程図。 本発明の第１実施形態に係る素子チップの製造方法の第８工程図。 本発明の第１実施形態に係る素子チップの製造方法の第９工程図。 本発明の第１実施形態に係る素子チップの製造方法の第１０工程図。 本発明の第１実施形態に係る素子チップの製造方法の別の第８工程図。 本発明の実施形態に係るプラズマエッチング装置の模式図。 スピンコート法によるマスクを示す模式図。 スプレーコート法によるマスクを示す模式図。 本発明の第２実施形態に係る素子チップの製造方法の第１工程図。 本発明の第２実施形態に係る素子チップの製造方法の第２工程図。 本発明の第２実施形態に係る素子チップの製造方法の第３工程図。 本発明の第２実施形態に係る素子チップの製造方法の第４工程図。 本発明の第２実施形態に係る素子チップの製造方法の第５工程図。 本発明の第２実施形態に係る素子チップの製造方法の第６工程図。 本発明の第２実施形態に係る素子チップの製造方法の第７工程図。 本発明の第２実施形態に係る素子チップの製造方法の第８工程図。 本発明の第２実施形態に係る素子チップの製造方法の第９工程図。 本発明の第２実施形態に係る素子チップの製造方法の第１０工程図。 本発明の第２実施形態に係る素子チップの製造方法の第１１工程図。 本発明の第３実施形態に係る素子チップの製造方法の第１工程図。 本発明の第３実施形態に係る素子チップの製造方法の第２工程図。 本発明の第３実施形態に係る素子チップの製造方法の第３工程図。 本発明の第３実施形態に係る素子チップの製造方法の第４工程図。 本発明の第３実施形態に係る素子チップの製造方法の第５工程図。 本発明の第３実施形態に係る素子チップの製造方法の第６工程図。 本発明の第３実施形態に係る素子チップの製造方法の第７工程図。 本発明の第３実施形態に係る素子チップの製造方法の第８工程図。 本発明の第３実施形態に係る素子チップの製造方法の第９工程図。 本発明の第３実施形態に係る素子チップの製造方法の第１０工程図。 本発明の第４実施形態に係る素子チップの製造方法の第１工程図。 本発明の第４実施形態に係る素子チップの製造方法の第２工程図。 本発明の第４実施形態に係る素子チップの製造方法の第３工程図。 本発明の第４実施形態に係る素子チップの製造方法の第４工程図。 本発明の第４実施形態に係る素子チップの製造方法の第５工程図。 本発明の第４実施形態に係る素子チップの製造方法の第６工程図。 本発明の第４実施形態に係る素子チップの製造方法の第７工程図。 本発明の第４実施形態に係る素子チップの製造方法の第８工程図。 本発明の第４実施形態に係る素子チップの製造方法の第９工程図。 本発明の第４実施形態に係る素子チップの製造方法の第１０工程図。
以下、添付図面を参照して本発明の実施形態を説明する。
（第１実施形態）
図１Ａから図１Ｊは本発明の第１実施形態に係る半導体チップ（素子チップ）２の製造工程を示している。図１Ｊに示す最終工程を参照して、製造された半導体チップ２は、半導体層（第１層）４と、半導体層４上に形成された配線層（第２層）６と、配線層６上に形成された保護膜８およびバンプ（突出電極）１０とを備える。半導体チップ２は、半導体ウエハ１２が個片化されて形成されている。本実施形態では、半導体層４はＳｉ又はＳｉ系材料からなり、配線層６はＳｉＯ２などの絶縁膜とＣｕなどの金属からなる。ただし、半導体層４や配線層６の材質はこれらに限定されない。例えば、配線層６の絶縁膜の材質は、ＳｉＮ、ＳｉＯＣ、又はＬｏｗ−ｋ材料等であってもよい。また、例えば、配線層６の金属の材質は、Ａｌ，Ａｌ合金、Ｗ等であってもよい。また、バンプ１０に含まれる金属は特に限定されず、例えば、銅、銅と錫と銀との合金、銀と錫との合金、鉛と錫との合金、金、アルミニウム、アルミニウム合金等が挙げられる。バンプ１０の形状は特に限定されず、角柱、円柱、山型、ボール等であってもよい。バンプ１０の高さは、目的に応じて適宜設定すればよく、例えば、２０〜２００μｍである。バンプ１０の高さは、半導体層４の法線方向における、バンプ１０の最大の高さである。バンプ１０の配置および個数は特に限定されず、目的に応じて適宜設定される。
図１Ａに示す第１工程（準備工程）では、半導体ウエハ（基板）１２を準備している。半導体ウエハ１２は、半導体層４と、半導体層４上に形成された配線層６とを備える。
図１Ｂに示す第２工程（バンプ形成工程）では、半導体ウエハ１２の配線層６の表面（第１の面）６Ａに、保護膜８およびバンプ１０が形成されている。半導体ウエハ１２は、バンプ１０が形成された複数の素子領域１４と、個々の素子領域１４の周囲に隣接する素子領域１４との間に設けられた分割領域１６を備える。言い換えれば、分割領域１６によって個々の素子領域１４が画定されている。
図１Ｃに示す第３工程（保護工程）では、半導体ウエハ１２の表面６Ａに、裏面研削時の保護のためのＢＧ（バックグラインド）テープ（保護テープ）２０が貼り付けられている。ＢＧテープ２０は、粘着層２０Ａと、樹脂製の基材２０Ｂとからなる保護フィルムである。即ち、粘着層２０Ａが半導体ウエハ１２の表面６Ａに貼り付けられ、基材２０Ｂにより半導体ウエハ１２の表面６Ａが保護されている。ＢＧテープ２０は、半導体ウエハ１２に貼り付けられた後、もしくは貼り付けられる前に半導体ウエハ１２の外形形状に合わせて切断されるため、半導体ウエハ１２のハンドリング性は損なわれない。
図１Ｄに示す第４工程（薄化工程）では、図示しない研削装置により半導体ウエハ１２の裏面（第２の面）４Ａ側から半導体層４が研削されている。半導体ウエハ１２は、半導体層４の研削により所定の厚みに薄化されている。
図１Ｅに示す第５工程（第１保持工程）では、ダイシングテープ（保持テープ）２２が半導体ウエハ１２の裏面４Ａに貼り付けられている。ダイシングテープ２２は、粘着層２２Ａと、樹脂製の基材２２Ｂとからなる保持フィルムである。即ち、粘着層２２Ａが半導体ウエハ１２の裏面４Ａに貼り付けられ、基材２２Ｂにより半導体ウエハ１２が保持されている。また、ダイシングテープ２２には、ハンドリング性の観点からフレーム２２Ｃが取り付けられている。
図１Ｆに示す第６工程（第２保持工程）では、フレーム２２Ｃ付のダイシングテープ２２の貼り付け後、半導体ウエハ１２からＢＧテープ２０が剥離され、除去されている。この状態では、半導体ウエハ１２の表面６Ａでバンプ１０が露出している。
図１Ｇに示す第７工程（マスク形成工程）では、スプレーコーティング装置１００により半導体ウエハ１２の表面６Ａにマスク２８が形成される。スプレーコーティング装置１００は、処理対象物を載置するステージ１０１と、その上部に設けられたスプレーノズル１０２とを備える。スプレーノズルには、原料液を供給するための配管１０３と圧縮ガスを供給するための配管１０４が接続されており、原料液を圧縮ガスとともに処理対象物に吹き付けることが可能となっている。また、ステージ１０１はＸ−Ｙ面内（水平面内）で回転方向に可動になっており、また、スプレーノズル１０２はＸ軸方向、Ｙ軸方向、Ｚ軸方向（垂直方向）に可動となっている。したがって、処理対象物とスプレーノズル１０２を動かしながらスプレーノズル１０２からの原料液の拭き付けを行うことで、均一なコーティングが可能となっている。
第７工程（マスク形成工程）では、レジスト液をＭＥＫ（メチルエチルケトン）やＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）などの溶剤と混合し粘度を２０ｃｐ程度に希釈した原料液を、スプレーノズル１０２から窒素などの圧縮ガスとともに半導体ウエハ１２の表面６Ａに吹き付け、半導体ウエハ１２の表面６Ａにレジストからなるマスク２８を形成する。この時、圧縮ガスの圧力、原料液の流量、レジスト液の希釈度などのパラメータをあらかじめ調整し、半導体ウエハ１２の表面６Ａに形成されるマスク２８の付着状態や乾燥状態を最適化しておくことにより、表面６Ａにバンプ１０などによる凹凸があっても、凸部の角におけるマスク２８の途切れや、凹部にレジストが溜まることによるマスク２８の厚膜化などの被覆形状不良を低減し、均一なマスク２８を形成できる。また、ステージ１０１をゆっくり回転させながら、スプレーノズル１０２をＸ軸およびＹ軸方向に走査し、また必要に応じて重ね塗りをすることにより、半導体ウエハ１２の表面６Ａにマスク２８を均一に形成する。
スプレーコーティングの条件としては、例えば、原料液の吐出レートを３〜１５マイクロリットル／秒とし、スプレーノズル１０２の走査速度を５０〜３００ｍｍ／秒とし、ステージ１０１の温度を常温とし、スプレーノズル１０２とステージ１０１との距離を３０〜１００ｍｍとすることができる。
また、マスク２８が形成される半導体ウエハ１２の表面６Ａには、バンプ１０を構成する金属や、配線層６上の保護膜８を構成するポリイミドやＳｉＮ等の絶縁膜など、複数の材料が存在する。これら複数の材料は、スプレーコーティングされる原料液に対する濡れ性がそれぞれ異なる場合がある。したがって、スプレーコーティングする前に、表面６Ａの原料液に対する濡れ性を均質化しておくことが好ましい。そのための手法として、表面６Ａの洗浄処理や、ＨＭＤＳ（ヘキサメチルジシラザン）処理、あるいは、プラズマ処理等を用いることができる。
なお、バンプ１０に沿うようにマスク２８を形成する方法は、上述のスプレーコーティングに限らない。ＣＶＤ（chemical vapor deposition）法やプラズマＣＶＤ法、スパッタ法を用いることもできる。
また、バンプ１０に沿うようにマスク２８を形成するために、粘着テープの粘着層を半導体ウエハ１２の表面６Ａに転写してもよい。この場合、粘着テープは、テープ基材と、テープ基材の一方の面に形成された粘着層を備える。そして、粘着テープの粘着層の側を半導体ウエハ１２の表面６Ａに貼り付け、粘着層を表面６Ａに密着させる。粘着層は、表面６Ａとの密着力が基材との密着力よりも大きくなるようにあらかじめ形成されており、テープ基材を剥がすと、表面６Ａに粘着層が転写され、この粘着層がバンプ１０に沿ったマスク２８となる。テープ基材は、バンプ１０の凹凸を緩和するクッション性を備えていることが好ましく、この場合、粘着テープを半導体ウエハ１２に貼り付けた際に、粘着テープを半導体ウエハ１２に押圧することで、粘着層と表面６Ａとの密着性を高め、バンプ１０に沿ったマスク２８を形成しやすくなる。
また、粘着テープが、緩衝層をさらに備え、テープ基材側から、テープ基材、緩衝層、粘着層の順に積層された３層構造を備えていてもよい。この場合も、粘着テープの粘着層の側を半導体ウエハ１２の表面６Ａに貼り付け、粘着層を表面６Ａに密着させる。粘着層は、表面６Ａとの密着力が緩衝層との密着力よりも大きくなるようにあらかじめ形成されており、緩衝層とともにテープ基材を剥がすと、表面６Ａに粘着層が転写され、この粘着層がバンプ１０に沿ったマスク２８となる。緩衝層は、バンプ１０の凹凸を緩和するクッション性を備えており、この場合、粘着テープを半導体ウエハ１２に貼り付けた際に、粘着テープを半導体ウエハ１２に押圧することで、粘着層と表面６Ａとの密着性を高め、バンプ１０に沿ったマスク２８を形成しやすくなる。
テープ基材の材質としては、例えば、ポリエチレンテレフタレート等のポリエステル、ポリイミド等が挙げられる。テープ基材の厚みは特に限定されないが、支持体としての機能およびハンドリング性の点で、３０〜１５０μｍであることが好ましい。
緩衝層は、バンプ１０の少なくとも頭頂部に沿って追随できる程度の柔軟性を有していることが好ましい。加えて、緩衝層は、表面６Ａを損傷および剥離することなく、粘着層から容易に剥離できる程度の剥離性を有していることが好ましい。剥離性の観点から、緩衝層と粘着層との間の粘着力は、表面６Ａと粘着層との間の接着力よりも小さいことが好ましい。
このような緩衝層は、例えば、アクリル樹脂を含む層（アクリル樹脂層）とシリコーン樹脂を含む層（シリコーン樹脂層）との積層体により形成される。このとき、テープ基材側にアクリル樹脂層を配置する。柔軟性の観点から、アクリル樹脂層の厚みは、シリコーン樹脂層よりも大きいことが好ましい。なかでも、アクリル樹脂層の厚みは、シリコーン樹脂層の厚みの５〜２０倍であることが好ましい。
緩衝層の厚みは、バンプ１０の少なくとも頭頂部を埋め込むことができる限り、特に限定されない。バンプ１０の頭頂部は、バンプ１０の先端から、バンプ１０の高さの１／３までを占める部分である。すなわち、緩衝層の厚みは、バンプ１０の高さの１／３以上である限り、特に限定されない。なかでも、バンプ１０の保護の観点から、緩衝層の厚みは、バンプ１０の高さより大きいことが好ましい。一方、コストの観点から、緩衝層の厚みは、バンプ１０の高さの２倍以下であることが好ましい。具体的には、緩衝層の厚みは、４０〜４００μｍであり、１００〜３００μｍであってもよい。例えば、バンプ１０の高さが６５μｍの場合、緩衝層の厚みは１１５μｍであってもよい。このとき、テープ基材の厚みは、例えば５０μｍである。
粘着層の材質としては、例えば、紫外線硬化型樹脂が挙げられる。粘着層の厚みは、例えば５〜２０ミクロンであることが好ましく、例えば、約１０ミクロンである。
図１Ｈに示す第８工程（露出部形成工程）では、分割領域１６に露出部１８が形成されている。露出部１８は、配線層６、保護膜８、およびマスク２８をレーザスクライビングやメカニカルダイシング等により切削することで形成されている。半導体ウエハ１２の表面６Ａ側から見ると、露出部１８では半導体層４が露出している。
また、上記とは別の手法として、図１Ｋに示すように、マスク２８に対する露光および現像処理を行って、マスク２８の分割領域１６に対応する部分に開口を形成し、その後、保護膜８および配線層６のエッチングを行って、露出部１８を形成するようにしてもよい。
図１Ｉに示す第９工程（個片化工程）では、半導体ウエハ１２がプラズマ処理により個片化されている。さらに、図２は、本工程で使用されるドライエッチング装置（プラズマエッチング装置）５０の一例を示している。ドライエッチング装置５０のチャンバ５２の頂部には誘電体窓が設けられており、誘電体窓の上方には上部電極としてのアンテナ５４が配置されている。アンテナ５４は、第１高周波電源部５６に電気的に接続されている。一方、チャンバ５２内の処理室５８の底部側には、半導体ウエハ１２が配置されるステージ６０が配置されている。ステージ６０は下部電極としても機能し、第２高周波電源部６２に電気的に接続されている。また、ステージ６０は図示しない静電吸着用電極（ＥＳＣ電極）を備え、ステージ６０に配置された半導体ウエハ１２を静電吸着できるようになっている。また、ステージ６０には冷却用ガスを供給するための図示しない冷却用ガス孔が設けられており、冷却用ガス孔からヘリウムなどの冷却用ガスを供給することでステージ６０に静電吸着された半導体ウエハ１２を冷却できる。チャンバ５２のガス導入口６４はエッチングガス源６６に流体的に接続されており、排気口６８はチャンバ５２内を真空排気するための真空ポンプを含む真空排気部７０に接続されている。
第９工程（個片化工程）では、第７工程（マスク形成工程）後かつ第５，６工程（第１，２保持工程）後の半導体ウエハ１２がダイシングテープ２２を介してステージに載置される。載置完了後、処理室５８内を真空排気部７０によって真空排気すると共にエッチングガス源６６から処理室５８内に例えばＳＦ６であるエッチングガスを供給し、所定圧力に維持する。その後、アンテナ５４に対して第１高周波電源部５６から高周波電力を供給し、処理室５８内にプラズマ（第１のプラズマ）を発生させて半導体ウエハ１２に照射する。プラズマ中のラジカルとイオンの物理化学的作用により露出部１８で露出している半導体ウエハ１２の半導体層４が除去される。
プラズマの発生条件は、エッチングされる層（半導体層４）の材質などに応じて設定される。例えば、半導体層４がＳｉの場合、後述するボッシュプロセスにより半導体層４を除去することができる。
ボッシュプロセスでは、半導体層４が深さ方向に垂直にエッチングされる。半導体層４がＳｉを含む場合、ボッシュプロセスでは、保護膜堆積ステップと、保護膜エッチングステップと、Ｓｉエッチングステップとを順次繰り返すことにより、半導体層４を深さ方向に掘り進む。
保護膜堆積ステップは、例えば、原料ガスとしてＣ４Ｆ８を１５０〜２５０ｓｃｃｍで供給しながら、チャンバ５２内の圧力を１５〜２５Ｐａに調整し、第１高周波電源部５６からアンテナ５４への投入電力を１５００〜２５００Ｗとして、第２高周波電源部６２から下部電極への投入電力を０〜５０Ｗとして、２〜１５秒間、処理する条件で行われる。
保護膜エッチングステップは、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、チャンバ５２内の圧力を５〜１５Ｐａに調整し、第１高周波電源部５６からアンテナ５４への投入電力を１５００〜２５００Ｗとして、第２高周波電源部６２から下部電極への投入電力を３００〜１０００Ｗとして、２〜１０秒間、処理する条件で行われる。
Ｓｉエッチングステップは、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、チャンバ５２内の圧力を５〜１５Ｐａに調整し、第１高周波電源部５６からアンテナ５４への投入電力を１５００〜２５００Ｗとして、第２高周波電源部６２から下部電極への投入電力を５０〜５００Ｗとして、１０〜２０秒間、処理する条件で行われる。
上記のような条件で、保護膜堆積ステップ、保護膜エッチングステップ、および、Ｓｉエッチングステップを繰り返すことにより、Ｓｉを含む半導体層４は、１０μｍ／分の速度で深さ方向に垂直にエッチングされ得る。
なお、第８工程（露出部形成工程）において、露出部１８がレーザスクライビングにより形成される場合、マスク２８と配線層６は、レーザアブレーションにより加工される。レーザアブレーションでは、マスク２８および配線層６にレーザ光のエネルギーを吸収させて局所的に高温化し、高温化した部分を蒸発させることで加工を行う。そのため、レーザ光は、マスク２８および配線層６で吸収されやすい波長を有するものが用いられる。
レーザ光としては、例えば、波長３５５ｎｍ（第３高調波）のＹＡＧレーザを用いることができる。この波長は、配線層６に含まれる金属に吸収されやすく、マスク２８を構成するレジストなどのＵＶ吸収型の有機材料にも吸収されやすいためである。
また、レーザ光の吸収を促進するため、マスク２８にレーザ光の波長を吸収しやすい材料を添加してもよい。例えば、マスク形成工程の説明で述べたように、粘着テープの粘着層を半導体ウエハ１２の表面６Ａに転写させてマスクとする場合においては、粘着層にＵＶ光を吸収しやすいＵＶ架橋材料を添加することが好ましい。
マスク２８および配線層６でのレーザ光の吸収が少ないと、照射されたレーザ光の一部が半導体層４に過剰に到達して吸収され、加工形状が悪化する場合があるが、上述したようにレーザ光の波長やマスク２８の材料を適切に選択することにより、マスク２８でのレーザ光のエネルギーの吸収を適正化し、良好な加工形状を得やすくなる。
レーザ光を連続的に照射（ＣＷ）すると、レーザが不安定化したり、レーザのパワーが入りすぎて広い領域が溶けてしまうため、レーザ光はパルス的に照射されることが好ましい。これにより、熱の広がりを抑えながら局所的にレーザのパワーを加えて加工することが可能となる。パルス照射の条件としては、パルス幅５〜５０ナノ秒、エネルギー５〜５０μジュール、繰り返し回数５０〜１５０ｋＨｚを例示することができる。また、レーザ光は、４００〜７００ｍｍ／秒の速度で走査しながら、照射されることが好ましい。また、１回の照射でマスク２８と配線層６を除去してもよいが、複数回の照射を重ねることでマスク２８と配線層６を除去してもよい。複数回の照射を重ねることにより、加工形状の垂直性を向上させたり、後述するデブリの発生を少なくすることができる。
マスク２８のレーザで加工された部分の周辺や、加工されたマスク２８や配線層６の側面や、加工された部分の底面に、デブリと言われる異物が残ることがある。デブリは、マスク２８を構成する有機成分（炭素）や、配線層６を構成する絶縁膜（ＳｉＯ２やＬｏｗ−ｋ材料など）、および、配線層６を構成する金属（ＡｌやＣｕなど）の混合物となる。
レーザ加工部分にデブリが残ると、１）露出部１８の側面に凹凸が形成されて分割領域１６の直線性が損なわれたり、２）露出部１８の底面が裾引き形状（残渣の残った状態）となったり、３）露出部１８の底面にデブリが付着したままとなり半導体層４の露出が不十分になったりする。
したがって、レーザ加工部にデブリが残ったまま、個片化工程において、プラズマダイシングすると、上記１）の場合には、露出部１８の側面に残ったデブリがエッチングマスクとなり、個片化したチップ２の側面に凹凸が転写し、上からみた場合のチップ側面の平滑性が損なわれるという問題が生じる。
また、上記２）の場合には、露出部１８の底面が裾引き形状の状態でプラズマダイシングすると、エッチングの途中で残渣が消失することにより、個片化されたチップ２の側面に、エッチング方向に沿った柱状あるいは針状の凸部が形成されるという問題が生じる。
また、上記３）の場合には、露出部１８の底面にデブリ付着し半導体層４の露出が不十分な状態でプラズマダイシングすると、分割領域１６において柱状残渣が発生したり、エッチストップが発生するなどの問題が生じる。
従って、レーザアブレーションの後には、プラズマダイシング処理前に、デブリを除去するためのプラズマ処理（ディスカム処理）を行う必要がある。
ディスカム処理では、上述したように、例えば、炭素やＳｉＯ２を主成分とした混合物にＡｌやＣｕなどの金属成分が混ざった組成のデブリを除去する必要がある。そのため、ディスカム処理には、炭素の除去を促進するための酸素と、クリーニング効果の高いフッ素を含むガス（例えば、ＣＦ４／Ｏ２など）のプラズマを用いることが好ましい。さらに、金属成分の除去を促進するため、プラズマダイシングで半導体層４をエッチングする場合と比較して、下部電極に投入する高周波電力を大きく設定し、スパッタ性を高くすることが好ましい。
さらに、デブリ成分中の金属成分が多い場合は、スパッタ性を高めるため、アルゴン（Ａｒ）を含むガスを用いることが好ましい（例えば、ＣＦ４／Ｏ２／Ａｒなど）。
また、ＡｌやＣｕなどの金属成分とプラズマとの反応性を高めて除去するために、上記ガス系（ＣＦ４／Ｏ２やＣＦ４／Ｏ２／Ａｒ）に、水素を含むガス（例えば、ＣＨＦ３，Ｈ２，ＣＨ４など）を添加し、プラズマ中にカルボキシル基（−ＣＯＯＨ）を発生させることが好ましい。
一般に金属の錯体の飽和蒸気圧は低いため、プラズマ中にカルボキシル基（−ＣＯＯＨ）を発生させ、金属成分と反応させることにより、金属成分が除去されやすくなる。ガス系としては、ＣＨＦ３／Ｏ２／Ａｒ、ＣＦ４／Ｏ２／Ａｒ／Ｈ２またはＣＨ４、ＣＦ４／ＣＯ２／ＡｒまたはＣＨ４などを例示できる。
ディスカム処理を個片化工程が行われるのと同じ処理室内で実施してもよい。処理枚数が少ない場合や、露出部１８の面積が小さく異物量が少ない場合や、配線層６に含まれる金属が少ない場合や、分割領域１６の配線層６には金属が無い場合においては、ディスカム処理によって異物に含まれる金属成分の処理室内への飛散が軽微であるためである。
しかしながら、ディスカム処理による、異物に含まれる金属成分の処理室内への飛散が多いと、その一部が誘電体窓に付着し、アンテナ５４で発生させたプラズマ生成用の磁場の透過が阻害され、プラズマの発生が不安定となり、エッチングの再現性や安定性が低下するという問題が生じやすい。したがって、ディスカム処理による、金属成分の処理室内への飛散および付着が多い場合には、ディスカム処理を個片化工程が行われるのとは別の処理室で行うことが望ましい。ディスカム処理を個片化工程が行われるのと同一の処理室で処理する場合には、デバイスへの塩素の残留と腐食を防止する為に、ディスカム処理に塩素ガスを用いないことが望ましいが、別の処理室で処理する場合は、金属除去の能力向上の為に、ディスカム処理に塩素ガスを添加しても良い。また、ディスカム処理時に、例えば、ＣＯとＮＨ３の混合ガスなどの、Ｃ（炭素）、Ｏ（酸素）、Ｈ（水素）を含むガスを用いると、飛散した金属成分をプラズマ中に形成されるＣＯＯＨ基と反応させて除去できるため、処理室内への金属成分の付着を抑制できる。
図１Ｊに示す最終工程である第１０工程（アッシング工程）では、処理室５８内を真空排気しつつエッチングガス源６６から処理室５８内に例えば酸素であるエッチングガスを供給して所定圧力に維持する。この状態でアンテナ５４に対して第１高周波電源部５６から高周波電力を供給し、処理室５８内にプラズマ（第２のプラズマ）を発生させて半導体ウエハ１２に照射する。プラズマの照射により半導体ウエハ１２の表面６Ａからマスク２８が完全に除去される。アッシングは、例えば、原料ガスとしてＣＦ４とＯ２との混合ガス（ＣＦ４：Ｏ２＝１：１００）を２００〜５００ｓｃｃｍで供給しながら、チャンバ５２内の圧力を５〜３０Ｐａに調整し、アンテナ５４への投入電力を１５００〜２５００Ｗとして、下部電極への投入電力を０〜３００Ｗとする条件により行われる。
本実施形態の場合、マスク２８の形成がスプレーコートにより行われるため、バンプ１０上のマスク２８の厚みのばらつきが少なく、アッシングのオーバーエッチングが抑制できる。したがって、バンプ１０の頭頂部がアッシングプラズマに長時間晒されてバンプ１０の表面が酸化され、電気的接続を行った際の接触抵抗の増加等のデバイス特性の劣化が生じやすくなったりするという問題が生じにくい。
なお、プラズマダイシングとアッシングは同一チャンバ内で行われることが好ましい。その理由を以下に述べる。
プラズマダイシングでは、ＥＳＣ電極に電圧を印加して、半導体ウエハ１２との間にクーロン力を発生させ、ダイシングテープ２２を介して半導体ウエハ１２を静電吸着させている。半導体ウエハ１２が個片化されるまでの間は、半導体ウエハ１２は一体であるため、半導体ウエハ１２の表面の帯電状態のばらつきが生じにくく、半導体ウエハ１２を安定して吸着することができる。
一方、プラズマダイシングにより半導体ウエハ１２が半導体チップに個片化された後は、各半導体チップはダイシングテープ２２に、互いに分離した状態で保持される。
一旦個片化された半導体ウエハ１２は、ダイシングテープ２２に保持された状態で別のプラズマ処理装置に搬送してアッシング等のプラズマ処理を行う場合、均一に静電吸着させることが困難である。これは、半導体ウエハ１２が個片化されている場合、各半導体チップ毎にステージとの間にクーロン力を発生させて吸着させなければならず、各半導体チップの帯電状態やダイシングテープ２２による各半導体チップの保持状態の僅かなバラツキにより、吸着力に不均一が生じ、吸着不良が発生しやすいからである。
このような理由から、プラズマダイシング後のアッシング処理は、同一チャンバ内で行われることが好ましい。これにより、プラズマダイシング終了後、個片化された半導体ウエハ１２とダイシングテープ２２をステージ６０に載置したまま、プラズマダイシング時の半導体ウエハ１２の良好な静電吸着状態を保った状態で、アッシング処理を行うことができる。良好な静電吸着状態を保つ方法としては、プラズマダイシング終了後に、弱いプラズマ放電を発生させながら、ステージ６０が備えるＥＳＣ電極への電圧印加を継続してもよい。あるいは、プラズマダイシング後に半導体ウエハ１２の帯電除去のための処理（除電処理）を行わずに、半導体ウエハ１２の帯電を残し、この残留電荷によって静電吸着状態を保ってもよい。
プラズマダイシングでは、例えばＳｉからなる半導体層４を、ＳＦ６を含むプラズマによるエッチングステップとＣ４Ｆ８を含むプラズマによる堆積ステップを繰り返すサイクルエッチング（いわゆるＢＯＳＣＨ工法）により加工する。堆積ステップではマスク上にフルオロカーボンからなる重合膜を堆積させるとともに、エッチングステップではフッ素ラジカルによる反応性エッチングによってＳｉを除去することにより、マスク選択比が１００を超える高い選択比での加工が可能となる。この時、マスク上に堆積するフルオロカーボン膜は、エッチングされたＳｉを含有する重合膜となる。
また、樹脂材料からなるダイシングテープ２２は耐熱性が乏しく、熱により伸びや焼けを防ぐため、プラズマダイシング中およびアッシング中は低温（１００℃未満、好ましくは６０℃未満）に保つ必要がある。したがって、アッシングには、Ｓｉを含有した重合膜の付いたマスクを、低温で、残渣を発生させることなく、高速で除去することが求められる。
このため、アッシングでは、レジストの主成分である有機物を除去するために酸素（Ｏ２）を主成分とするとともに、Ｓｉの付着したマスク除去するために、ＣＦ４やＣＨＦ３などのフッ素含有ガスが、対Ｏ２流量比で数％〜２０％程度添加された混合ガスを用いる。さらに、低温で残渣なく高速にアッシングするために、アンテナ５４への高周波電力印加（例えば２０００Ｗ以上）だけでなく、下部電極へも弱い高周波電力（例えば、下部電極の直径が３００ｍｍの場合、５００Ｗ以下程度）を印加することが好ましい。
しかしながら、この場合、バンプの表面が僅かではあるが、プラズマによりスパッタされ、僅かではあるが、バンプ１０に含まれる金属成分が処理室内に飛散する場合がある。この場合、バンプ１０に含まれる金属成分が誘電体窓に付着し、アンテナ５４で発生させたプラズマ生成用の磁場の透過が阻害され、プラズマの発生が不安定となり、エッチングの再現性や安定性が低下するという問題が生じやすい。
このような問題を抑制するため、酸素とフッ素含有ガス（例えば、Ｏ２／ＣＦ４やＯ２／ＣＨＦ３）に、水素を含有するガス（例えば、Ｈ２、ＣＨ４）を添加して、プラズマ中にカルボキシル基（−ＣＯＯＨ）を発生させることが好ましい。一般に金属の錯体の飽和蒸気圧は低いため、プラズマ中にカルボキシル基（−ＣＯＯＨ）を発生させ、金属成分と反応させることにより、金属成分が除去されやすくなる。
以上の第１〜１０工程により、ダイシングテープ２２上に保持された状態で半導体チップ２が製造される。半導体チップ２は、ドライエッチング装置５０から取り出されて後工程に送られるが、分割された状態の半導体ウエハ１２（半導体チップ２の集合体）はフレーム２２Ｃ付のダイシングテープ２２に保持されているので、後工程でのハンドリングは容易である。
マスク２８の形成がスピンコートではなく、スプレーコートであることによる効果を説明する。この方法によれば、半導体ウエハ１２に対してマスク２８を形成する際、スプレーコート法を採用しているため、バンプ１０の表面全体を確実に被覆できる。換言すれば、バンプ１０の表面にマスク２８が部分的に形成されずに残ることを確実に回避できる。そのため、プラズマエッチングにより半導体ウエハ１２を個片化する際、バンプ１０が確実に保護され、プラズマ処理によるバンプ１０の劣化を防止できる。具体的には、スプレーコート法では、スプレーにより液体レジストを噴霧するため、バンプ１０の形状によらず、バンプ１０の形状に追従してバンプ１０の表面を確実に被覆できる。そのため、様々な形状のバンプ１０を有する半導体ウエハ１２に対しても同じ方法でプラズマ処理でき、半導体チップ２の製造効率が向上する。
図３Ａ，３Ｂには、スピンコート法とスプレーコート法による被覆の差が模式的に示されている。図３Ａは、スピンコート法による被覆の場合を示しているが、スピンコート法では、十分な量の液体レジストがバンプ１０の頭頂部に到達せず、バンプ１０の頭頂部のマスク２８の被覆が薄く不十分な被覆となっている。これに対し、図３Ｂは、スプレーコート法による被覆の場合を示しているが、スプレーコート法では、液体レジストをスプレーにより噴霧しているため、十分な量の液体レジストがバンプ１０の頭頂部に到達し、バンプ１０の頭頂部も十分に被覆されている。このように、高く突出した形状のバンプ１０の場合、スピンコート法ではバンプ１０の頭頂部の被覆が不十分となることが多いため、上記のようにスプレーコート法を採用することが有効である。
バンプ１０がマスク２８で覆われていることによる効果を説明する。本実施形態によれば、スプレーコート法により、半導体ウエハ１２に対してバンプ１０の表面全体を確実に被覆するマスク２８を形成できる。よって、バンプ１０はプラズマに曝され難くなり、プラズマエッチングによるバンプ１０を構成する金属材料の飛散が抑制され、飛散した金属材料のプラズマ処理室の内壁への付着や、基板１２への再付着が抑制される。これにより、以下の６つの課題に対応した効果が得られる。
第１に、従来、プラズマ処理室が、誘導結合型のプラズマ源を備え、プラズマ生成用の磁場を透過させるための誘電体窓を有する場合、バンプ１０に起因する、金、銅、ニッケル等の反応性に乏しい金属材料がプラズマに晒されて飛散し、この誘電体窓に付着すると、プラズマ生成用の磁場の透過が阻害され、プラズマの発生が不安定となり、エッチングの再現性や安定性が低下するという課題があった。
一方、本実施形態によれば、プラズマ処理室が、プラズマ生成用の磁場を透過させるための誘電体窓を備える場合であっても、この誘電体窓へのバンプ１０に起因する金属材料の付着が抑制されるため、プラズマの発生が安定し、エッチングの再現性や安定性が向上する。
第２に、従来、バンプ１０を構成する金属材料がプラズマに晒されて飛散し半導体ウエハ（基板）１２に再付着すると、プラズマダイシングの際にマイクロマスクとなり、半導体チップ（素子チップ）２の側面の荒れなどのチップ形状の悪化をもたらすという課題があった。このようなチップ形状の悪化は、素子チップの抗折強度の低下や、半導体チップ２をパッケージする際のモールド不良の原因であった。
一方、本実施形態によれば、プラズマダイシング時に、バンプ１０に起因する金属材料がマイクロマスクとなることがなく、半導体チップ２の側面の平滑性の優れた半導体チップ２が得られる。したがって、得られた半導体チップ２は抗折強度に優れ、パッケージする際のモールド不良も起こりにくいものとなる。
第３に、従来、バンプ１０を構成する金属材料がプラズマに晒されて飛散し半導体ウエハ１２の分割領域１６に再付着すると、分割領域１６にエッチング残渣が発生するという課題があった。このようなエッチング残渣は、パーティクルの原因となったり、プラズマダイシング後のピックアップ工程における認識不良およびピックアップミスを誘発し、生産の歩留まりを低下させたりしていた。さらに、分割領域１６に発生するエッチング残渣が多い場合には、分割領域１６でエッチングストップが発生し、半導体ウエハ１２を個片化できないという不具合を引き起こしていた。
一方、本実施形態によれば、プラズマダイシング時に、バンプに起因する金属材料がマイクロマスクとなることがなく、分割領域１６にエッチング残渣が発生しにくい。よって、パーティクルが低減されるとともに、プラズマダイシング後のピックアップ工程における認識性やピックアップ性が良化し、生産の歩留まりも向上する。また、プラズマダイシング時に、分割領域１６でエッチングストップが発生しにくく、個片化の歩留まりが向上する。
第４に、従来、バンプ１０に起因する金属材料がプラズマに晒されて飛散し素子チップのバンプ１０以外の部分（例えば、回路層表面６Ａの保護膜８上や半導体層の側面）に再付着すると、素子の金属汚染を引き起こすという課題があった。
一方、本実施形態によれば、バンプ１０に起因する金属材料が、半導体チップ２のバンプ１０以外の部分（例えば、回路層表面６Ａの保護膜８上や半導体層の側面）に再付着し、素子の金属汚染することも起こりにくい。
第５に、従来、バンプ１０の一部がエッチングされることや、バンプ１０に起因する金属材料の半導体チップ２への再付着により、半導体チップ２の電気的特性が変化するという課題があった。
一方、本実施形態によれば、バンプ１０の一部がエッチングされることや、バンプ１０に起因する金属材料の半導体チップ２への再付着も起こりにくく、半導体チップ２の電気的特性が変化も起こりにくい。
第６に、従来、バンプ１０がプラズマに曝されてエッチングされると、バンプ１０がプラズマにより変質し不具合を生じるという課題があった。具体的には、バンプ１０が銅を含む場合に、六フッ化硫黄（ＳＦ ６ ）を含むガスを用いたプラズマ処理を行うと、プラズマ照射により銅が硫化されて信頼性が低下する場合があった。また、エッチング、アッシングガスにフッ素や酸素を含む場合、バンプ１０表面のフッ化、酸化により、コンタクト抵抗の上昇や、接合強度等の悪化や信頼性の低下が生じる場合があった。また、エッチングガスにＣ ４ Ｆ ８ などのフルオロカーボン系のガスが含まれる場合、バンプ表面に炭素を含有する反応生成物が付着し、接合強度の信頼性が低下する場合もあった。
一方、本実施形態によれば、プラズマダイシング時に、プラズマによるバンプ１０の変質が起こりにくい。したがって、バンプ１０が銅を含む場合に、六フッ化硫黄（ＳＦ ６ ）を含むガスを用いたプラズマ処理を行っても、銅が硫化されにくく、信頼性が向上する。また、エッチングガスやアッシングガスがフッ素や酸素を含む場合であっても、バンプ１０表面のフッ化や酸化が起こりにくく、コンタクト抵抗や、接合強度等の信頼性が向上する。また、エッチングガスにＣ ４ Ｆ ８ などのフルオロカーボン系のガスが含まれる場合であっても、バンプ１０表面に反応生成物が付着しにくく、接合強度の信頼性を向上できる。
加えて、本実施形態によれば、従来、回路層側からプラズマダイシングを行う場合にバンプをプラズマに晒さないために必要であった厚いレジストマスクが不要となり、製造コストの増加を抑えることができる。
また、従来、厚いレジストマスクを用いる場合、プラズマダイシング後に、レジストマスクを除去するための長時間のプラズマアッシングが必要で、処理時間が増大するという課題が生じたり、バンプ１０の頭頂部がアッシングプラズマに晒されてバンプ１０の表面が酸化され、電気的接続を行った際の接触抵抗の増加等のデバイス特性の劣化が生じやすくなったりするという課題があった。
一方、本実施形態の場合、長時間のアッシングは不要のため、上述のような処理時間の増大やデバイス特性の劣化が生じにくい。
（第２実施形態）
図４Ａ〜図４Ｋに各工程を示す本実施形態の半導体チップ２の製造方法は、第１実施形態と異なり、マスク形成工程の前に露出部形成工程を行っている。図１Ａ〜図１Ｊに示した部分と同様の部分については同様の符号を付して説明を省略する。
図４Ａ，４Ｂに示す本実施形態の第１工程（準備工程）および第２工程（バンプ形成工程）は、第１実施形態と同じである。
図４Ｃに示す第３工程（第１露出部形成工程）では、分割領域１６に第１露出部１８Ａが形成されている。第１露出部１８Ａは、配線層６および保護膜８をレーザスクライビングやメカニカルダイシング等により切削することで形成されている。半導体ウエハ１２の表面６Ａ側から見ると、第１露出部１８Ａでは半導体層４が露出している。なお、レーザ加工時に飛散物が半導体ウエハ１２に付着することを防ぐため、レジストなどの表面被覆膜を形成し、配線層６および保護膜８とともにレーザ加工してもよい。この場合、レーザ加工時の飛散物は表面被覆膜上に付着するが、有機洗浄により表面被覆膜を溶かすことにより、付着した飛散物も除去できる。
図４Ｄ〜４Ｈに示す本実施形態の第４工程（保護工程），第５工程（薄化工程）、第６工程（第１保持工程）、第７工程（第２保持工程）、および第８工程（マスク形成工程）は第１実施形態と同じである。図４Ｈに示す本実施形態の第８工程（マスク形成工程）は、マスク形成工程である。マスク２８の形成方法として、第１実施形態と同様にスプレーコート法が採用されているが、スプレーコーティング装置１００（図１Ｇ参照）の図示は省略されている。
図４Ｉに示す本実施形態の第９工程（第２露出部形成工程）では、分割領域１６に第２露出部１８Ｂが形成される。第２露出部１８Ｂは、第１露出部１８Ａを被覆するマスク２８をレーザ加工等により切削することで形成されている。半導体ウエハ１２の表面６Ａ側から見ると、第２露出部１８Ｂでは半導体層４が露出している。
また、上記とは別の手法として、マスク２８に対する露光および現像処理を行って、マスク２８の分割領域１６に対応する部分に開口を形成し、第２露出部１８Ｂを形成するようにしてもよい。
図４Ｊ，４Ｋに示す本実施形態の第１０工程（個片化工程）および第１１工程（アッシング工程）は第１実施形態と同じである。
第１実施形態の場合、プラズマダイシングにおける半導体層４と配線層６のエッチングのされやすさの違いなどにより、露出部１８の開口付近の配線層６の直下の半導体層４が少し横方向にエッチングされ、半導体チップの側面に配線層６が半導体層４より少し横に突出する場合がある。半導体チップの側面にこのような突出があると、配線層６が半導体層４から剥れる不良（デラミネーション）が生じやすい。
そこで第２実施形態の場合、第１露出部形成工程（図４Ｃ参照）で第１露出部１８Ａを形成した後で、マスク形成工程（図４Ｈ参照）で第１露出部１８Ａを含めた半導体ウエハ１２の表面６Ａを覆うようにマスク２８が形成されるため、第２露出部形成工程（図４Ｉ参照）で、第１露出部１８Ａよりも狭い開口である第２露出部１８Ｂをマスク２８に形成することが可能となる。こうして形成される半導体チップ２は、回路層６の端面が半導体層４の端面よりも内側に配置されるため、接触などによって回路層６が半導体層４から剥がれる現象（デラミネーション）や、欠け（チッピング）が発生しにくくなる。また、薄化工程（図４Ｅ参照）の前に、第１露出部形成工程（図４Ｃ）において回路層６が分割領域１６で分断されるため、回路層６に内在する膜応力があらかじめ緩和されている。したがって、薄化工程（図４Ｅ参照）では半導体ウエハ１２の反りが低減された状態で研削が行われるため、半導体ウエハ１２の割れが発生しにくい。
（第３実施形態）
図５Ａ〜５Ｊに各工程を示す本実施形態の半導体チップ２の製造方法は、第１実施形態および第２実施形態と異なり、半導体ウエハ１２の表面６ＡにＢＧテープ２０を貼り付ける保護工程の前に、バンプ１０をマスクするマスク形成工程が設けられている。これに関する以外は、図１Ａ〜１Ｊの第１実施形態の半導体チップ２の製造方法と同様である。従って、図１Ａ〜１Ｊに示した部分と同様の部分については同様の符号を付して説明を省略する。
図５Ａ〜５Ｃに示す本実施形態の第１〜３工程は、順に、準備工程、バンプ形成工程、および露出部形成工程であり、各工程は第１実施形態と同じである。
図５Ｄに示す第４工程は、マスク形成工程である。マスク２８の形成方法として、第１実施形態と同様にスプレーコート法が採用されているが、スプレーコーティング装置１００（図１Ｇ参照）の図示は省略されている。
図５Ｅ〜５Ｊに示す第５〜１０工程は、順に、保護工程、薄化工程、第１保持工程、第２保持工程、個片化工程、およびアッシング工程であり、各工程は第１実施形態と同じである。
本実施形態の方法によれば、
第６工程（薄化工程）の前に第４工程（マスク形成工程）が行われるため、半導体ウエハ１２が厚い状態で、マスク２８の形成が可能となり、マスク形成の過程において半導体ウエハ１２が割れるトラブルが発生しにくい。
（第４実施形態）
図６Ａ〜６Ｊに各工程を示す本実施形態の半導体チップ２の製造方法は、第１実施形態と異なり、露出部形成工程の前に、マスク形成工程が設けられている。これに関する以外は、図１Ａ〜１Ｊの第１実施形態の半導体チップ２の製造方法と同様である。従って、図１Ａ〜１Ｊに示した部分と同様の部分については同様の符号を付して説明を省略する。
図６Ａ，６Ｂに示す本実施形態の第１，２工程は、準備工程およびバンプ形成工程であり、各工程は、第１実施形態と同じである。
図６Ｃに示す第３工程は、マスク形成工程である。マスク形成方法は、第１実施形態と同様にスプレーコート法が採用されているが、スプレーコーティング装置１００（図１Ｇ参照）の図示は省略されている。
図６Ｄ〜６Ｊに示す第４〜１０工程は、順に、露出部形成工程、保護工程、第１保持工程、第２保持工程、個片化工程、およびアッシング工程であり、各工程は第１実施形態と同じである。
本実施形態の方法によれば、第３工程（マスク形成工程）でバンプ１０に対してマスク２８を形成した後に、第４工程（露出部形成工程）で露出部１８を形成しているため、露出部１８の形成の際に生じる切削片からバンプ１０を保護した状態で、露出部１８を形成できる。
本発明の具体的な実施形態について説明したが、本発明は上記形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。例えば、個々の実施形態の内容を適宜組み合わせたものを、この発明の一実施形態としてもよい。また、各実施形態では、各工程の順番は特に明示した場合を除き、矛盾しない態様で入れ替えられてもよい。
２ 半導体チップ（素子チップ）
４ 半導体層（第１層）
４Ａ 裏面（第２の面）
６ 配線層（回路層）（第２層）
６Ａ 表面（第１の面）
８ 保護膜
１０ バンプ（金属電極）
１２ 半導体ウエハ（基板）
１４ 素子領域
１６ 分割領域
１８ 露出部
２０ ＢＧテープ（保護テープ）
２０Ａ 粘着層
２０Ｂ 基材
２２ ダイシングテープ（保持テープ）
２２Ａ 粘着層
２２Ｂ 基材
２２Ｃ フレーム
２４ 粘着層
２６ 基材
２８ マスク
５０ ドライエッチング装置
５２ チャンバ
５４ アンテナ
５６ 第１高周波電源部
５８ 処理室
６０ ステージ
６２ 第２高周波電源部
６４ ガス導入口
６６ エッチングガス源
６８ 排気口
７０ 真空排気部
１００ スプレーコーティング装置
１０１ ステージ
１０２ スプレーノズル
１０３ 配管
１０４ 配管

Claims (5)

  1. 金属電極が露出した第１の面と、前記第１の面の反対側の第２の面と、前記金属電極が形成された複数の素子領域と、前記素子領域を画定する分割領域とを備える基板を準備し、
    前記基板の前記第１の面に前記金属電極に沿うように、前記金属電極を被覆するとともに前記分割領域を露出させる開口を有するマスクを形成し、
    前記基板の前記第１の面を第１のプラズマに晒して、前記金属電極が前記マスクによって被覆された状態で、前記開口に露出する前記分割領域を前記第２の面に達するまでエッチングすることにより、前記基板を個片化する
    ことを含み、
    前記金属電極が突出電極であり、
    前記マスクの形成が、スプレーコーティング装置が備えるノズルから、前記マスクの原料を含むとともにメチルエチルケトンまたはプロピレングリコールモノメチルエーテルアセテートにより希釈された液体を圧縮ガスとともに前記基板の前記第１の面に吹き付けることを含む、
    素子チップの製造方法。
  2. 前記基板の前記第２の面を保持テープで保持し、
    前記マスクの形成後かつ前記保持テープによる保持後、前記基板を個片化する前に、前記基板を前記保持テープを介してステージに載置することを含む、請求項１に記載の素子チップの製造方法。
  3. 前記基板の個片化後、前記保持テープに保持された状態の前記個片化された前記基板を、第２のプラズマに晒すことにより、前記マスクを除去して前記金属電極を露出させることを含む、請求項２に記載の素子チップの製造方法。
  4. 前記基板は、前記第２の面を有する半導体層である第１層と、前記第１層の上に形成され、前記第１の面を有し、前記第１の面に前記金属電極が形成されている配線層である第２層とを備え、
    前記マスクの形成後に、前記マスクを介して、前記基板表面に保護テープを貼り付け、
    前記第１層を研削することを含む、請求項１から請求項３のいずれか１項に記載の素子チップの製造方法。
  5. 前記マスクの形成において、前記液体の吹き付けを行う前に、前記基板の表面に前記液体に対する濡れ性を均質化するための処理が行われる、請求項１から４のいずれか１項に記載の素子チップの製造方法。
JP2016135232A 2016-07-07 2016-07-07 素子チップの製造方法 Active JP6524594B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016135232A JP6524594B2 (ja) 2016-07-07 2016-07-07 素子チップの製造方法
US15/622,250 US10497622B2 (en) 2016-07-07 2017-06-14 Element chip manufacturing method
CN201710546105.0A CN107591321B (zh) 2016-07-07 2017-07-06 元件芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016135232A JP6524594B2 (ja) 2016-07-07 2016-07-07 素子チップの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019080142A Division JP2019153799A (ja) 2019-04-19 2019-04-19 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2018006677A JP2018006677A (ja) 2018-01-11
JP6524594B2 true JP6524594B2 (ja) 2019-06-05

Family

ID=60911035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016135232A Active JP6524594B2 (ja) 2016-07-07 2016-07-07 素子チップの製造方法

Country Status (3)

Country Link
US (1) US10497622B2 (ja)
JP (1) JP6524594B2 (ja)
CN (1) CN107591321B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018110156A (ja) * 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
JP7054813B2 (ja) * 2018-03-08 2022-04-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7138297B2 (ja) * 2018-03-26 2022-09-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019169686A (ja) * 2018-03-26 2019-10-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TWI825080B (zh) * 2018-03-30 2023-12-11 日商琳得科股份有限公司 半導體晶片的製造方法
JP7142323B2 (ja) * 2018-06-05 2022-09-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7233019B2 (ja) * 2018-06-05 2023-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7154697B2 (ja) * 2018-08-13 2022-10-18 株式会社ディスコ 被加工物の加工方法
JP7357237B2 (ja) * 2019-03-14 2023-10-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11177184B2 (en) * 2019-05-10 2021-11-16 SK Hynix Inc. Method of manufacturing a flip chip package and an apparatus for testing flip chips
JP7399565B2 (ja) * 2019-12-23 2023-12-18 株式会社ディスコ 被加工物の加工方法
CN111739809A (zh) * 2020-06-10 2020-10-02 上海矽睿科技有限公司 一种晶圆级封装方法
JP2022082361A (ja) * 2020-11-20 2022-06-01 パナソニックＩｐマネジメント株式会社 素子チップの製造方法、およびプラズマ処理方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50119565A (ja) * 1974-03-02 1975-09-19
EP0718317B1 (en) * 1994-12-20 2000-02-23 Olin Microelectronic Chemicals, Inc. Photoresist compositions
US6583198B2 (en) * 1997-11-28 2003-06-24 Hitachi Chemical Company, Ltd. Photo curable resin composition and photosensitive element
DE10031252A1 (de) * 2000-06-27 2002-01-10 Bosch Gmbh Robert Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
US20050238894A1 (en) * 2004-04-22 2005-10-27 Gorman Mark D Mixed metal oxide ceramic compositions for reduced conductivity thermal barrier coatings
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP4648056B2 (ja) * 2005-03-31 2011-03-09 株式会社ディスコ ウエーハのレーザー加工方法およびレーザー加工装置
JP5293989B2 (ja) * 2007-07-24 2013-09-18 ノードソン株式会社 少量液体の噴霧装置
JP2009135474A (ja) * 2007-10-31 2009-06-18 Mitsubishi Chemicals Corp エッチング方法およびそれを用いた光／電子デバイスの製造方法
US8680653B2 (en) * 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
EP2245512B1 (en) * 2008-01-29 2019-09-11 Brewer Science, Inc. On-track process for patterning hardmask by multiple dark field exposures
KR101048044B1 (ko) * 2009-07-02 2011-07-13 건국대학교 산학협력단 롤투롤 연속공정을 통한 염료감응형 태양전지의 생산장치 및 생산방법
JP5010668B2 (ja) * 2009-12-03 2012-08-29 信越化学工業株式会社 積層型半導体集積装置の製造方法
JP5473879B2 (ja) * 2010-12-06 2014-04-16 パナソニック株式会社 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法
US8946058B2 (en) * 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
KR101767654B1 (ko) * 2011-05-19 2017-08-14 삼성전자주식회사 에어 갭 절연 구조를 갖는 관통전극을 구비한 반도체 소자 및 그 제조방법
SE537207C2 (sv) * 2012-10-26 2015-03-03 Lunalec Ab Förfarande för framställning av ljusemitterande elektrokemisk cell
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US9105710B2 (en) * 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
JP6377449B2 (ja) * 2014-08-12 2018-08-22 株式会社ディスコ ウエーハの分割方法
US9899285B2 (en) * 2015-07-30 2018-02-20 Semtech Corporation Semiconductor device and method of forming small Z semiconductor package
JP6560969B2 (ja) * 2015-12-01 2019-08-14 株式会社ディスコ ウエーハの分割方法

Also Published As

Publication number Publication date
US20180012802A1 (en) 2018-01-11
CN107591321B (zh) 2023-06-06
CN107591321A (zh) 2018-01-16
US10497622B2 (en) 2019-12-03
JP2018006677A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
JP6524594B2 (ja) 素子チップの製造方法
US10923362B2 (en) Manufacturing process of element chip
JP4285455B2 (ja) 半導体チップの製造方法
JP6519759B2 (ja) 素子チップの製造方法
JP7233019B2 (ja) 素子チップの製造方法
JP6770858B2 (ja) 分割方法
KR102270457B1 (ko) 다이 패키징 품질을 향상시키기 위한 웨이퍼 다이싱 방법
US10607846B2 (en) Method of manufacturing element chip
TW201810402A (zh) 一種蝕刻裝置及半導體晶圓分割方法
US9583375B2 (en) Water soluble mask formation by dry film lamination
JP2019153799A (ja) 素子チップの製造方法
US11024542B2 (en) Manufacturing method of device chip
JP2021005605A (ja) 素子チップの洗浄方法、素子チップの洗浄装置ならびに素子チップの製造方法
JP7207969B2 (ja) ウエーハの加工方法
JP2019169686A (ja) 素子チップの製造方法
JP2019212824A (ja) ウェーハの加工方法
US20210193482A1 (en) Workpiece processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190419

R151 Written notification of patent or utility model registration

Ref document number: 6524594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151