JP7142323B2 - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP7142323B2
JP7142323B2 JP2018107943A JP2018107943A JP7142323B2 JP 7142323 B2 JP7142323 B2 JP 7142323B2 JP 2018107943 A JP2018107943 A JP 2018107943A JP 2018107943 A JP2018107943 A JP 2018107943A JP 7142323 B2 JP7142323 B2 JP 7142323B2
Authority
JP
Japan
Prior art keywords
protective film
substrate
mixture
water
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018107943A
Other languages
English (en)
Other versions
JP2019212765A (ja
Inventor
秀彦 唐崎
尚吾 置田
功幸 松原
英史 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2018107943A priority Critical patent/JP7142323B2/ja
Priority to US16/426,116 priority patent/US10896849B2/en
Publication of JP2019212765A publication Critical patent/JP2019212765A/ja
Application granted granted Critical
Publication of JP7142323B2 publication Critical patent/JP7142323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02076Cleaning after the substrates have been singulated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices

Description

本開示は、プラズマエッチングを利用する素子チップの製造方法に関する。
従来、半導体基板を複数の素子チップに個片化(ダイシング)する際には、ダイシングに先立って、レーザ光を利用するグルービング工程(レーザグルービング工程)により、ダイシングされる部分(ストリートまたは分割領域とも言う)に沿って予め加工溝が形成される。次いで、この加工溝に沿って切削ブレードやレーザ光などにより基板を切削することにダイシングが行われる。レーザグルービング工程においてレーザ光による加工くず(デブリ)が基板に付着するのを防止するために、レーザグルービング工程の前には、素子領域を保護するためにマスク(保護膜)が形成される。マスクとしては、水溶性樹脂の被膜が利用されることがある。水溶性樹脂の被膜をマスクとして利用すると、マスクを除去する際に水で除去することができるため、簡便である。水溶性樹脂としては、特許文献1のように入手が容易で安価なポリビニルアルコールが利用されることが多い。
一方、近年、ダイシングをプラズマエッチングにより行う技術が提案されている(特許文献2)。プラズマエッチングを利用すれば、半導体基板を一度に多数の素子チップに分割することができるため、コスト的に有利である。プラズマエッチングを利用するダイシング(プラズマダイシング)でも、プラズマエッチングに先立って、保護膜の分割領域を覆う部分を除去するレーザグルービングが行われる(特許文献2)。
特開2006-140311号公報 特開2008-53417号公報
プラズマダイシングでは、プラズマ処理によって保護膜がプラズマに晒されるため、ブレードやレーザ光などを利用する従来のダイシングとは異なり、比較的厚い保護膜を形成する必要がある。
しかし、水溶性樹脂を用いると保護膜の厚みを大きくすること自体が難しいことに加え、塗布を多数回繰り返したり、乾燥に時間を要したりする。そのため、高い生産性で素子チップを製造できないという課題があった。
本開示の一局面は、保持シートに保持された基板から、プラズマエッチングにより素子チップを製造する方法であって、
前記基板は、第1面と前記第1面とは反対側の第2面とを有し、前記第1面に形成された複数の素子領域と、前記素子領域を画定する分割領域を有しており、
前記素子チップの製造方法は、
前記保持シートに、前記第2面側から保持された前記基板を準備する準備工程と、
水溶性樹脂と水より高い蒸気圧を有する有機溶媒とを含む混合物を、前記基板の前記第1面にスプレー塗布し、50℃以下の温度で乾燥させて、前記水溶性樹脂を含む保護膜を形成する保護膜形成工程と、
前記保護膜の前記分割領域を覆う部分にレーザ光を照射して、前記分割領域を覆う部分を除去し、前記分割領域において前記基板の前記第1面を露出させるレーザグルービング工程と、
前記素子領域を前記保護膜で被覆した状態で、前記分割領域において、前記基板を前記第1面から前記第2面までプラズマエッチングすることにより、前記基板を複数の前記素子チップに個片化する個片化工程と、
前記保護膜の前記素子領域を被覆する部分を除去する除去工程と、
を備え、
前記混合物中の固形成分の比率は、200g/L以上であり、
スプレーされた前記混合物の液滴の平均粒子径は、12μm以下である、素子チップの製造方法に関する。
本開示によれば、プラズマエッチングを利用するダイシングにおいて、高い生産性で素子チップを製造できる。
本開示の実施形態に係る素子チップの製造方法を示すフローチャートである。 基板を説明するための模式図である。 搬送キャリアに固着された基板を説明するための模式図である。 本実施形態に係る製造方法の保護膜形成工程において、水溶性樹脂と溶媒とを含む混合物の塗布により形成される塗膜を説明するための断面模式図である。 レーザグルービング工程を説明するための断面模式図である。 個片化工程により個片化された素子チップを説明するための断面模式図である。 保護膜が除去された状態の素子チップを説明するための断面模式図である。 ドライエッチング装置の一例を示す模式図である。
添付図面を参照して、本発明に係る素子チップの製造方法の実施形態を以下に説明する。実施形態の説明において、理解を容易にするために方向を表す用語(たとえば「上方」等)を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。なお各図面において、各構成部品の形状または特徴を明確にするため、これらの寸法を相対的なものとして図示し、必ずしも同一の縮尺比で表したものではない。
本開示の一局面に係る素子チップの製造方法は、概略、図1のフローチャートに示すように、(a)複数の素子領域、およびこれらを画定する分割領域を有し、保持シートで保持された基板を準備する工程(基板準備工程)と、(b)水溶性樹脂と溶媒とを含む混合物を用いて水溶性樹脂を含む保護膜を形成する工程(保護膜形成工程)と、(c)保護膜の分割領域を覆う部分をレーザ光の照射により除去する工程(レーザグルービング工程)と、(d)分割領域において、基板を表面から裏面までプラズマエッチングすることにより、基板を複数の素子チップに個片化する工程(個片化工程)と、(e)保護膜を除去する工程(保護膜除去工程)と、を備える。保護膜形成工程では、水溶性樹脂と水より高い蒸気圧を有する有機溶媒とを含む混合物を、基板の保持シートとは反対側の面(第1面)にスプレー塗布し、50℃以下の温度で乾燥させて、水溶性樹脂を含む保護膜を形成する。ここで、混合物中の固形成分の比率は、200g/L以上であり、スプレーされた混合物の液滴の平均粒子径は、12μm以下である。
一般的な素子の表面には、パッド電極やバンプ等に起因する凹凸が設けられている場合がある。一般に、基板を個片化して素子チップを製造する場合、基板の表面を保護するための保護膜が形成される。レーザ光による溝加工(レーザグルービング)の後に切削ブレードを利用する従来の個片化では、レーザグルービングの際に発生するデブリが基板に付着するのを抑制できればよい。そのため、保護膜の厚みは小さく、通常、1μm未満である。しかし、このような保護膜を形成した基板を、プラズマエッチングにより個片化しても、プラズマエッチングを均一に行うことができないことが分かった。
保護膜の膜厚が1μm未満の場合、素子領域の表面構造や表面の凹凸に対する保護膜形成材料の被覆性に応じて、保護膜による被覆が薄い箇所が生じる。保護膜による被覆が薄い箇所があると、プラズマエッチング中に被覆が薄い箇所の保護膜が消失し、素子領域の表面がプラズマに晒されて、ピンホール状の加工痕が生じる場合がある。また、保護膜が消失した部分に電極部が露出すると、素子に電気的なダメージが生じたり、プラズマエッチング装置の内壁が電極部を構成する金属により汚染されたりする場合がある。
また、プラズマ処理を施すと、水溶性保護膜の表面に、硬化層や変質層が形成されたり、保護膜を構成する材料の高分子化が進行したりすることがある。その結果、水溶性保護膜の可溶性が低下する。保護膜の膜厚が1μm未満の場合、硬化層、変質層、または高分子化層は、表層だけでなく深さ方向全体に及びやすい。この場合、プラズマエッチング後に残存する保護膜を水洗等に供しても保護膜を完全に除去することが難しくなる。
プラズマエッチングによる個片化の後に、硬化層、変質層または高分子化層を、酸素等のプラズマに晒してこれらの層を除去し、その後、水洗により保護膜を除去することは可能である。しかし、保護膜の膜厚が1μm未満の場合、酸素プラズマ処理中に、保護膜の一部もしくは全部が除去されることがある。保護膜が除去された部分では、素子領域の表面がプラズマに晒されることになり、素子がダメージを受けるため、好ましくない。従って、プラズマエッチングを行う際には、厚みの大きな保護膜を形成する必要がある。
特許文献2では、ポリビニルアルコール(PVA)の水溶液を用いて保護膜を形成している。しかし、本発明者らは、このような従来の塗布液を用いて、厚みの大きな保護膜を形成しようとすると、以下のような新しい課題が生じることを見出した。
まず、PVAは、塗布液の粘度を高め易い。そのため、ある程度の塗布性を確保するために水溶液の粘度を低くすると、1回のスピンコートやスプレーコートで厚く塗ることが難しくなる。従って、厚みを大きくするには、塗布を複数回行う必要がある。しかも、水溶液を用いて形成した塗膜は、乾燥に要する時間が長い。そのため、塗布を複数回繰り返した場合、新たに塗り重ねた塗膜に含まれる水分の影響により、下地の塗膜が再溶解してしまう。よって、従来の塗布液では、コート法によらず、水溶性樹脂を用いて厚みの大きな保護膜を形成すること自体が難しい。なお、厚みの大きな保護膜を形成するには、例えば、塗布ステージに加熱機構を設けて、加熱により塗膜を乾燥しながら、多層塗りすることも考えられる。しかし、ダイシングテープの耐熱性が低いため、加熱乾燥を行うことは好ましくない。
本開示に係る製造方法によれば、混合物の固形成分の比率を200g/L以上とすることで、スプレー塗布でも厚い保護膜を少ない塗布回数で形成することができる。水溶性樹脂を含む保護膜の厚みを大きくすると、乾燥し難く、加熱すると膜質が低下する。しかし、水より高い蒸気圧を有する有機溶媒を用いるとともに、液滴の平均粒子径を12μm以下とすることで、液滴は、基板の表面または塗膜の表面に着弾した際にほぼ乾燥した状態となる。よって、50℃以下と低温でも乾燥をスムーズに行うことができる。その結果、プラズマエッチングに適した厚い保護膜を簡単かつ速やかに形成することができ、素子チップ製造の生産性を高めることができる。また、膜質が良好で厚い保護膜が形成されることで、プラズマエッチングにより個片化をより均一に行うことができる。また、乾燥温度が低いため、ダイシングテープの劣化も抑制でき、この観点からも均一なダイシングが可能である。
以下に、各工程についてより具体的に説明する。
(a)基板準備工程
基板準備工程で準備される基板は、プラズマエッチング技術を用いて、複数の素子チップに個片化されるものである。基板は、シリコンウエハのような半導体基板、フレキシブルプリント基板のような樹脂基板、セラミックス基板等であってもよく、半導体基板は、シリコン(Si)、ガリウム砒素(GaAs)、窒化ガリウム(GaN)、炭化ケイ素(SiC)等で形成されたものであってもよい。本発明は基板の材料等に限定されるものではない。
図2は基板1を説明するための模式図である。図2(a)は、基板1を上から見た平面図であり、図2(b)は、図2(a)のIIB-IIB線から見た断面図であり、図2(c)は、図2(a)の部分拡大図である。基板1は、図2(b)に示すように、対向する第1面1aおよび第2面1b(以下、「表面1a」および「裏面1b」ともいう。)を含む。また図2(c)に示すように、基板1は、その表面1a上に複数の素子領域R1およびこれを画定する分割領域R2を有する。基板1の各素子領域R1は、所望の電気回路を構成する集積回路を含み、プラズマエッチング工程後、素子チップを構成するものである。各分割領域R2は、ダイシングラインを構成するものである。
素子領域R1には、通常、電気集積回路が形成されており、露出した回路や、バンプなどが存在する。各素子領域R1の表面1a上の電気回路は、半導体回路、電子部品素子、MEMS等の回路層を有してもよいが、これらに限定されない。回路層は、絶縁膜、導電層、樹脂保護層、電極パッド、端子部等を含む多層積層体として構成されてもよい。バンプは、多層積層体の端子部に接続される。
基板1は、多層積層体を構成した後、基板1の厚みを薄くするため、裏面1bを研磨してもよい。より具体的には、回路層を具備する表面1aを、バックグラインド(BG)テープで覆って保護し、基板1の裏面1bを研磨すればよい。
基板1は、任意の平面形状、例えば、図3(a)に示すように、略円形の平面形状を有する。基板1の平面形状は、円形の他、矩形の平面形状であってもよく、オリエンテーションフラット(図3(a))、およびノッチ等の切欠きを有するものであってもよい。特に制限されないが、基板1の最大径は、例えば、50mm以上300mm以下であり、厚みは、例えば、10μm以上800μm以下である。
基板1は、素子領域R1に所望の電気集積回路を形成する際、または少なくとも後述する保護膜形成工程の前に、第2表面側から保持シート3に保持される。フレーム2は、保持シート3に予め保持させておいてもよく、基板1を保持シート3に保持させた後に、基板1を保持シート3に保持させてもよい。図3(a)は、保持シート3に固着させた基板1およびフレーム2を上から見た平面図であり、図3(b)は、図3(a)のIVB-IVB線から見た断面図である。保持シート3は、粘着剤を含む上面(粘着面3a)と、粘着剤を含まない下面(非粘着面3b)とを有する。保持シート3は、その粘着面3aに基板1およびフレーム2を固着させることにより、基板1およびフレーム2を基板1の裏面1b側から保持する。フレーム2は、円形の開口部2aを含む環状形状である。フレーム2は、開口部2aと基板1とが同心円状に配置されるように保持シート3に保持され、基板1で覆われていない開口部2aにおいて粘着面3aが露出している。本明細書では、保持シート3と、これに固着されたフレーム2との組み合わせを搬送キャリア4といい、搬送キャリア4に固着された基板1をキャリア付き基板1ともいう。基板1は、それ自体が薄いものであっても、搬送キャリア4により保持されるため、後続の工程において、基板1を容易に操作および搬送することができる。
保持シート3の基材は、ポリエチレン、ポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂を用いて形成される。また、後述する保護膜除去工程後、保持シート3は、フレーム2から取り外され、半径方向に拡張させることにより、個別の素子チップの間隔を広げ、粘着面3aから容易にピックアップできるように、伸縮性を有してもよい。保持シート3の基材には、伸縮性を付加するためのゴム成分(例えば、エチレン-プロピレンゴム(EPM)、エチレン-プロピレン-ジエンゴム(EPDM))、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が含まれていてもよい。熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有してもよい。保持シート3の基材の厚みは、特に限定されないが、例えば50μm以上150μm以下である。
一方、保持シート3の粘着面3aは、粘着力を低減させることができる粘着成分からなることが好ましい。これは、後述の個片化工程の後に、紫外線(UV光)を照射することにより個片化された素子チップを粘着面3aからさらに容易にピックアップしやすくするためである。保持シート3は、例えば、フィルム状の基材の一方の粘着面3aにUV硬化型アクリル粘着剤を5μm以上20μm以下の厚みに塗布することにより形成してもよい。
フレーム2は、基板1および保持シート3を保持した状態で搬送できる程度の剛性を有している。フレーム2の開口部2aは、上述の円形形状の他、矩形、六角形など多角形の形状を有するものであってもよい。フレーム2は、図3に示すように、位置決めのためのノッチ2bまたはコーナーカット2cを有していてもよい。フレーム2は、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等を用いて形成される。
(b)保護膜形成工程
保護膜形成工程では、水溶性樹脂と水より高い蒸気圧を有する有機溶媒(第1有機溶媒)とを含む混合物が、基板1の表面1aに塗布され、50℃以下の温度で乾燥させることで、水溶性樹脂を含む保護膜が形成される。混合物中の固形成分の比率は、200g/L以上である。
図4は、本実施形態に係る製造方法の保護膜形成工程において、水溶性樹脂と溶媒とを含む混合物の塗布により形成される塗膜を説明するための断面模式図である。図4に示すように、保護膜28は、スプレー塗布装置を用いて、スプレー塗布装置のノズル20から混合物26をスプレー塗布し、乾燥することにより形成される。図4では、基板1の表面1aの複数の素子領域R1に、それぞれ、突起状のバンプ32を備える回路層が形成されている例を示す。回路層の構造は、特に限定されないが、ここでは、回路層が、多層配線層30と、多層配線層30を保護する絶縁性の保護層31と、多層配線層30の端子部に接続された突起状のバンプ32とを具備する場合について説明する。多層配線層30の配置は、特に限定されず、図4に示すように素子領域R1と分割領域R2の両方に配置されていてもよいし、素子領域R1のみに配置されていてもよい。
本開示によれば、第1有機溶媒を用いるとともに、液滴の平均粒子径を12μm以下とすることで、50℃以下の温度でも液滴を容易に乾燥することができる。また、大気圧下での乾燥も容易に行うことができる。さらに、乾燥温度が50℃以下と低くても、乾燥時間が長くなることが抑制される。液滴の平均粒子径は、12μm以下であり、10μm以下であってもよい。厚みが大きな保護膜28を形成し易く、生産性をより高め易い観点からは、液滴の平均粒子径は、3μm以上とすることが好ましい。液滴の平均粒子径は、例えば、水溶性樹脂の種類、第1有機溶媒の種類、混合物に含まれる溶媒の組成(例えば、後述の第1有機溶媒と水との混合比など)などにより制御することができる。
なお、液滴の平均粒子径は、例えば、レーザ光回折法により求めることができる。
混合物26の固形成分の比率は、200g/L以上であればよく、230g/L以上であってもよい。固形成分の比率がこのような範囲であることで、スプレー塗布でも厚みの大きな保護膜を少ない塗布回数で形成することができる。より高い生産性を確保する観点からは、混合物26の固形成分の比率は、500g/L以下としてもよい。
なお、混合物中の固形成分の濃度とは、混合物に含まれる溶媒以外の成分(より具体的には、混合物を乾燥した後(または混合物の溶媒を揮発させた後)に残留する成分の総重量)の、混合物1L当たりの質量(g)を意味する。固形成分は、溶媒に溶解させる前に固形であればよく、通常、混合物中では溶媒に溶解した状態である。
スプレー塗布には、例えば、二流体ノズル方式、超音波方式などの各種スプレー塗布装置が使用できる。二流体ノズル方式の塗布装置では、液体用の吐出口と気体用の噴出口とを備える二流体ノズルを用いて混合物26がスプレー塗布される。二流体ノズル方式では、液体用の吐出口から吐出される混合物26が、液体用の吐出口の周囲に設けられた噴出口より噴出される空気流によって微粒化されることにより液滴が噴霧される。超音波方式の塗布装置は、超音波等を利用して混合物26の小滴を形成し、形成した小滴を基板1の表面1aに向けて吐出して堆積させるものである。小さい平均粒子径の液滴を形成し易い観点からは、二流体ノズル方式や超音波方式によるスプレー塗布が好ましい。中でも、二流体ノズルを用いて混合物26を基板1の表面1aにスプレー塗布すると、混合物26の供給量を多くしても、液垂れなどを抑制して、小さな粒径の液滴を噴霧することができる。また、厚みが大きくても、より均一な保護膜28を簡単に形成することができる。
上記のような混合物26を用いることで、混合物26の液滴は、基板1の表面1aまたは塗膜の表面に着弾した際にほぼ乾燥した状態となる。
混合物26の塗布は少なくとも一回行なえばよいが、複数回繰り返してもよい。本開示によれば、混合物26の固形成分の比率が大きいため、塗布回数を少なくしても、保護膜28の厚みを大きくすることができる。混合物26の塗布を複数回繰り返す場合には、組成(成分、濃度および/または粘度など)が異なる混合物26を各回に用いてもよく、少なくとも2回の塗布回について混合物26の組成を同じにしてもよい。
水溶性樹脂としては、例えば、水溶性ポリエステル、ポリスチレンスルホン酸、ポリアクリル酸、ポリメタクリル酸、ポリアクリルアミド、2-アクリルアミド-2-メチルプロパンスルホン酸、ポリビニルピロリドン、ポリエチレンオキサイド、オキサゾール系水溶性ポリマー(オキサゾール-2-エチル-4,5-ジヒドロホモポリマーなど)、またはこれらの塩(アルカリ金属塩、アンモニウム塩など)などが挙げられる。アルカリ金属塩としては、例えば、リチウム塩、ナトリウム塩、カリウム塩などが挙げられる。水溶性樹脂は一種を単独で用いてもよく、二種以上を組み合わせて用いてもよい。有機溶媒を用いて溶液を調製し易く、有機溶媒の選択の幅が広い観点からは、水溶性ポリエステル、ポリスチレンスルホン酸、オキサゾール系水溶性ポリマー、またはこれらの塩などが好ましい。レーザグルービング工程における高いエッチング性を確保し易い観点から、水溶性樹脂がレーザグルービング工程で照射されるレーザ光を吸収可能であってもよい。なお、レーザ光の波長域に吸収を有する官能基(例えば、芳香環、カルボニル基、窒素含有基、硫黄含有基など)を水溶性樹脂中に導入したり、官能基の導入量を調節したりすることで、水溶性樹脂のレーザ光吸収性を調節してもよい。
混合物26は、水より高い蒸気圧を有する第1有機溶媒を含む。第1有機溶媒の25℃における蒸気圧は、水の3.1kPaよりも高ければよく、5kPa以上であることが好ましく、塗膜28aの流動を抑制し易い観点からは、10kPa以上または20kPa以上であることがさらに好ましい。
第1有機溶媒としては、水溶性樹脂に対する親和性が高い観点から、水溶性の有機溶媒が好ましい。混合物26は、さらに水を含むことができるが、第1有機溶媒として水溶性の有機溶媒を用いると、混合物26が水を含む場合にも混合物26が相分離し難く、均一な膜形成が可能である。
第1有機溶媒の具体例としては、例えば、メタノール、エタノール、イソプロピルアルコール(2-プロパノール)、アセトン、エチルメチルケトン、アセトニトリルなどが挙げられる。第1有機溶媒は、一種を単独でまたは二種以上を組み合わせて用いることができる。これらのうち、イソプロピルアルコール、アセトン、および/またはエタノールが好ましい。これらの第1有機溶媒を用いることで、固形成分濃度が高いにも拘わらず、小さな液滴をスプレーすることができ、厚みが大きくてもより均一な保護膜28を、簡単に作製することができる。
なお、水溶性樹脂と第1有機溶媒との組合せは、室温(25℃)の混合物において、水溶性樹脂が溶解した状態となるように選択することが好ましい。例えば、ポリスチレンスルホン酸を含む水溶性樹脂を用いる場合には、アセトンを含む第1有機溶媒を用いることが好ましい。水溶性ポリエステルを含む水溶性樹脂を用いる場合には、イソプロピルアルコール、を含む第1有機溶媒を用いることが好ましい。
また、混合物26中での水溶性樹脂の溶解状態は、混合物26中の水溶性樹脂の含有量、混合物26中の第1有機溶媒の含有量、および/または混合物26が水を含む場合には水の含有量などを調節することによっても変化する。そのため、室温(25℃)の混合物26において、水溶性樹脂が溶解した状態となるように、水溶性樹脂、第1有機溶媒、および/または水の含有量を調節してもよい。
混合物26の20℃における粘度は、例えば、100mPa・s以下であり、50mPa・s以下であってもよい。粘度がこのような範囲である場合、固形成分濃度が高いにも拘わらず、小さな液滴をスプレーすることができ、生産性をより高めることができる。
なお、混合物26の粘度は、せん断速度1s-1で回転粘度計を用いて測定される。
混合物26は、必要に応じて、さらに添加剤を含んでもよい。例えば、混合物26がメタル防食剤を含む場合、水による電極の腐食を抑制できるため、有利である。メタル防食剤としては、例えば、リン酸塩、アミン塩類、低級脂肪酸およびこれらの塩類が挙げられる。メタル防食剤は一種を用いてもよく、二種以上を組み合わせて用いてもよい。また、レーザグルービングの際のエッチング性を高める観点から、混合物26は、必要に応じて、レーザグルービング工程において照射されるレーザ光を吸収する光増感剤を含んでもよい。
混合物26のpHは、特に制限されないが、混合物26による電極(特に、アルミニウム金属を用いた電極)の腐食を抑制する観点からは、5以上8以下が好ましく、6以上8以下であってもよい。
混合物26の塗布により形成される塗膜または基板1上や塗膜上に着弾した液滴の乾燥は、50℃以下の温度で行われる。上記のような混合物26を用いることで、プラズマエッチング用の厚みの大きな保護膜28を形成する場合でも、50℃以下という比較的低い温度で乾燥を行うことができる。また、このような温度で乾燥が可能であるため、保護膜28内に気泡が生じるのを抑制できるとともに、保護膜28の変質や劣化を抑制することもできる。よって、水性洗浄液などを用いて保護膜28を容易に除去することができる。また、気泡により保護膜28に厚みが小さな部分が形成されることが抑制されるため、個片化工程においてプラズマによるダメージを抑制できる。また、このような温度で乾燥を行うと、ダイシングテープの劣化も抑制される。乾燥は、50℃未満で行ってもよく、40℃以下で行なってもよい。乾燥は、通常、室温(例えば、20℃以上35℃以下)で行われる。
乾燥は、大気圧下で行ってもよく、減圧下で行ってもよい。上記のような組成の混合物26を用いることで、大気圧下でも、50℃以下の温度で乾燥しても、均一性に優れる保護膜28を短時間で簡単に形成することができる。一般に、乾燥を減圧下で行う場合、特に保護膜28の厚みが大きい場合には、保護膜28内に気泡が発生し易い。しかし、上記のような組成の混合物26を用いることで、減圧下で乾燥を行う場合でも、気泡の発生が抑制された保護膜28を簡単に形成することができる。また、減圧下で乾燥を行うことで、乾燥時間をさらに短縮することができる。保護膜28内における気泡の発生を抑制する効果を高める観点から、乾燥は、周囲の圧力を低下させながら行ってもよい。このとき、圧力は連続的に低下させてもよく、段階的に低下させてもよい。
本工程において形成される保護膜28の厚みは、基板1の表面1aの凹凸の程度や個片化工程におけるプラズマエッチング条件などに応じて調節できる。本開示では、プラズマエッチングにより個片化を行うため、切削ブレードやレーザエッチングなどによる従来の個片化の場合に比べて、保護膜28の厚みを大きくする必要がある。保護膜28の厚みは、例えば、1μm以上であり、2μm以上が好ましく、3μm以上または5μm以上であってもよく、5μmより大きくしてもよい。多くの場合、プラズマダイシング時にプラズマからの露爆を避けるため5~70μm程度の保護膜を塗布する。
なお、保護膜28の厚みは、基板の備える層構造と各層のエッチング特性、水溶性保護膜のエッチング特性などから、下記の手順で決定することができる。
基板の層構造は、例えば、上層側から順に、デバイス層/Si層/絶縁膜層(SiO層など)/樹脂層(ダイアタッチフィルム層など)を備える。保護膜28は、デバイス層を覆うように形成される。基板の層構造はこの例に限らず、Si層/樹脂層/Si層のような構造の場合もある。ここでは、基板の層構造が、上層側から、デバイス層/Si層/絶縁膜層(SiO層など)/樹脂層(ダイアタッチフィルム層など)である場合を例にとって、保護膜の厚みの決定方法を説明する。なお、基板の個片化のためには、分割領域において、保護膜28、デバイス層、Si層、絶縁膜層、および樹脂層を切断する必要がある。分割領域における保護膜28とデバイス層との切断はレーザグルービングにより行われるため、プラズマダイシング工程で切断する対象は、Si層、絶縁層、および樹脂層である。保護膜28の厚みは、これらのSi層、絶縁膜層、および樹脂層をプラズマエッチングで除去する間、素子領域を覆う保護膜28が無くならない膜厚に設定する必要がある。
水溶性保護膜の膜厚Tは、以下の計算式から決定できる。
T=(Si層の厚み/A×α)+(絶縁膜層の厚み/B×β)+(樹脂層の厚み/C×γ)+D
(式中、Aは、Si層のプラズマエッチングを行う条件における水溶性保護膜のエッチング速度とSi層のエッチング速度との比(選択比)であり、Bは、絶縁膜層のプラズマエッチングを行う条件における水溶性保護膜のエッチング速度と絶縁膜層のエッチング速度との比(選択比)であり、樹脂層のプラズマエッチングを行う条件における水溶性保護膜のエッチング速度と樹脂層のエッチング速度との比(選択比)である。Dは、プラズマダイシング後に素子領域上に残す保護膜の残厚であり、αは、Si層をオーバーエッチング加工するためのマージン値であり、βは、絶縁膜層をオーバーエッチング加工するためのマージン値であり、γは、樹脂層をオーバーエッチング加工するためのマージン値である。)
保護膜の残厚Dは、例えば、素子領域における表面の段差、水溶性保護膜のカバレッジ、および/または水溶性保護膜の均一性を考慮して決定される。残厚Dは、例えば、1~5μm程度に設定することが好ましい。α、β、およびγは、それぞれ、例えば、各層の厚み、および/またはエッチングの均一性を考慮して決定される。α、β、およびγは、それぞれ、例えば、1.1~1.2程度に設定される。
各層と水溶性保護膜との選択比は、素子の構造および/または各層のプラズマエッチング条件などに応じて決定される。選択比Aは、例えば、約50~100である。選択比Bは、例えば、1~5である。選択比Cは、例えば、0.5~2である。
なお、水溶性保護膜の厚みは、生産性および/またはコストの観点から、上記式と実際の加工条件から得られる選択比を鑑みて、残膜が残る範囲で設定することが好ましい。
(c)レーザグルービング工程
図5は、レーザグルービング工程を説明するための断面模式図である。レーザグルービング工程では、保護膜28の分割領域R2を覆う部分にレーザ光を照射して、この部分の保護膜28を除去し、分割領域R2において基板1の表面1aを露出させる。基板1の分割領域R2を覆う保護膜28の下に多層配線層30や、多層配線層30を保護する絶縁性の保護層31が配置されている場合には、レーザ光の照射により多層配線層30や絶縁性の保護層31も除去し、分割領域R2において基板1の表面1aを露出させる。これにより、残存する保護膜28により、所定のパターンが形成される。
レーザグルービングによる加工は次のようにして行うことができる。レーザ光源としては、例えば、UV波長のナノ秒レーザが用いられる。そして、保護膜28の分割領域R2を覆う部分にレーザ光を照射し、この部分の保護膜28を除去する。照射の条件は特に制限されないが、例えば、パルス周期200kHz、出力0.3W、スキャン速度400mm/秒でレーザ光を照射してもよい。分割領域R2上の保護膜28の下に多層配線層30が配置されている場合、レーザグルービングによる加工は、例えば、次のようにして行ってもよい。まず、パルス周期200kHz、出力0.3W、スキャン速度400mm/秒で、分割領域R2へのレーザ光の照射を2回実施し、保護膜28を除去する。その後、パルス周期100kHz、出力1.7W、スキャン速度400mm/秒で、分割領域R2へのレーザ光の照射を1回実施し、多層配線層30を除去する。ここでは、ナノ秒レーザの加工条件を例として示したが、レーザは、ナノ秒レーザに限定されるものではない。レーザとしては、例えば、サブピコ秒からサブナノ秒レーザを利用してもよい。この範囲のパルス幅では熱加工と呼ばれる加工現象が支配的であり、本開示に係る製造方法に採用することができる。
照射されるレーザ光の波長は、例えば、200nm以上430nm以下である。レーザグルービングの際の溝形成の精度を高める観点からは、250nm以上360nm以下であることが好ましい。このような波長のレーザ光を用いると、幅の小さな溝も容易に形成することができる。
また、レーザグルービングの間、基板1および保持シート3の温度を50℃以下に維持することが好ましい。
(d)個片化工程(プラズマエッチング工程)
図6は、個片化工程により個片化された素子チップを説明するための断面模式図である。個片化工程では、レーザグルービング工程で露出させた、図5に示す基板1の分割領域R2において、図6の状態まで、基板1の表面1aから裏面1bまでプラズマエッチングすることにより、基板1を複数の素子領域R1に対応する素子チップ11に個片化する。本工程では、パターン化された保護膜28をマスクとしてプラズマエッチングが行なわれる。
プラズマエッチング工程およびこれに用いられるドライエッチング装置の一例について以下に説明する。
図8は、本工程で使用されるドライエッチング装置50の一例を示す模式図である。ドライエッチング装置50のチャンバ52の頂部には誘電体窓(図示せず)が設けられており、誘電体窓の上方には上部電極としてのアンテナ54が配置されている。アンテナ54は、第1高周波電源部56に電気的に接続されている。一方、チャンバ52内の処理室58の底部側には、搬送キャリア4に固着された基板1が配置されるステージ60が配置されている。ステージ60には内部に冷媒流路(図示せず)が形成されており、冷媒流路に冷媒を循環させることにより、ステージ60は冷却される。ステージ60は下部電極としても機能し、第2高周波電源部62に電気的に接続されている。また、ステージ60は図示しない静電吸着用電極(ESC電極)を備え、ステージ60に載置された搬送キャリア4に固着された基板1をステージ60に静電吸着できるようになっている。また、ステージ60には冷却用ガスを供給するための図示しない冷却用ガス孔が設けられており、冷却用ガス孔からヘリウムなどの冷却用ガスを供給することで冷却されたステージ60に静電吸着された搬送キャリア4に固着された基板1を冷却できる。チャンバ52のガス導入口64はエッチングガス源66に流体的に接続されており、排気口68はチャンバ52内を真空排気するための真空ポンプを含む真空排気部70に接続されている。
図3に示すような搬送キャリア4および基板1が、処理チャンバ内のステージに載置された後、真空ポンプを用いて処理チャンバ内を減圧し、所定のプロセスガスが処理チャンバ内に導入される。そしてアンテナ(プラズマ源)に高周波電力を供給することで形成されたプロセスガスのプラズマにより、処理チャンバ内の基板1の分割領域R2がドライエッチングされて、基板1は、図6に示すように、素子領域R1を含む複数の素子チップ11に分割される。
またドライエッチング装置は、プロセスガス源、アッシングガス源、真空ポンプ、および高周波電力源を制御する制御装置を備え、最適化されたドライエッチング条件でプラズマエッチングを行うように上記構成要素を制御する。
プラズマエッチング工程では、基板1がシリコンからなる場合、BOSCH法によりエッチングを行うことができる。BOSCH法では、保護膜を堆積させるプラズマと、シリコンをエッチングさせるプラズマを交互に発生させる。保護膜を堆積させるプラズマは、例えば、Cを300sccmで供給しながら、チャンバ圧力を20Paに調圧し、アンテナ54に2000~5000WのRF電力を印加して、2~10秒程度発生させればよい。また、シリコンをエッチングさせるプラズマは、例えば、SFを600sccmで供給しながら、チャンバ圧力を20Paに調圧し、アンテナ54に2000~5000WのRF電力を印加するとともに、下部電極に50~500WのLF電力を印加して、5~20秒程度発生させればよい。なお、基板1(半導体層)の加工形状におけるノッチングを抑制する為に、下部電極に印加するRF電力をパルス状にしてもよい。このような、保護膜を堆積させるプラズマとシリコンをエッチングさせるプラズマとを例えば、20サイクル程度繰り返すことで、100μm厚の基板1をエッチングし、素子チップ11に分割することができる。なお、プラズマエッチング工程で発生させるプラズマによる熱ダメージを低減するため、プラズマエッチング工程では搬送キャリア4および基板1は冷却されることが好ましい。例えば、ステージ60の温度を20℃以下に温度調節しながら、ESC電極に3kVの直流電圧を印加するとともに、冷却用ガスとして50~200PaのHeを保持シート3とステージ60の間に供給することにより、搬送キャリア4および基板1を冷却することができる。なお、基板1が所定以下の厚み(例えば、30μm以下)である場合には、BOSCH法を使用せずに、シリコンを連続的にエッチングしてもよい。
また、レーザグルービングで露出させた分割領域R2には、多層配線層30や絶縁性の保護層31や保護膜28に含まれる、メタル、絶縁物、およびSiなどの溶融したデブリが付着していることがある。デブリが付着した状態で上述のBOSCH法等によるシリコンのエッチングを行うと、デブリに起因して、柱状残渣やエッチングストップが発生したり、マスクの表面の荒れが発生したりする場合がある。そのため、BOSCH法等によるシリコンのエッチングを行う前に、イオン性の強い条件でのプラズマエッチングを行い、分割領域R2に付着したデブリを除去することが好ましい。これにより、BOSCH法等によるシリコンのエッチングにおいて柱状残渣やエッチングストップの発生を防止し、加工形状を良くし、プロセス安定性を改善できる。デブリを除去するために使用するプラズマは、シリコン及びシリコン酸化物層が除去できるガス種を用いることが好ましく、例えば、SFとOの混合ガスを200sccmで供給しながら、チャンバ圧力を5Paに調圧し、アンテナ54に1000~2000WのRF電力を印加して発生させたプラズマに、1~2分程度晒せばよい。このとき、ステージ60が備える下部電極に150W程度のLF電力を印加することで、デブリの除去効果を高くすることができる。
(e)保護膜除去工程
図7は、保護膜が除去された状態の素子チップを説明するための断面模式図である。保護膜除去工程では、個片化工程で個片化された図6に示すような素子チップ11において、保護膜28の素子領域R1を被覆する部分を除去する。保護膜28は水溶性樹脂を含むため、素子チップ11の保護膜28を、水性洗浄液に接触させることにより容易に除去することができる。
水性洗浄液としては、水を用いてもよく、水と有機溶媒との混合溶媒を用いてもよい。有機溶媒としては、例えば、保護膜28を形成するための溶媒について例示した有機溶媒を用いてもよい。水性洗浄液は、必要に応じて、添加剤を含んでもよい。添加剤としては、例えば、酸、界面活性剤、メタル防食剤などが挙げられる。
水性洗浄液は、保護膜28に接触させればよいが、2流体スプレーなどにより吹き付けると、保護膜28を効率よく除去することができる。また、より効果的に洗浄するめたに、リンス洗浄にておおまかに保護膜を除去した後に、2流体スプレー洗浄し、最後に洗い流してもよい。
除去工程においては、保護膜28を水性洗浄液に接触させる前に、保護膜28の表面を、酸素を含むプラズマに晒して(アッシング処理して)、保護膜28の一部を除去してもよい。プラズマエッチングを行なう際に、保護膜28の表面に保護膜28の構成材料が変質または硬化した層が形成されることがあるが、アッシング処理により、このような層を除去することができ、水性洗浄液による保護膜28の除去を容易に行なうことができる。
アッシング処理は、個片化工程のプラズマエッチングを行った処理チャンバ内で引き続き行ってもよい。アッシング処理は、アッシングガス(例えば、酸素ガス)を処理チャンバ内に導入し、同様にアンテナ(プラズマ源)に高周波電力を供給することで形成されたアッシングガスのプラズマにより、処理チャンバ内の基板1の表面1aから保護膜28を除去することができる。
アッシング処理では、図8に示す処理室58内を真空排気部70によって真空排気するとともにエッチングガス源66から処理室58内に例えば酸素を含むエッチングガスを供給する。そして、処理室58内を所定圧力に維持し、アンテナ54に対して第1高周波電源部56から高周波電力を供給し、処理室58内にプラズマを発生させて基板1に照射し、即ち保護膜28の表面をプラズマに晒す。このとき、プラズマ中のラジカルとイオンの物理化学的作用により保護膜28の一部が除去される(ライトアッシング)。これにより、前述した水性洗浄液による保護膜28の除去を容易に行なうことができる。
本開示に係る製造方法は、素子チップをプラズマエッチングにより形成する際に利用するのに適している。
1…基板、1a…第1面(表面)、1b…第2面(裏面)、R1…素子領域、R2…分割領域、2…フレーム、2a…開口部、2b…ノッチ、2c…コーナーカット、3…保持シート、3a…粘着面、3b…非粘着面、4…搬送キャリア、11…素子チップ、20…ノズル、26…混合物、28a…塗膜、28…保護膜、30…多層配線層、31…保護層、32…バンプ、50…ドライエッチング装置、52…チャンバ、54…アンテナ、56…第1高周波電源部、58…処理室、60…ステージ、62…第2高周波電源部、64…ガス導入口、66…エッチングガス源、68…排気口、70…真空排気部

Claims (5)

  1. 保持シートに保持された基板から、プラズマエッチングにより素子チップを製造する方法であって、
    前記基板は、第1面と前記第1面とは反対側の第2面とを有し、前記第1面に形成された複数の素子領域と、前記素子領域を画定する分割領域を有しており、
    前記素子チップの製造方法は、
    前記保持シートに、前記第2面側から保持された前記基板を準備する準備工程と、
    水溶性樹脂と水より高い蒸気圧を有する有機溶媒とを含む混合物を、前記基板の前記第1面にスプレー塗布し、50℃以下の温度で乾燥させて、前記水溶性樹脂を含む保護膜を形成する保護膜形成工程と、
    前記保護膜の前記分割領域を覆う部分にレーザ光を照射して、前記分割領域を覆う部分を除去し、前記分割領域において前記基板の前記第1面を露出させるレーザグルービング工程と、
    前記素子領域を前記保護膜で被覆した状態で、前記分割領域において、前記基板を前記第1面から前記第2面までプラズマエッチングすることにより、前記基板を複数の前記素子チップに個片化する個片化工程と、
    前記保護膜の前記素子領域を被覆する部分を除去する除去工程と、
    を備え、
    前記混合物中の固形成分の比率は、200g/L以上であり、
    スプレーされた前記混合物の液滴の平均粒子径は、3μm以上12μm以下である、素子チップの製造方法。
  2. 前記混合物の20℃における粘度は、100mPa・s以下である、請求項1に記載の素子チップの製造方法。
  3. 前記混合物は、二流体ノズルからスプレー塗布される、請求項1または2に記載の素子チップの製造方法。
  4. 前記有機溶媒は、イソプロピルアルコール、エタノール、アセトン、およびメチルエチルケトンからなる群より選択される少なくとも一種を含む、請求項1~のいずれか1項に記載の素子チップの製造方法。
  5. 前記乾燥を、大気圧下で行う、請求項1~のいずれか1項に記載の素子チップの製造方法。
JP2018107943A 2018-06-05 2018-06-05 素子チップの製造方法 Active JP7142323B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018107943A JP7142323B2 (ja) 2018-06-05 2018-06-05 素子チップの製造方法
US16/426,116 US10896849B2 (en) 2018-06-05 2019-05-30 Method of dicing a semiconductor wafer using a protective film formed by coating a mixture of water-soluble resin and organic solvent

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018107943A JP7142323B2 (ja) 2018-06-05 2018-06-05 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2019212765A JP2019212765A (ja) 2019-12-12
JP7142323B2 true JP7142323B2 (ja) 2022-09-27

Family

ID=68694344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018107943A Active JP7142323B2 (ja) 2018-06-05 2018-06-05 素子チップの製造方法

Country Status (2)

Country Link
US (1) US10896849B2 (ja)
JP (1) JP7142323B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113039628A (zh) 2018-11-15 2021-06-25 东京应化工业株式会社 等离子体切割用保护膜形成剂及半导体芯片的制造方法
GB201918333D0 (en) * 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process
WO2021131472A1 (ja) * 2019-12-24 2021-07-01 東京応化工業株式会社 保護膜形成剤、及び半導体チップの製造方法
JP7378031B2 (ja) 2020-02-03 2023-11-13 パナソニックIpマネジメント株式会社 素子チップの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053417A (ja) 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd 半導体チップの製造方法及び半導体ウエハの処理方法
JP2014523112A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク
JP2017103330A (ja) 2015-12-01 2017-06-08 株式会社ディスコ ウエーハの分割方法
JP2018006677A (ja) 2016-07-07 2018-01-11 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP2018056178A (ja) 2016-09-26 2018-04-05 パナソニックIpマネジメント株式会社 素子チップの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4571850B2 (ja) 2004-11-12 2010-10-27 東京応化工業株式会社 レーザーダイシング用保護膜剤及び該保護膜剤を用いたウエーハの加工方法
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
WO2014159464A1 (en) * 2013-03-14 2014-10-02 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053417A (ja) 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd 半導体チップの製造方法及び半導体ウエハの処理方法
JP2014523112A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク
JP2017103330A (ja) 2015-12-01 2017-06-08 株式会社ディスコ ウエーハの分割方法
JP2018006677A (ja) 2016-07-07 2018-01-11 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP2018056178A (ja) 2016-09-26 2018-04-05 パナソニックIpマネジメント株式会社 素子チップの製造方法

Also Published As

Publication number Publication date
JP2019212765A (ja) 2019-12-12
US10896849B2 (en) 2021-01-19
US20190371669A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
JP7065311B2 (ja) 素子チップの製造方法
JP7233019B2 (ja) 素子チップの製造方法
JP7142323B2 (ja) 素子チップの製造方法
US10497622B2 (en) Element chip manufacturing method
JP6560969B2 (ja) ウエーハの分割方法
US10854464B2 (en) Manufacturing process of elemental chip
JP6770858B2 (ja) 分割方法
JP6519759B2 (ja) 素子チップの製造方法
JP2020047915A (ja) ワークピースの加工方法
WO2015116377A1 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9583375B2 (en) Water soluble mask formation by dry film lamination
JP7316638B2 (ja) 樹脂組成物、樹脂被覆基板および素子チップの製造方法
CN111312658B (zh) 晶片的加工方法
JP2022096079A (ja) 素子チップの製造方法
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
JP6775174B2 (ja) 素子チップの製造方法
CN108878284B (zh) 被加工物的加工方法
JP2020188154A (ja) 樹脂組成物、樹脂被覆基板および素子チップの製造方法
JP2020061463A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R151 Written notification of patent or utility model registration

Ref document number: 7142323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151