CN111739809A - 一种晶圆级封装方法 - Google Patents

一种晶圆级封装方法 Download PDF

Info

Publication number
CN111739809A
CN111739809A CN202010524754.2A CN202010524754A CN111739809A CN 111739809 A CN111739809 A CN 111739809A CN 202010524754 A CN202010524754 A CN 202010524754A CN 111739809 A CN111739809 A CN 111739809A
Authority
CN
China
Prior art keywords
wafer
polymer film
cutting
single packaged
packaging method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010524754.2A
Other languages
English (en)
Inventor
程安儒
朱伟琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Silicon Technology Co ltd
Original Assignee
Shanghai Silicon Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Silicon Technology Co ltd filed Critical Shanghai Silicon Technology Co ltd
Priority to CN202010524754.2A priority Critical patent/CN111739809A/zh
Publication of CN111739809A publication Critical patent/CN111739809A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种晶圆级封装方法，涉及晶圆切割技术领域，包括：至少两次聚合物薄膜形成工艺，于最后一次执行所述聚合物薄膜形成工艺之后，执行一硅深刻蚀切割工艺，以按照晶圆的切割要求切割至一预定深度。有益效果是采用硅深刻蚀切割工艺进行晶圆切割，缩短了晶圆切割时间，有效提升生产效率，同时可将切割道缩小至10um，增加单片晶圆有效芯片数量，且有效改善切割过程中造成部分芯片外观受损及异常现象。

Description

一种晶圆级封装方法
技术领域
本发明涉及晶圆切割技术领域，尤其涉及一种晶圆级封装方法。
背景技术
晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)，即晶圆级芯片封装方式，不同于传统的先切割再封测，且封装后至少增加原芯片20％的体积芯片封装方式，此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式，不仅明显地缩小内存模块尺寸，而符合行动装置对于机体空间的高密度需求；另一方面在效能的表现上，更提升了数据传输的速度与稳定性。
晶圆级芯片规模封装技术，融合薄膜无源器件技术及大面积规格制造技术能力，不仅提供节省成本的解决办法，而且提供与现存表面贴装组装过程相符合的形状因素。芯片规模封装技术既提供性能改进路线图，又降低了集成无源器件的尺寸。
目前市面上针对WLCSP(晶圆级封装)产品的切割使用传统刀片切割，在切割完成后产品侧面容易产生崩裂，暗裂；激光切割可以解决崩裂问题但是对厚度有要求，因此，亟需一种能够替代传统切割及激光切割在WLCSP封装完成切割，以减少产品切割过程造成崩缺，暗裂，等问题，且可以同步缩小切割道有效提升产品的产出率。
发明内容
针对现有技术中存在的问题，本发明提供一种晶圆级封装方法，包括至少两次聚合物薄膜形成工艺，于最后一次执行所述聚合物薄膜形成工艺之后，执行一硅深刻蚀切割工艺，以按照晶圆的切割要求切割至一预定深度。
优选的，还包括一晶圆预处理过程，包括以下步骤：
提供一晶圆，并对所述晶圆进行清洗；
在所述晶圆的上表面进行第一次所述聚合物薄膜形成工艺，以在所述晶圆的上表面形成第一层聚合物薄膜；
于所述第一层聚合物薄膜上形成重布线层；
于所述重布线层上进行第二次所述聚合物薄膜形成工艺，以在所述重布线层表面形成第二层聚合物薄膜。
优选的，执行第二次所述聚合物薄膜形成工艺之后，还包括以下步骤：
在所述晶圆的上表面进行植球制程，并在所述植球制程完成后进行检验和测试；
在所述晶圆的上表面进行第三次所述聚合物薄膜形成工艺，以在所述植球制程得到的若干锡球的表面形成第三层聚合物薄膜；
执行所述硅深刻蚀切割工艺，以从所述晶圆的上表面切割所述预定深度，所述预定深度为单颗封装芯片的目标厚度。
优选的，执行所述硅深刻蚀切割工艺后还包括：
从所述晶圆的下表面对所述晶圆进行研磨，以使得所述晶圆分立为多个单颗封装芯片；
分别去除各所述单颗封装芯片上表面的所述第三层聚合物薄膜；
分别对各所述单颗封装芯片进行激光打标后卷带包装。
优选的，执行第二次所述聚合物薄膜形成工艺之后，还包括以下步骤：
执行所述硅深刻蚀切割工艺，以从所述晶圆的上表面切割所述预定深度，所述预定深度小于单颗封装芯片的目标厚度。
优选的，执行所述所述硅深刻蚀切割工艺之后还包括以下步骤：
在所述晶圆的上表面进行植球制程，并在所述植球制程完成后进行检验和测试；
从所述晶圆的下表面对所述晶圆进行研磨，以使得所述晶圆的厚度为所述单颗封装芯片的所述目标厚度；
分别对各所述单颗封装芯片进行激光打标；
采用传统刀切割方式从所述晶圆的下表面对所述晶圆进行切割，以使得所述晶圆分立为多个所述单颗封装芯片；
对各所述单颗封装芯片进行卷带包装。
优选的，所述预定深度为30-100um。
优选的，所述单颗封装芯片的顶部的宽度大于底部的宽度。
优选的，所述硅深刻蚀切割工艺的切割道的宽度为10-30um。
优选的，采用依次执行的溅镀引线制程、引线成型制程和电镀引线制程于所述第一层聚合物薄膜上形成所述重布线层。
上述技术方案具有如下优点或有益效果：本发明采用硅深刻蚀切割工艺进行晶圆切割，缩短了晶圆切割时间，有效提升生产效率，同时可将切割道缩小至10um，增加单片晶圆有效芯片数量，且有效改善切割过程中造成部分芯片外观受损及异常现象。
附图说明
图1为本发明的较佳的实施例中，一种晶圆级封装方法的示意图；
图2为本发明的较佳的实施例中，传统的晶圆切割方式要求晶圆的切割道的示意图；
图3为本发明的较佳的实施例中，采用硅深刻蚀切割工艺的晶圆切割方式的切割道的示意图；
图4为本发明的较佳的实施例中，晶圆预处理过程的示意图；
图5为本发明的较佳的实施例中，植球制程和第三次聚合物薄膜形成工艺的示意图；
图6为本发明的较佳的实施例中，执行硅深刻蚀切割工艺后的示意图；
图7为本发明的较佳的实施例中，执行硅深刻蚀切割工艺后的示意图；
图8为本发明的较佳的实施例中，两次切割后得到的单颗封装芯片的形状示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。本发明并不限定于该实施方式，只要符合本发明的主旨，则其他实施方式也可以属于本发明的范畴。
本发明的较佳的实施例中，基于现有技术中存在的上述问题，现提供一种晶圆级封装方法，如图1所示，包括至少两次聚合物薄膜形成工艺，其特征在于，于最后一次执行聚合物薄膜形成工艺之后，执行一硅深刻蚀切割工艺，以按照晶圆的切割要求切割至一预定深度。
具体地，本实施例中，现有晶圆级封装的切割制程采用传统切割刀进行切割，并按照产品晶圆排布行列进行切割，耗时长且容易造成产品外观不良，芯片内部暗裂，直接影响产品性能。本发明采用硅深刻蚀切割工艺进行晶圆切割，该硅深刻蚀切割工艺采用高功率的ICP 源产生稳定的高密度等离子体，可实现晶圆级封装产品刻蚀速率达到 3μm/min。且高速气体切换(～0.1sec)使得侧壁平滑、刻蚀条纹 (scallop)更小。以8寸晶圆0.8x0.8x0.4mm为例，传统切割需要 3.5～4小时切割一片，而使用此发明制程时间可以最短控制在1.5小时左右，大大缩短了晶圆切割时间，有效提升生产效率。
进一步地，如图2所示，传统的晶圆切割方式要求晶圆的切割道必须为60um至80um，如图3所示，本发明的硅深刻蚀切割工艺的晶圆切割方式可以将晶圆的切割道缩小至10um，可以有效缩小芯片在晶圆上的排布间距，相同晶圆尺寸的情况下，比常规的晶圆切割方式能够增加10％左右的芯片数量，且减少产品切割过程造成崩缺，暗裂等问题。
本发明的较佳的实施例中，还包括一晶圆预处理过程，如图4所示，包括以下步骤：
提供一晶圆，并对晶圆进行清洗；
在晶圆的上表面进行第一次聚合物薄膜形成工艺，以在晶圆的上表面形成第一层聚合物薄膜；
于第一层聚合物薄膜上形成重布线层；
于重布线层上进行第二次聚合物薄膜形成工艺，以在重布线层表面形成第二层聚合物薄膜。
具体地，本实施例中，通过形成第二层聚合物薄膜，能够有效保护重布线层。
本发明的较佳的实施例中，执行第二次聚合物薄膜形成工艺之后，如图5所示，还包括以下步骤：
在晶圆的上表面进行植球制程，并在植球制程完成后进行检验和测试；
在晶圆的上表面进行第三次聚合物薄膜形成工艺，以在植球制程得到的若干锡球的表面形成第三层聚合物薄膜；
执行硅深刻蚀切割工艺，以从晶圆的上表面切割预定深度，预定深度为单颗封装芯片的目标厚度。
具体地，本实施例中，由于硅深刻蚀切割工艺执行于植球制程之后，本发明通过在植球制程得到的锡球表面形成第三层聚合物薄膜，能够在进行后续晶圆切割时有效保护锡球不被损坏。
进一步地，该硅深刻蚀切割工艺采用对晶圆进行全切割的方式，即采用硅深刻蚀切割工艺切割的深度为单颗封装芯片的目标厚度。
本发明的较佳的实施例中，如图6所示，执行硅深刻蚀切割工艺后还包括：
从晶圆的下表面对晶圆进行研磨，以使得晶圆分立为多个单颗封装芯片；
分别去除各单颗封装芯片上表面的第三层聚合物薄膜；
分别对各单颗封装芯片进行激光打标后卷带包装。
具体地，本实施例中，由于晶圆的厚度一般远大于单颗封装芯片的目标厚度，因此，在进行上述全切割后，并未穿设整个晶圆的厚度，即此时各个单颗封装芯片仍然位于同一片晶圆上。此时，通过对晶圆的下表面进行研磨，在将晶圆研磨到上述硅深刻蚀切割工艺的切割深度时，晶圆自动分立得到各个单颗封装芯片，随后去除为保护锡球形成的第三层聚合物薄膜，并对各单颗封装芯片进行激光打标形成各个厂商的标识后，卷带包装出货。
本发明的较佳的实施例中，执行第二次聚合物薄膜形成工艺之后，还包括以下步骤：
执行硅深刻蚀切割工艺，以从晶圆的上表面切割预定深度，预定深度小于单颗封装芯片的目标厚度。
具体地，本实施例中，由于硅深刻蚀切割工艺执行于第二次聚合物薄膜形成工艺之后，此时，尚未进行植球制程，因此无需对植球制程得到的锡球进行保护，即省去了上述制程流程中的第三次聚合物薄膜形成工艺以及去除第三次聚合物薄膜形成工艺形成的第三层聚合物薄膜的过程。
本发明的较佳的实施例中，如图7所示，执行硅深刻蚀切割工艺之后还包括以下步骤：
在晶圆的上表面进行植球制程，并在植球制程完成后进行检验和测试；
从晶圆的下表面对晶圆进行研磨，以使得晶圆的厚度为单颗封装芯片的目标厚度；
分别对各单颗封装芯片进行激光打标；
采用传统刀切割方式从晶圆的下表面对晶圆进行切割，以使得晶圆分立为多个单颗封装芯片；
对各单颗封装芯片进行卷带包装。
具体地，本实施例中，硅深刻蚀切割工艺为对晶圆的上表面进行预切割，即切割小于单颗封装芯片的目标厚度的预定深度，缩短了硅深刻蚀切割工艺的切割时间，由于预切割的深度未达到单颗封装芯片的目标厚度，因此需要进行二次切割，同样，由于晶圆的厚度一般远大于单颗封装芯片的目标厚度，在进行二次切割之前，要进行研磨以使得晶圆的厚度达到单颗封装芯片的目标厚度。上述二次切割为从晶圆的下表面进行切割，由于上述预定深度覆盖了芯片的主要器件的厚度，剩余连接部分主要是硅材质部分，因此可以采用传统刀切割的晶圆切割方式，避免芯片受损的同时，有效降低晶圆切割成本。
进一步地，上述两次晶圆切割过程呈对向切割，晶圆的整个切割道打通后，晶圆自动分立成为多个单颗封装芯片。
本发明的较佳的实施例中，预定深度为30-100um。
具体地，本实施例中，上述预设深度具体由深硅刻蚀机台的菜单刻蚀效率决定，以 达到最低成本，本发明中不作具体限定。
本发明的较佳的实施例中，单颗封装芯片的顶部的宽度大于底部的宽度。
具体地，本实施例中，由于切割工艺不同，如图8所示，采用传统切割刀方式的切割道的宽度大于采用硅深刻蚀切割工艺的切割道的宽度，因此最终得到的单颗封装芯片的底部较窄，顶部较宽，呈倒置的凸字形。
本发明的较佳的实施例中，硅深刻蚀切割工艺的切割道的宽度为 10-30um。
具体地，本实施例中，上述切割道的宽度具体由聚合物薄膜形成光刻机台解析度 决定，宽度越小整体芯片成本越低，本发明中不作具体限定。
本发明的较佳的实施例中，采用依次执行的溅镀引线制程、引线成型制程和电镀引线制程于第一层聚合物薄膜上形成重布线层。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种晶圆级封装方法，包括至少两次聚合物薄膜形成工艺，其特征在于，于最后一次执行所述聚合物薄膜形成工艺之后，执行一硅深刻蚀切割工艺，以按照晶圆的切割要求切割至一预定深度。
2.根据权利要求1所述的晶圆级封装方法，其特征在于，还包括一晶圆预处理过程，包括以下步骤：
提供一晶圆，并对所述晶圆进行清洗；
在所述晶圆的上表面进行第一次所述聚合物薄膜形成工艺，以在所述晶圆的上表面形成第一层聚合物薄膜；
于所述第一层聚合物薄膜上形成重布线层；
于所述重布线层上进行第二次所述聚合物薄膜形成工艺，以在所述重布线层表面形成第二层聚合物薄膜。
3.根据权利要求2所述的晶圆级封装方法，其特征在于，执行第二次所述聚合物薄膜形成工艺之后，还包括以下步骤：
在所述晶圆的上表面进行植球制程，并在所述植球制程完成后进行检验和测试；
在所述晶圆的上表面进行第三次所述聚合物薄膜形成工艺，以在所述植球制程得到的若干锡球的表面形成第三层聚合物薄膜；
执行所述硅深刻蚀切割工艺，以从所述晶圆的上表面切割所述预定深度，所述预定深度为单颗封装芯片的目标厚度。
4.根据权利要求3所述的晶圆级封装方法，其特征在于，执行所述硅深刻蚀切割工艺后还包括：
从所述晶圆的下表面对所述晶圆进行研磨，以使得所述晶圆分立为多个单颗封装芯片；
分别去除各所述单颗封装芯片上表面的所述第三层聚合物薄膜；
分别对各所述单颗封装芯片进行激光打标后卷带包装。
5.根据权利要求2所述的晶圆级封装方法，其特征在于，执行第二次所述聚合物薄膜形成工艺之后，还包括以下步骤：
执行所述硅深刻蚀切割工艺，以从所述晶圆的上表面切割所述预定深度，所述预定深度小于单颗封装芯片的目标厚度。
6.根据权利要求5所述的晶圆级封装方法，其特征在于，执行所述所述硅深刻蚀切割工艺之后还包括以下步骤：
在所述晶圆的上表面进行植球制程，并在所述植球制程完成后进行检验和测试；
从所述晶圆的下表面对所述晶圆进行研磨，以使得所述晶圆的厚度为所述单颗封装芯片的所述目标厚度；
分别对各所述单颗封装芯片进行激光打标；
采用传统刀切割方式从所述晶圆的下表面对所述晶圆进行切割，以使得所述晶圆分立为多个所述单颗封装芯片；
对各所述单颗封装芯片进行卷带包装。
7.根据权利要求5所述的晶圆级封装方法，其特征在于，所述预定深度为30-100um。
8.根据权利要求6所述的晶圆级封装方法，其特征在于，所述单颗封装芯片的顶部的宽度大于底部的宽度。
9.根据权利要求1所述的晶圆级封装方法，其特征在于，所述硅深刻蚀切割工艺的切割道的宽度为10-30um。
10.根据权利要求2所述的晶圆级封装方法，其特征在于，采用依次执行的溅镀引线制程、引线成型制程和电镀引线制程于所述第一层聚合物薄膜上形成所述重布线层。
CN202010524754.2A 2020-06-10 2020-06-10 一种晶圆级封装方法 Pending CN111739809A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010524754.2A CN111739809A (zh) 2020-06-10 2020-06-10 一种晶圆级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010524754.2A CN111739809A (zh) 2020-06-10 2020-06-10 一种晶圆级封装方法

Publications (1)

Publication Number Publication Date
CN111739809A true CN111739809A (zh) 2020-10-02

Family

ID=72648718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010524754.2A Pending CN111739809A (zh) 2020-06-10 2020-06-10 一种晶圆级封装方法

Country Status (1)

Country Link
CN (1) CN111739809A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536646A (zh) * 2003-04-03 2004-10-13 ��ʽ���綫֥ 半导体器件的制造方法
CN1964018A (zh) * 2005-11-09 2007-05-16 株式会社东芝 半导体器件的制造方法
CN104637878A (zh) * 2015-02-11 2015-05-20 华天科技（昆山）电子有限公司 超窄节距的晶圆级封装切割方法
CN105070665A (zh) * 2015-07-16 2015-11-18 北京工业大学 一种晶圆级薄片封装工艺
CN105448829A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种晶圆级芯片封装体的制作方法
CN107591321A (zh) * 2016-07-07 2018-01-16 松下知识产权经营株式会社 元件芯片的制造方法
CN111146084A (zh) * 2018-11-06 2020-05-12 株式会社迪思科 带金属膜的半导体器件的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536646A (zh) * 2003-04-03 2004-10-13 ��ʽ���綫֥ 半导体器件的制造方法
CN1964018A (zh) * 2005-11-09 2007-05-16 株式会社东芝 半导体器件的制造方法
CN104637878A (zh) * 2015-02-11 2015-05-20 华天科技（昆山）电子有限公司 超窄节距的晶圆级封装切割方法
CN105070665A (zh) * 2015-07-16 2015-11-18 北京工业大学 一种晶圆级薄片封装工艺
CN105448829A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种晶圆级芯片封装体的制作方法
CN107591321A (zh) * 2016-07-07 2018-01-16 松下知识产权经营株式会社 元件芯片的制造方法
CN111146084A (zh) * 2018-11-06 2020-05-12 株式会社迪思科 带金属膜的半导体器件的制造方法

Similar Documents

Publication Publication Date Title
US8222120B2 (en) Method of dicing wafer using plasma
US11848237B2 (en) Composite wafer, semiconductor device and electronic component
CN103021962B (zh) 半导体晶片及其处理方法
JP2005167190A (ja) 半導体ウェハのダイシング方法
US20060160273A1 (en) Method for wafer level packaging
CN108206169B (zh) 包含在裸芯边缘处的裸芯接合垫的半导体装置
KR20140146989A (ko) 금속화된 측벽을 가진 반도체 발광 디바이스
US20110193200A1 (en) Semiconductor wafer chip scale package test flow and dicing process
US12040310B2 (en) Methods of forming semiconductor packages with back side metal
US7655539B2 (en) Dice by grind for back surface metallized dies
JP2004146487A (ja) 半導体装置の製造方法
TWI455199B (zh) 晶圓切割製程
US20220238751A1 (en) Method of manufacturing a hybrid device
CN101542759B (zh) 半导体晶圆和半导体器件及其制作方法
JP4939452B2 (ja) 半導体装置の製造方法
JP2010010514A (ja) 半導体装置の製造方法及び半導体装置
US20120009763A1 (en) Semiconductor chip manufacturing method
CN111739809A (zh) 一种晶圆级封装方法
CN102990229B (zh) 发光二极管晶圆切割方法
JP5181209B2 (ja) 半導体ウエハのダイシング方法
CN111430304A (zh) 等离子体管芯切割系统以及相关方法
EP3389085B1 (en) Method of making a plurality of packaged semiconductor devices
US20120267351A1 (en) Method for dicing wafer stack
US20240162051A1 (en) Composite particulates for use as part of a supporting fill mixture in a semicondutor substrate stacking application
US20240339422A1 (en) Supporting sealant layer structure for stacked die application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 307, 3rd floor, 1328 Dingxi Road, Changning District, Shanghai 200050

Applicant after: Shanghai Sirui Technology Co.,Ltd.

Address before: Floor 1, building 2, No. 235, Chengbei Road, Jiading District, Shanghai, 201800

Applicant before: QST Corp.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20201002

RJ01 Rejection of invention patent application after publication