CN1964018A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1964018A
CN1964018A CNA2006101438339A CN200610143833A CN1964018A CN 1964018 A CN1964018 A CN 1964018A CN A2006101438339 A CNA2006101438339 A CN A2006101438339A CN 200610143833 A CN200610143833 A CN 200610143833A CN 1964018 A CN1964018 A CN 1964018A
Authority
CN
China
Prior art keywords
mentioned
semiconductor wafer
groove
wafer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101438339A
Other languages
English (en)
Other versions
CN100552917C (zh
Inventor
黑泽哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1964018A publication Critical patent/CN1964018A/zh
Application granted granted Critical
Publication of CN100552917C publication Critical patent/CN100552917C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/3568—Modifying rugosity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明的目的是提供一种半导体器件的制造方法，可提高对半导体晶片进行分割时的起始点的稳定性和精度，提高成品率，并且不会导致生产效率的下降。该半导体器件的制造方法在半导体晶片(11)的主表面上形成元件，在上述半导体晶片的背面，沿着切割线或芯片分割线，采用机械或化学方法形成沟槽(17)。然后，通过向上述沟槽内照射激光，形成改质层(20)，以上述改质层为起始点分割上述半导体晶片。然后除去上述半导体晶片的背面直到至少上述沟槽深度。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法，更具体地讲，涉及通过对完成了元件形成的半导体晶片进行切断，将其分割成单个的半导体芯片的技术。
背景技术
以往，采用基于切割刀、划线针等机械方法在完成了元件形成的半导体晶片上沿着切割线、芯片分割线等形成切断用沟槽，并采用破开(breaking)方法、扩张(expand)方法等进行分割(例如参照专利文献1)。或者采用通过沿着芯片分割线照射激光等而形成改质层(脆性层)来进行分割的方法(例如参照专利文献2)。
但是，如上述那样以破开方式、扩张方式等分割半导体晶片时，经常出现晶片裂开(劈开)的起始点不稳定，劈开面深入到形成在芯片内部的布线区域从而产生废品的情况。这是由于以在利用切割刀、划线针等以机械方式形成切断用沟槽时所产生的裂痕、变形、晶体缺陷等为起始点产生劈开所造成的。而且，即使劈开未到达布线区域没有影响内部电路，但如果芯片形状有偏差或外周不整齐，则在后续工序中会出现问题，导致成品率降低。
另一方面，如果采用通过激光照射等来形成改质层的方式，则可以避免采用上述机械方式时所产生的问题。但目前能够通过激光照射进行改质的芯片的厚度方向上的距离(深度)在20～30μm左右。为了通过激光照射来分割晶片，需要对大于等于半导体芯片的最终厚度(侧面劈开面)尺寸，且大于等于分割时的晶片厚度的约50％的厚度进行改质。例如，在分割时的晶片厚度是500μm，而最终封装时的芯片厚度是100μm的情况下，必须形成最低大于等于300μm、且小于等于400μm的改质层。为此，需要不断改变深度方向的焦点位置(改质层形成位置)，在同一条线上照射约10次～13次激光来形成改质层，因此，所花费的到被切断为止的时间长，生产效率低。
另外，由于直径小于等于8英寸的半导体晶片其背面凹凸不平，所以如果从背面照射激光，则因凹凸而形成漫反射，不能在晶片内部形成改质层。为此，需要通过磨削、蚀刻等方式将半导体晶片背面加工成光洁度大于等于#2000(号)的平面。由于需要进行磨削、蚀刻工序等，成为造成生产效率低的主要原因。
[专利文献1]特开2002-198326
[专利文献2]特开2004-79746
发明内容
本发明就是鉴于上述的问题而提出的，其目的在于提供一种半导体器件的制造方法，可提高对半导体晶片进行分割时的起始点的稳定性和精度，提高成品率，并且不会导致生产效率的下降。
根据本发明的一种实施方式，提供一种半导体器件的制造方法，其中包括：在半导体晶片的主表面形成元件的工序；在上述半导体晶片的背面沿切割线或芯片分割线，采用机械或化学方法形成沟槽的工序；向上述沟槽内照射激光，在比上述半导体晶片的上述沟槽更深的位置形成改质层的工序；以上述改质层为起始点，分割上述半导体晶片的工序；和除去上述半导体晶片的背面直到至少上述沟槽深度的工序。
根据本发明，提供一种可提高对半导体晶片进行分割时的起始点的稳定性和精度，提高成品率，并且不会导致生产效率的下降的半导体器件的制造方法。
附图说明
图1用于说明本发明的第1实施方式的半导体器件的制造方法，是表示第1制造工序的剖面图。
图2用于说明本发明的第1实施方式的半导体器件的制造方法，是表示第2制造工序的剖面图。
图3用于说明本发明的第1实施方式的半导体器件的制造方法，是表示第3制造工序的剖面图。
图4用于说明本发明的第1实施方式的半导体器件的制造方法，是表示第4制造工序的剖面图。
图5用于说明本发明的第2实施方式的半导体器件的制造方法，是表示第1制造工序的剖面图。
图6用于说明本发明的第2实施方式的半导体器件的制造方法，是表示第2制造工序的剖面图。
图7用于说明本发明的第2实施方式的半导体器件的制造方法，是表示第3制造工序的剖面图。
图8用于说明本发明的第2实施方式的半导体器件的制造方法，是表示第4制造工序的剖面图。
图9用于说明本发明的第2实施方式的半导体器件的制造方法，是表示背面磨削工序的其他例的剖面图。
图10用于说明本发明的变形例1，是把在第1、第2实施方式中在晶片的背面形成沟槽时所使用的切割装置的一部分抽出进行表示的立体图。
图11用于说明本发明的变形例2，是把在第1、第2实施方式中在晶片的背面形成沟槽和改质层时所使用的装置的一部分抽出进行表示的立体图。
图12用于说明本发明的变形例5，是破开工序的立体图。
图13用于说明本发明的变形例5，是其他的破开工序的立体图。
图14用于说明本发明的变形例5，是另一个其他破开工序的立体图。
图15用于说明本发明的变形例6，是破开工序的立体图。
符号说明
11…半导体晶片、11-1，11-2，11-3…半导体芯片、12…表面保护带、13…工作台、14…吸附孔、15…图像识别装置、16，16-1，16-2…切割刀、17…沟槽、18…激光发生装置、19…激光、20…改质层、21…破开用薄片、22…晶片环、23…粘性薄片
具体实施方式
以下参照附图说明本发明的实施方式。
〔第1实施方式〕
图1至图4分别用于说明本发明的第1实施方式的半导体器件的制造方法，是依次表示制造工序主要部分的剖面图。
首先，在半导体晶片的主表面区域中通过公知的制造工序形成各种半导体元件。
然后在完成了元件形成的半导体晶片的主表面上粘贴透明表面保护带(保持带)。
然后，如图1所示，将半导体晶片11的主表面侧(表面保护带12侧)固定在工作台13上。该工作台13是透明的，并且具有可以吸附固定晶片11的吸引孔14、14、14、…，通过利用真空Vac进行吸引，将表面保护带12吸附在吸引孔14、14、14、…上，从而固定半导体晶片11。
图像识别装置15位于工作台13的下面侧，该图像识别装置15例如具有IR显微镜，根据形成在半导体晶片11主表面上的图像、图形等，获得切割线(或芯片分割线)、形成在晶片11上的沟槽的定位位置等信息。
如上所述，在固定了半导体晶片11的状态下，使用切割刀16(或者也可以通过蚀刻等)在晶片11的背面形成深度为ΔA1的沟槽17。沿着切割线(或芯片分割线)，并考虑硅的晶体方向(劈开方向)来形成该沟槽17。
接着，如图2所示，从激光发生装置18向上述沟槽17内照射激光19，对1条切割线进行一次扫描(1scan：扫描)，从背面在沟槽17中心或切断区域中心形成改质层(非结晶层)20。
上述沟槽17的深度ΔA1被设定为比最终芯片厚度ΔC1+Δα(背面磨削时的余量)+能够利用激光照射来进行改质的一次扫描所达到的深度ΔB1更深。另外，改质层20的深度ΔB1比沟槽17的深度ΔA1浅得多，并且在晶片11是硅时，如果上述沟槽17的深度ΔA1是小于等于晶片11厚度的60％的深度，则难于以机械方式分开，必须用激光进行多次扫描，因此优选沟槽17的深度ΔA1超过晶片11厚度的60％。
接着进行破开，如图3所示，以改质层20为起始点将半导体晶片11劈开，分割成单个半导体芯片11-1、11-2、11-3、…等(单片化)，这样，晶片11的主表面侧的厚度ΔE(＝ΔC1+Δα)的部分成为劈开面。劈开面的方向可以与主表面垂直，也可以根据硅(Si)的晶体方向略呈倾斜。
然后，如图4所示，进行表面保护带12的拉伸作业，使各芯片11-1、11-2、11-3、…之间扩张。
然后，对形成了单片的半导体晶片11的背面侧进行磨削去除，使其成为规定的厚度(最终芯片厚度ΔC1)。磨削量是将沟槽17和改质层20完全除去，在形成的半导体芯片11-1、11-2、11-3、…的侧面只留有劈开面的量(＝ΔA1+ΔB1+Δα)。该背面磨削后，也可以进行蚀刻(干式/湿式/气体)、CMP处理等，使其平坦。另外，也可以不进行机械方式的磨削，而只通过蚀刻处理将芯片加工成规定的厚度ΔC1。
然后，将上述表面保护带12更换为拾取用带。在更换带时，首先在单片化的半导体晶片11的背面侧粘贴拾取用带，剥离表面保护带12(转印方式)。
然后用吸具(collet)从拾取用带上将各个芯片逐个剥离并拾取，把其粘接或接合安装在基板、引线框架等上。
然后，根据需要进行基于引线键合等的安装，通过密封在封装壳内完成半导体器件的制造。
根据上述的制造方法，在以破开方式分割半导体晶片时，由于是以通过激光照射所形成的改质层为起始点劈开，所以可实现劈开起始点的稳定化和高精度化，并且可以抑制微小龟裂等的发生。因此，可抑制芯片形状的不一致或外周的不整齐，从而可提高制造成品率。
另外，由于使用切割刀、蚀刻等形成比通过激光照射而形成的改质层深得多的沟槽，所以不用改变照射位置进行多次激光照射，提高了生产效率。而且，由于使激光照射到沟槽内，所以可以抑制激光的漫反射，在晶片内部形成改质层。
而且，通过对背面进行磨削，除去切割区域及改质层，只保留劈开面，所以可除去在沟槽的形成时所产生的裂痕、变形、晶体缺陷等，并可除去激光照射时形成的热损伤、飞散物等污染物质等。由于制造成的半导体芯片损伤小，污染少，且侧面是劈开面，所以没有凹凸、品质好。
〔第2实施方式〕
图5至图8分别说明本发明的第2实施方式的半导体器件的制造方法，是依次表示制造工序的主要部分的剖面图。
首先，与第1实施方式相同，在半导体晶片的主表面区域中通过公知的制造工序形成各种半导体元件。并且在完成了元件形成的半导体晶片主表面上粘贴透明保护带(保持带)。
然后，如图5所示，将半导体晶片11的主表面侧(表面保护带12侧)固定在工作台13上。该工作台13是透明的，并且具有用于吸附保持晶片11的吸引孔14、14、14、…，通过利用真空Vac进行吸引，将表面保护带12吸附在吸引孔14、14、14、…，上，将半导体晶片11固定。
图像识别装置15位于工作台13的下面侧，该图像识别装置15例如具有IR显微镜，根据形成在上述半导体晶片11主表面上的图像、图形等，获得切割线(或芯片分割线)、形成在晶片11上的沟槽的定位位置等信息。
如上所述，在固定了半导体晶片11的状态下，使用切割刀16(或者也可以通过蚀刻等)在晶片11的背面形成深度为ΔA2的沟槽17。沿着切割线(或芯片分割线)形成该沟槽17，深度ΔA2被设定为使晶片11的剩余部分相当于只进行一次激光扫描就可以改质的深度ΔD(＝ΔB2)。
接着，如图6所示，激光发生装置18向上述沟槽17内照射激光19，通过一次扫描，在沟槽17中心或切断区域中心形成达到主表面侧的改质层(非结晶层)20。
如图7所示，上述沟槽17的深度ΔA2被设定为比“最终芯片厚度ΔC2+Δα(背面磨削时的余量)”深。上述“ΔC2+Δα”与激光一次扫描照射所形成的改质层深度ΔB2相等。
然后，如图8所示，将表面保护带12拉伸，使各芯片11-1、11-2、11-3、…之间扩张。至此，半导体晶片11以改质层20为起始点被分割为各个单个半导体芯片11-1、11-2、11-3、…(单片化)。
然后，对形成了单片的半导体晶片11的背面侧进行磨削去除，使其成为规定的厚度(最终芯片厚度ΔC2)。该磨削量是将沟槽17完全除去、在形成的半导体芯片11-1、11-2、11-3、…的侧面只留有改质层20的量(＝ΔA2+Δα)。该背面磨削后，也可以进行蚀刻(干式/湿式/气体)、CMP处理等，使其平坦。另外，也可以不进行机械方式的磨削，而只通过蚀刻处理将芯片加工成规定的厚度ΔC2。
另外，在本第2实施方式中，由于不进行劈开，而是利用改质层20分割晶片11，因此，以在形成沟槽17时所产生的裂痕，变形、晶体缺陷等为起始点引起劈开的可能性小，因此，也可以如图9所示那样，在保留沟槽17底部的一部分的状态下，停止背面磨削。
然后，将上述表面保护带12更换为拾取用带。在更换带时，首先在单片化的半导体晶片11的背面侧粘贴拾取用带，将表面保护带12剥离(转印方式)。
然后用吸具从拾取用带上将各个芯片逐个剥离并拾取，把其粘接或接合安装在基板、引线框架等上。
然后，根据需要进行基于引线键合等的安装，通过密封在封装壳内完成半导体器件的制造。
通过根据上述的制造方法，在以扩张方式分割半导体晶片时，由于是以通过激光照射所形成的改质层为起始点分割，所以可实现分割起始点的稳定化和高精度化，并且可以抑制微小龟裂等的发生。因此，可抑制芯片形状的不一致或外周的不整齐，从而可提高制造成品率。
另外，由于使用切割刀、蚀刻等形成比通过激光照射而形成的改质层深得多的沟槽，所以不用改变照射位置进行多次激光照射，提高了生产效率。而且，由于使激光照射到沟槽内，所以可以抑制激光的漫反射，能够在晶片内部形成改质层。
并且，由于通过对背面进行磨削，除去切割区域，所以可除去在沟槽的形成时所产生的裂痕、变形、晶体缺陷、热损伤等。因此，使制造成的半导体芯片损伤小，品质好。
另外，本发明不限于上述第1、第2实施方式，还可进行各种变形。下面对变形例1至8进行说明。
(变形例1)
图10将在上述第1、第2实施方式中，在晶片11的背面形成沟槽17时所使用的切割装置的一部分抽出进行表示。该装置具有两片切割刀16-1、16-2。这些切割刀16-1、16-2被配置成相距与芯片宽度对应的距离，通过切割刀16-1、16-2的旋转轴的一次扫描(或者工作台移动)，形成两条沟槽17、17、…。
采用这种划线装置在晶片11背面上形成沟槽17，可将沟槽17的形成时间实质上缩短一半。
当然，如果使用大于等于3片的切割刀来形成沟槽，则工作效率将进一步提高。另外，不言而喻，也可以将多片切割刀配置成相距与芯片宽度的整数倍对应的距离。
(变形例2)
图11将在上述第1、第2实施方式中，在晶片11背面上形成沟槽17和改质层20时所使用的装置的一部分抽出进行表示。该装置具有切割刀16和激光发生装置18。这些切割刀16和激光发生装置18被配置在同一条直线上，通过一次扫描(或者工作台移动)，可形成沟槽17和改质层20。
采用这种装置来形成沟槽17和改质层20，可缩短制造时间。
也可以把切割刀16和激光发生装置18不配置在同一条直线上，而配置在相邻直线上，在使用切割刀16形成沟槽17时，通过从激光发生装置18向已形成的相邻沟槽17内照射激光19，来形成改质层20。
(变形例3)
在上述第1、第2实施方式中，隔着固定了成为划线对象的晶片11的工作台13，利用图像识别装置15根据形成在晶片11的主表面上的图像、图形等，获得了切割线(或芯片分割线)、形成在晶片11上的沟槽的定位位置等信息。但是，也可以不在划线时直接取得上述信息，而是预先取得并存储在图像识别装置15中，在划线时读出来使用。
另外，虽然将图像识别装置15配置在了上述工作台13的下面侧，但也可以将信息记录在晶片11的背面，把图像识别装置15设置在晶片11的上方，从背面取得信息。在这种情况下，表面保护带不必是透明的。
(变形例4)
在上述第1、第2实施方式中，作为一例，对通过从激光发生装置18向沟槽17内照射激光19来形成改质层20的情况进行了说明，但如果在晶片11的主表面上没有反射激光的膜，也可以从晶片11的主表面侧照射激光，在主表面侧形成改质层20作为分割起始点。
(变形例5)
在上述第1实施方式中，是通过在粘贴有表面保护带12的状态下进行破开，对晶片进行了分割，但也可以如图12所示，在更换为切割用薄片21后进行破开。
另外，也可以如图13所示那样，将晶片11的背面贴在安装在晶片环22上的粘性薄片23上，在把表面保护带12剥离的状态下进行切割。
或者，也可以如图14所示那样，将晶片11的背面贴在安装在晶片环22上的粘性薄片23上，在保留了表面保护带12(或者破开用薄片21)的状态下，进行破开。
(变形例6)
在上述第2实施方式中，是通过在粘贴着表面保护带12的状态下进行拉伸作业来分割了晶片，但也可以如图15所示那样，将晶片11的背面贴在安装在晶片环22上的粘性薄片23上，在剥离表面保护带12的状态下进行拉伸。
(变形例7)
在上述第1、第2实施方式中，将表面保护带12更换成拾取用带，但在拾取装置中设有芯片的正反面翻转机构、在被阻塞在托盘中等情况下，也可以直接从表面保护带12上剥离下各个半导体芯片进行拾取。
(变形例8)
在上述第1、第2实施方式中，作为一例，对在半导体晶片11的主表面上粘贴有表面保护带12的情况进行了说明，但也可以取代表面保护带12而涂敷粘接用树脂。
如上所述，根据本发明的一个方面，可以提供一种可提高对半导体晶片进行分割时的起始点的稳定性和精度，提高成品率，并且不会导致生产效率的下降的半导体器件的制造方法。
以上，结合第1、第2实施方式和变形例1至8，对本发明进行了说明，但本发明不限于上述各实施方式和变形例，在具体实施阶段，可以在不超出本发明宗旨的范围内进行各种变形。另外，上述各个实施方式及其变形例包括各个阶段的发明，通过适当地组合所说明的多个构成要素，可以得到各种发明。例如，在从各种实施方式及其变形例所示的全部构成要素中，即使删去其中几种构成要素，也可以解决本发明所要解决的问题中的至少1个问题，并能够达到本发明的效果中的至少一个效果的情况下，该被删去了构成要素的结构，也可以作为本发明而提出。

Claims (5)

1.一种半导体器件的制造方法，其特征在于，包括：
在半导体晶片的主表面上形成元件的工序；
在上述半导体晶片的背面沿着切割线或芯片分割线采用机械或化学方法形成沟槽的工序；
向上述沟槽内照射激光，在比上述半导体晶片的上述沟槽更深的位置形成改质层的工序；
以上述改质层为起始点分割上述半导体晶片的工序；和
除去上述半导体晶片的背面直到至少上述沟槽的深度的工序。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，
上述机械方法是利用切割刀在上述半导体晶片的背面形成沟槽的方法。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，
上述化学方法是通过蚀刻在上述半导体晶片的背面形成沟槽的方法。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，
上述半导体晶片分割工序是通过破开来劈开上述半导体晶片的工序。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，
上述分割半导体晶片的工序是通过对粘贴在上述半导体晶片上的带进行拉伸来分离上述改质层的工序。
CNB2006101438339A 2005-11-09 2006-11-09 半导体器件的制造方法 Active CN100552917C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP325022/2005 2005-11-09
JP2005325022A JP2007134454A (ja) 2005-11-09 2005-11-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1964018A true CN1964018A (zh) 2007-05-16
CN100552917C CN100552917C (zh) 2009-10-21

Family

ID=38004315

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101438339A Active CN100552917C (zh) 2005-11-09 2006-11-09 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US7642113B2 (zh)
JP (1) JP2007134454A (zh)
KR (1) KR100852811B1 (zh)
CN (1) CN100552917C (zh)
TW (1) TW200719432A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036907A (zh) * 2008-05-23 2011-04-27 罗伯特.博世有限公司 用于制造分离地设置在硅基底上的微机械结构部件的方法和由此制造的结构部件
CN102079015A (zh) * 2010-11-25 2011-06-01 山东华光光电子有限公司 一种GaAs基LED芯片的激光切割方法
CN102097546A (zh) * 2010-11-25 2011-06-15 山东华光光电子有限公司 一种led芯片的切割方法
CN102897708A (zh) * 2011-07-29 2013-01-30 美新半导体（无锡）有限公司 Mems晶圆的切割方法
CN103178007A (zh) * 2011-12-20 2013-06-26 杭州士兰集成电路有限公司 划片方法、芯片制作方法及凸点玻璃封装二极管
CN104339090A (zh) * 2013-08-06 2015-02-11 株式会社迪思科 光器件晶片的加工方法
CN104916723B (zh) * 2014-03-14 2017-07-04 台湾积体电路制造股份有限公司 太阳能电池互连件及其制造方法
CN108630743A (zh) * 2017-03-21 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN108630739A (zh) * 2017-03-22 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN111739809A (zh) * 2020-06-10 2020-10-02 上海矽睿科技有限公司 一种晶圆级封装方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
JP4833657B2 (ja) * 2005-12-19 2011-12-07 株式会社ディスコ ウエーハの分割方法
US7993972B2 (en) * 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
US8143081B2 (en) * 2007-02-13 2012-03-27 Huga Optotech Inc. Method for dicing a diced optoelectronic semiconductor wafer
JP2009032971A (ja) * 2007-07-27 2009-02-12 Rohm Co Ltd 窒化物半導体素子の製造方法
EP2075840B1 (en) 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP5317712B2 (ja) * 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP2009182178A (ja) * 2008-01-31 2009-08-13 Disco Abrasive Syst Ltd デバイスの製造方法
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP2009206162A (ja) * 2008-02-26 2009-09-10 Disco Abrasive Syst Ltd ウエーハの分割方法
US8043940B2 (en) * 2008-06-02 2011-10-25 Renesas Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2010016116A (ja) * 2008-07-02 2010-01-21 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP2010050416A (ja) 2008-08-25 2010-03-04 Toshiba Corp 半導体装置の製造方法
JP5198203B2 (ja) * 2008-09-30 2013-05-15 株式会社ディスコ 加工装置
KR20100050793A (ko) * 2008-11-06 2010-05-14 삼성전자주식회사 반도체 장치 제조 방법
KR101023070B1 (ko) * 2008-11-24 2011-03-24 세메스 주식회사 기판 절단 방법
JP2010182958A (ja) * 2009-02-06 2010-08-19 Seiko Instruments Inc 半導体装置および半導体装置の製造方法
US9165573B1 (en) * 2009-11-12 2015-10-20 Western Digital (Fremont), Llc Method for controlling camber on air bearing surface of a slider
US8129258B2 (en) * 2009-12-23 2012-03-06 Xerox Corporation Method for dicing a semiconductor wafer, a chip diced from a semiconductor wafer, and an array of chips diced from a semiconductor wafer
JP5553642B2 (ja) * 2010-02-24 2014-07-16 株式会社テラプローブ 半導体装置の製造方法及び薄型化基板の製造方法
JP5981094B2 (ja) * 2010-06-24 2016-08-31 東芝機械株式会社 ダイシング方法
JP5687864B2 (ja) * 2010-08-10 2015-03-25 株式会社ディスコ サファイアウェーハの分割方法
JP2012089709A (ja) 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
KR101688591B1 (ko) * 2010-11-05 2016-12-22 삼성전자주식회사 반도체 칩의 제조 방법
JP2012104778A (ja) * 2010-11-15 2012-05-31 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP5953645B2 (ja) * 2010-11-16 2016-07-20 株式会社東京精密 半導体基板の切断方法及び半導体基板の切断装置
JP5533695B2 (ja) * 2011-01-26 2014-06-25 豊田合成株式会社 半導体チップの製造方法および半導体チップの実装方法
US8569086B2 (en) * 2011-08-24 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of dicing semiconductor devices
JP5939752B2 (ja) * 2011-09-01 2016-06-22 株式会社ディスコ ウェーハの分割方法
JP5996260B2 (ja) * 2012-05-09 2016-09-21 株式会社ディスコ 被加工物の分割方法
TWI581451B (zh) * 2012-05-21 2017-05-01 晶元光電股份有限公司 光電元件及其製造方法
JP6029347B2 (ja) * 2012-06-26 2016-11-24 株式会社ディスコ ウエーハの加工方法
JP6013858B2 (ja) * 2012-10-01 2016-10-25 株式会社ディスコ ウェーハの加工方法
US8809166B2 (en) * 2012-12-20 2014-08-19 Nxp B.V. High die strength semiconductor wafer processing method and system
CN103077951B (zh) * 2013-01-09 2016-03-30 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法
JP6078376B2 (ja) * 2013-02-22 2017-02-08 株式会社ディスコ ウエーハの加工方法
JP6230422B2 (ja) * 2014-01-15 2017-11-15 株式会社ディスコ ウエーハの加工方法
JP6325279B2 (ja) * 2014-02-21 2018-05-16 株式会社ディスコ ウエーハの加工方法
JP5906265B2 (ja) * 2014-03-03 2016-04-20 株式会社ディスコ ウエーハの分割方法
JP6324796B2 (ja) * 2014-04-21 2018-05-16 株式会社ディスコ 単結晶基板の加工方法
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
JP6328513B2 (ja) 2014-07-28 2018-05-23 株式会社ディスコ ウエーハの加工方法
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
DE102016215473B4 (de) 2015-09-10 2023-10-26 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP5995023B2 (ja) * 2015-10-13 2016-09-21 株式会社東京精密 半導体基板の割断方法
JP6081005B2 (ja) * 2016-04-21 2017-02-15 株式会社東京精密 研削・研磨装置及び研削・研磨方法
JP6081006B2 (ja) * 2016-04-26 2017-02-15 株式会社東京精密 ウェハ割断方法及びウェハ割断装置
JP6081008B2 (ja) * 2016-06-13 2017-02-15 株式会社東京精密 ウェハ加工装置及びウェハ加工方法
JP6276332B2 (ja) * 2016-07-04 2018-02-07 株式会社東京精密 ウェーハ加工システム
JP6276347B2 (ja) * 2016-08-18 2018-02-07 株式会社東京精密 ウェーハ加工システム
JP6276357B2 (ja) * 2016-09-21 2018-02-07 株式会社東京精密 ウェーハ加工方法
JP6276356B2 (ja) * 2016-09-21 2018-02-07 株式会社東京精密 ウェーハ加工方法
JP2018074123A (ja) 2016-11-04 2018-05-10 株式会社ディスコ ウエーハの加工方法
JP6870974B2 (ja) * 2016-12-08 2021-05-12 株式会社ディスコ 被加工物の分割方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6938212B2 (ja) 2017-05-11 2021-09-22 株式会社ディスコ 加工方法
JP7193920B2 (ja) * 2018-03-09 2022-12-21 株式会社ディスコ パッケージ基板の加工方法
JP7027234B2 (ja) * 2018-04-16 2022-03-01 株式会社ディスコ ウエーハの加工方法
JP7366490B2 (ja) 2019-04-19 2023-10-23 株式会社ディスコ チップの製造方法
US11289378B2 (en) * 2019-06-13 2022-03-29 Wolfspeed, Inc. Methods for dicing semiconductor wafers and semiconductor devices made by the methods
US20210107094A1 (en) * 2019-10-14 2021-04-15 Haesung Ds Co., Ltd. Apparatus for and method of polishing surface of substrate
KR20210135128A (ko) 2020-05-04 2021-11-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN114002581B (zh) * 2021-11-02 2023-11-21 中国电子科技集团公司第四十四研究所 焦平面阵列探测器倒焊芯片内部互连情况的检测方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118190A (ja) 1990-09-07 1992-04-20 Nagasaki Pref Gov ウェハの割断方法
JPH0774131A (ja) 1993-09-02 1995-03-17 Matsushita Electric Ind Co Ltd ダイシング装置及び半導体チップの加工方法
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
JPH11104869A (ja) 1997-08-07 1999-04-20 Hitachi Cable Ltd 炭酸ガスレーザ光を用いた基板の割断方法及びその方法を用いた非金属材料基板部品の製造方法
JP3449201B2 (ja) * 1997-11-28 2003-09-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP3604550B2 (ja) * 1997-12-16 2004-12-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
US6075280A (en) * 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP2001176820A (ja) 1999-12-15 2001-06-29 Hitachi Cable Ltd 基板の加工方法及びその加工装置
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP3616872B2 (ja) * 2000-09-14 2005-02-02 住友電気工業株式会社 ダイヤモンドウエハのチップ化方法
JP2002198326A (ja) 2000-12-25 2002-07-12 Sanyo Electric Co Ltd 半導体基板の分割方法
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
ATE518242T1 (de) * 2002-03-12 2011-08-15 Hamamatsu Photonics Kk Methode zur trennung von substraten
JP2004079746A (ja) 2002-08-16 2004-03-11 Tokyo Seimitsu Co Ltd チップ製造方法
JP2004214359A (ja) * 2002-12-27 2004-07-29 Tokyo Seimitsu Co Ltd 基板加工方法および基板加工装置
JP4542789B2 (ja) * 2003-01-10 2010-09-15 株式会社東芝 半導体装置の製造装置及びその製造方法
US6756562B1 (en) * 2003-01-10 2004-06-29 Kabushiki Kaisha Toshiba Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
JP2005012203A (ja) * 2003-05-29 2005-01-13 Hamamatsu Photonics Kk レーザ加工方法
JP4398686B2 (ja) * 2003-09-11 2010-01-13 株式会社ディスコ ウエーハの加工方法
US7008861B2 (en) * 2003-12-11 2006-03-07 Cree, Inc. Semiconductor substrate assemblies and methods for preparing and dicing the same
CN100428418C (zh) 2004-02-09 2008-10-22 株式会社迪斯科 晶片的分割方法
JP2005268752A (ja) * 2004-02-19 2005-09-29 Canon Inc レーザ割断方法、被割断部材および半導体素子チップ
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036907B (zh) * 2008-05-23 2014-11-26 罗伯特.博世有限公司 用于制造分离地设置在硅基底上的微机械结构部件的方法和由此制造的结构部件
CN102036907A (zh) * 2008-05-23 2011-04-27 罗伯特.博世有限公司 用于制造分离地设置在硅基底上的微机械结构部件的方法和由此制造的结构部件
CN102079015A (zh) * 2010-11-25 2011-06-01 山东华光光电子有限公司 一种GaAs基LED芯片的激光切割方法
CN102097546A (zh) * 2010-11-25 2011-06-15 山东华光光电子有限公司 一种led芯片的切割方法
CN102897708B (zh) * 2011-07-29 2015-03-11 美新半导体（无锡）有限公司 Mems晶圆的切割方法
CN102897708A (zh) * 2011-07-29 2013-01-30 美新半导体（无锡）有限公司 Mems晶圆的切割方法
CN103178007A (zh) * 2011-12-20 2013-06-26 杭州士兰集成电路有限公司 划片方法、芯片制作方法及凸点玻璃封装二极管
CN104339090A (zh) * 2013-08-06 2015-02-11 株式会社迪思科 光器件晶片的加工方法
CN104339090B (zh) * 2013-08-06 2018-02-13 株式会社迪思科 光器件晶片的加工方法
CN104916723B (zh) * 2014-03-14 2017-07-04 台湾积体电路制造股份有限公司 太阳能电池互连件及其制造方法
CN108630743A (zh) * 2017-03-21 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN108630739A (zh) * 2017-03-22 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN108630739B (zh) * 2017-03-22 2021-12-21 东芝存储器株式会社 半导体装置及其制造方法
CN111739809A (zh) * 2020-06-10 2020-10-02 上海矽睿科技有限公司 一种晶圆级封装方法

Also Published As

Publication number Publication date
KR100852811B1 (ko) 2008-08-18
TWI314766B (zh) 2009-09-11
US7642113B2 (en) 2010-01-05
TW200719432A (en) 2007-05-16
JP2007134454A (ja) 2007-05-31
US20070105345A1 (en) 2007-05-10
KR20070049971A (ko) 2007-05-14
CN100552917C (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
CN100552917C (zh) 半导体器件的制造方法
KR100565392B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US8486806B2 (en) Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points
CN109309047B (zh) 处理衬底的方法
WO2004100240A1 (ja) 板状部材の分割方法及び分割装置
TW201719746A (zh) 晶圓的分割方法
JP4767122B2 (ja) テープの貼り替え方法及び該テープの貼り替え方法を使用した基板の分割方法
JP6215544B2 (ja) ウエーハの加工方法
US20210253421A1 (en) Method with mechanical dicing process for producing mems components
TWI354325B (zh)
JP6009240B2 (ja) ウェーハの加工方法
US20040185580A1 (en) Method for dicing semiconductor wafer
JP5879698B2 (ja) 半導体基板のエキスパンド装置およびエキスパンド処理方法
JP2001144037A (ja) 半導体装置の製造方法及び製造装置
JP4306359B2 (ja) エキスパンド方法
JP5356791B2 (ja) 積層製品の製造方法
JP2023090717A (ja) 基板処理方法及び基板処理システム
JP2021068867A (ja) 基板処理方法及び基板処理システム
JP2002353296A (ja) ウェハの保護テープ剥離装置およびウェハのマウント装置
TWI734549B (zh) 基板移轉方法及裝置
JP7398242B2 (ja) 基板処理方法及び基板処理システム
JP2010184319A (ja) 切削方法
JP2021068869A (ja) 基板処理方法及び基板処理システム
US20240153777A1 (en) Wafer processing method
JP2003151918A (ja) ダイシングテーブルおよびこれを用いたダイシング装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170807

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20211231

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right