JP3616872B2 - ダイヤモンドウエハのチップ化方法 - Google Patents

ダイヤモンドウエハのチップ化方法 Download PDF

Info

Publication number
JP3616872B2
JP3616872B2 JP2000279761A JP2000279761A JP3616872B2 JP 3616872 B2 JP3616872 B2 JP 3616872B2 JP 2000279761 A JP2000279761 A JP 2000279761A JP 2000279761 A JP2000279761 A JP 2000279761A JP 3616872 B2 JP3616872 B2 JP 3616872B2
Authority
JP
Japan
Prior art keywords
substrate
diamond
groove
vapor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000279761A
Other languages
English (en)
Other versions
JP2002093751A (ja
Inventor
知 藤井
登 後藤
智喜 上村
俊明 坂
克裕 板倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2000279761A priority Critical patent/JP3616872B2/ja
Priority to US10/129,925 priority patent/US6805808B2/en
Publication of JP2002093751A publication Critical patent/JP2002093751A/ja
Application granted granted Critical
Publication of JP3616872B2 publication Critical patent/JP3616872B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/16Composite materials, e.g. fibre reinforced
    • B23K2103/166Multilayered materials
    • B23K2103/172Multilayered materials wherein at least one of the layers is non-metallic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/30Organic material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Laser Beam Processing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板と、その基板上に形成された多結晶若しくは単結晶の気相合成ダイヤモンド薄膜と、その気相合成ダイヤモンド薄膜上に形成された複数の素子からなるダイヤモンドウエハを切断してチップ化する方法に関する。
【0002】
【従来の技術】
基板と、気相合成ダイヤモンドと、複数の素子からなるダイヤモンドウエハを、チップ化する方法として、ダイヤモンドブレードによる気相合成ダイヤモンドのカッティング(以後、ダイシングと称す)は、ダイヤモンドの共削りとなるため、安定した切断を行うことができない。
【0003】
そのためダイシング等と共にレーザを利用してダイヤモンドウエハをチップ化する方法が開発され、その一つが特開2000―21819号公報に開示されている。それを図3で説明する。
【0004】
図3(a)は、Si基板102上に気相合成ダイヤモンド層103と、更にその上に形成された複数の素子104、104とを有するダイヤモンドウエハ101である。
これをチップ化する方法として、図3(b)に示すように、まずSi基板102をダイシング等によりハーフカットし、溝を加工する。その溝の深さは、基板102の厚みより浅く、基板102の厚みの半分より深くする。
【0005】
次に、ハーフカットした溝の底面105にレーザを照射して、残りの基板102と気相合成ダイヤモンド層103とを、前記溝より細い溝幅でフルカットし、図3(c)のように一素子毎に切り離す。
【0006】
また、特開平10―125958号公報に開示されている別の技術を図4で説明する。図4(a)は、サファイヤ基板112の上にn型窒化物半導体層113と、p型窒化物半導体層114とを積層したウエハ111である。
【0007】
これをチップ化する方法として、図4(b)に示すように、まず半導体層側から半導体層を貫通してサファイヤ基板112の一部を除く深さまで第一の割溝115を形成する。
次に、ウエハ111のサファイヤ基板112側から第一の割溝115の線と合致する位置で、第一の割溝115の線幅(W)よりも細い線幅(W)で第二の割溝116を形成し、その後、ウエハ111に応力を加え一素子毎に分離する。
【0008】
更に特開昭56―6451号公報に開示されている別の技術を、図5で説明する。
図5(a)は、サファイヤ基板122上にシリコン単結晶層123を気相成長により作製し、そのシリコン単結晶層123内に半導体素子124を形成したSOS形半導体装置121である。
【0009】
図5(b)に示すように、シリコン単結晶層123の表面にダイヤモンドカッタにより引っ掻き傷125を形成し、次に、サファイヤ基板122上にレーザ光線により前記引っ掻き傷125と対応して溝126を形成する。そして、SOS形半導体装置121にストレスを加えて各チップに分割するのである。
【0010】
【発明が解決しょうとする課題】
特開2000―21819号公報に開示される技術は、気相合成ダイヤモンド層の全厚みをレーザ照射により切断する工程があるので、素子部分の熱損傷を避けようとすると、加工に長時間を要することになる。
また、特開平10―125958号公報に開示される技術では、半導体層側から半導体層を貫通して基板の一部に達する加工工程があるが、この時の加工屑が素子の表面に付着し問題となることがあるし、同じく特開昭56―6451号公報の技術もレーザ光線による加工時の加工屑が、各チップに付着しチップを汚染することがある。
【0011】
本発明は、上記の問題に鑑みて、気相合成ダイヤモンド層を有するダイヤモンドウエハを、素子に熱損傷や熱分解した加工屑での性能低下を与えることなく、チップ化する方法を提供する。
【0012】
【課題を解決するための手段】
基板と、その基板上に形成された多結晶若しくは単結晶の気相合成ダイヤモンド薄膜と、その気相合成ダイヤモンド薄膜上に形成された複数の素子からなるダイヤモンドウエハをチップ化する方法として、まず、YAG、CO2、エキシマレーザ等の高出力レーザにより前記気相合成ダイヤモンド薄膜にその膜厚の1/100〜1.5倍の深さの第一の溝を加工する。
【0013】
次に、前記レーザ加工による熱分解部の清浄をプラズマを用いて実施する。そして、ダイシングにより前記基板に前記第一の溝に合わせて第二の溝を加工し、ダイヤモンドウエハに応力を加え各チップに分離する。
尚、前記ダイシングにより前記基板に加工する第二の溝の深さは、その基板の残りの厚みが0〜100μmが好ましい。
【0014】
前記気相合成ダイヤモンド薄膜へのレーザ加工の深さがその膜厚の1倍未満の時(レーザ加工が気相合成ダイヤモンド薄膜内の深さ)は、前記熱分解部の清浄作業に用いるプラズマのガスは酸素を用いる。
また、前記気相合成ダイヤモンド薄膜へのレーザ加工の深さがその膜厚の1倍以上で(レーザ加工が基板に迄至る深さ)、 且つ、前記基板がSiまたはSiCであるときは、前記熱分解部の清浄作業に用いるプラズマのガスは酸素、若しくはCF、C、CHF、CのCF系ガス、または、酸素とCF系ガスとの混合ガスを用い、同じく前記気相合成ダイヤモンド薄膜へのレーザ加工の深さがその膜厚の1倍以上で、 且つ、前記基板がサファイヤ、AlN、またはGaAsであるときは、前記熱分解部の清浄作業に用いるプラズマのガスはCH、CのCH系ガス、若しくはBCl、CClのClを含むガスを用いる。
【0015】
【発明の実施の形態】
本発明に用いる基板は、Si、SiC、サファイヤ、AlN、GaAsの単一材料、若しくはPt等の金属が存在するSi等の金属と前者材料との組み合わせが好ましいが、ここでは厚さ1mmのSi基板を準備した。 以下、図1、図2を用いて説明する。
【0016】
(実施例1)
図2(a)に示すように、Si基板1上に、2%のCHガスを含むHガスを用い、下記の条件のマイクロ波プラズマCVD法により、厚さ35μmの気相合成ダイヤモンド薄膜2を成長させた。尚、本発明に用いる気相合成ダイヤモンド薄膜2の厚みの適用範囲は、0.1〜1000μmが望ましい。0.1μm以下の厚みであれば本発明を使わなくてもチップ化可能であり、ハンドリング上1000μmを超える厚みのものは殆ど存在しない。
・マイクロ波パワー ; 150W
・反応ガス ; CH:H=2:100.トータル流量50sccm
・ガス圧力 ; 5.33Pa
・成膜温度 ; 800℃
【0017】
この気相合成ダイヤモンド薄膜2を電着ダイヤモンド砥石を用いて図2(b)のように、20μmの膜厚になる迄機械研磨し、平均凹凸2nm以下の平坦度で、且つ、0.5μm以上の表面欠陥を50個/cm以下とした。
次に、その気相合成ダイヤモンド薄膜2の上に必要とするSAWフィルタ素子3を形成し、ダイヤモンドウエハ4を作製した。それを図2(c)に示す。そして、そのSAWフィルタ素子3のサイズに合わせ、フォトリソグラフィ技術によりパターニングをし、SAWフィルタ素子3をレジスト5でカバーした。
【0018】
そして、図2(d)に示すように、気相合成ダイヤモンド薄膜2のレジスト5のない部分に、下記のYAGレーザ条件でレーザを掃引し、第一の溝6(実線で示す深さの溝)を加工した。
・レーザ加工面パワー ; 0.38W
・加工速度 ; 2mm/sec.
・深さ ; 5μm
(5μmは、気相合成ダイヤモンド薄膜20μmの1/4倍)溝加工の深さは、気相合成ダイヤモンド薄膜2の厚みの1/100〜1.5倍の深さが好ましい。ブレーキングが可能であれば加工時間、素子への熱影響の面から浅いほど好ましく、1/100倍あればよい。また、殆どの場合レーザ加工は基板1迄は加工しない範囲とするが、基板1迄加工する場合は気相合成ダイヤモンド薄膜2の厚みの1.5倍を超えない範囲とし、素子に熱影響を与えないよう時間をかけて加工する。
【0019】
尚、この実施例では、YAGレーザを用いたが、高出力でさえあれば、CO、エキシマレーザ等でもよく、そのときの波長は気相合成ダイヤモンドのバンドギャップ(5.5eV)より小さく、Si基板のバンドギャップ(1.1eV)より大きいものとする。具体的には、250nm〜1120nmの波長が好ましい。
【0020】
上記範囲にある波長のレーザはSiではレーザのエネルギーが吸収され、ダイヤモンドでは比較的透過されてしまう。つまり、上記波長範囲のレーザを使って熱エネルギーを与えると、ダイヤモンドで僅かの溝が入る条件でも基板側のSiには、ダイヤモンドを透過したレーザによる変質層が形成され、その部分が機械的に脆くなるからである。このことにより、後工程のブレーキングが容易となる。
【0021】
この後、バレルタイプのチャンバーを持つプラズマ発生装置を用い、下記のプラズマ条件で熱分解部の加工屑7を除去し、清浄にした。
・圧力 ; 6.67Pa
・ガス ; 酸素 トータル流量50sccm
・RF電源 ; パワー300W、 13.56MHz
・時間 ; 5分
【0022】
プラズマに用いるガスは、レーザ加工が気相合成ダイヤモンド薄膜2の厚み以内の場合は酸素を用い、基板1迄レーザ加工を実施した場合は基板の材質によって替える必要がある。即ち、基板が本実施例のSiやSiCである時は、Si+4F=SiFの反応がベースなので、プラズマに使用するガスには、酸素、若しくはCF、C、CHF、C、のCF系ガス、または、酸素とCF系ガスとの混合ガスを用いるとよい。また、基板がサファイヤ、AlN、GaAsである時は、CH、C、等のCH系ガス、または、BCl、CCl等のClを含むガスを用いるのが好ましい。
【0023】
この熱分解部の加工屑7の除去工程は、気相合成ダイヤモンド薄膜2をレーザで熱分解した場合、分解されたものはグラファイトやカーボンであり、これが残存すると絶縁性を保てなくなるので大切な工程である。特に、このSAWフィルタ素子3、或いは、レーザダイオードのように絶縁性が強く要求される素子には、この熱分解部の清浄は欠かせない。尚、レジスト5はアセトンまたはイソプロピルアルコール等の有機溶剤で洗浄し除去しておく。それを、図2(e)に示す。
【0024】
次に、両面マスクアライナーとフォトリソグラフィ技術を使い前記のYAGレーザの加工溝に合わせ裏面のパターンニングを実施し、Si基板1をレジスト8でカバーした。
そして、ダイシング装置により、下記の条件で図2(f)に示すようにSi基板1をカットし、第二の溝9を加工した。
・加工速度 ; 5mm/sec
・ブレード回転数 ; 30,000rpm.
・深さ ; Si基板の残厚10μm迄切り込む
【0025】
基板1へのカットの深さは、その基板の残厚が0〜100μmが好ましい。ダイシングの刃が気相合成ダイヤモンド薄膜に掛からない範囲とする必要があるが、基板1の残厚が100μmを超えると、ブレーキングが困難となるからである。
【0026】
ダイシング加工後、前記の有機溶剤でレジスト7を除去し、Si基板1側に粘着テープを貼り付け、SAWフィルタ素子3側からローラで圧力をかけて各チップ10にブレーキングをした。それを図1に示す。
【0027】
(実施例2)
同じく図1、図2を用いて、実施例2の説明をする。
図2(a)に示すように、厚み0.5mmのAlN基板1を準備し、その上に実施例1と同じ条件のマイクロ波プラズマCVD法により、厚さ15μmの気相合成ダイヤモンド薄膜2を成長させた。
【0028】
この気相合成ダイヤモンド薄膜2を電着ダイヤモンド砥石を用いて図2(b)のように、10μmの膜厚になる迄機械研磨し、平均凹凸2nm以下の平坦度で、且つ、0.5μm以上の表面欠陥を50個/cm以下とした。
次に、実施例1と同じく、その気相合成ダイヤモンド薄膜2の上に必要とするSAWフィルタ素子3を形成し、ダイヤモンドウエハ4を作製した。それを図2(c)に示す。そして、そのSAWフィルタ素子3のサイズに合わせ、フォトリソグラフィ技術によりパターニングをし、SAWフィルタ素子3をレジスト5でカバーした。
【0029】
そして、図2(d)に示すように、気相合成ダイヤモンド薄膜2のレジスト5のない部分に、下記のYAGレーザ条件でレーザを走引し、第一の溝6(点線で示す深さの溝)を加工した。
・レーザ加工面パワー ; 0.3W
・加工速度 ; 2mm/sec.
・深さ ; 12μm
(第一の溝6の深さは点線で示すように,AlN基板1迄加工)
【0030】
この後、バレルタイプのチャンバーを持つプラズマ発生装置を用い、下記の2通りのプラズマ条件で、気相合成ダイヤモンド薄膜2とAlN基板1の熱分解部加工屑7を除去し、清浄にした。
(1)
・圧力 ; 6.6Pa
・ガス ; 酸素 トータル流量50sccm
・RF電源 ; パワー300W、 13.56MHz
・時間 ; 5分
(2)
・圧力 ; 6.6Pa
・ガス ; BCl トータル流量50sccm
・RF電源 ; パワー300W、 13.56MHz
・時間 ; 15分
【0031】
次に、両面マスクアライナーとフォトリソグラフィ技術を使い前記のYAGレーザの加工溝に合わせ裏面のパターニングを実施し、AlN基板1をレジスト8でカバーした。
そして、ダイシング装置により、下記の条件で図2(f)に示すようにAlN基板1をカットし、第二の溝9を加工した。
・加工速度 ; 10mm/sec
・ブレード回転数 ; 30,000rpm.
・深さ ; AlN基板の残厚10μm迄切り込む
【0032】
ダイシング加工後、前記の有機溶剤でレジスト8を除去し、AlN基板1側に粘着テープを貼り付け、SAWフィルタ素子3側からローラで圧力をかけて各チップ10にブレーキングをした。それを図1に示す。
【0033】
レーザ加工による気相合成ダイヤモンド2の加工屑を、プラズマ工程で除去した各チップ10は、Si基板、AlN基板いずれの場合も10MΩ以上の高抵抗で品質の良いものを作製できた。
【0034】
【発明の効果】
基板と、気相合成ダイヤモンドと、素子からなるダイヤモンドウエハをチップ化する方法において、気相合成ダイヤモンドのレーザ加工、その加工屑のプラズマでの除去、基板のダイシング加工、最後にブレーキングという各工程でダイヤモンドウエハをチップ化することにより、素子の性能を損じることなく品質の良いチップを作製することができる。
【図面の簡単な説明】
【図1】本発明によるチップの模式断面図である。
【図2】本発明によるチップ化方法の各工程を説明する模式断面図である。
【図3】従来技術によるチップ化方法を説明する模式断面図である。
【図4】従来技術による他のチップ化方法を説明する模式断面図である。
【図5】従来技術による他のチップ化方法を説明する模式断面図である。
【符号の説明】
1.基板
2.気相合成ダイヤモンド薄膜
3.SAWフィルタ素子
4.ダイヤモンドウエハ
5.レジスト
6.第一の溝
7.加工屑
8.レジスト
9.第二の溝
10.チップ

Claims (5)

  1. 基板と、その基板上に形成された多結晶若しくは単結晶の気相合成ダイヤモンド薄膜と、その気相合成ダイヤモンド薄膜上に形成された複数の素子からなるダイヤモンドウエハを、基板ごと一素子毎に切断してチップ化するダイヤモンドウエハのチップ化方法において、レーザ加工により前記気相合成ダイヤモンド薄膜の表面から、その膜厚の1倍未満の深さの第一の溝を加工する工程と、酸素プラズマにより前記レーザ加工による熱分解部の清浄を実施する工程と、ダイヤモンドブレードによるカッティングにより前記第一の溝に合わせて前記基板に第二の溝を加工する工程と、その後ダイヤモンドウエハに応力を加え各チップに分離するブレーキング工程とからなることを特徴とするダイヤモンドウエハのチップ化方法。
  2. 基板と、その基板上に形成された多結晶若しくは単結晶の気相合成ダイヤモンド薄膜と、その気相合成ダイヤモンド薄膜上に形成された複数の素子からなるダイヤモンドウエハを、基板ごと一素子毎に切断してチップ化するダイヤモンドウエハのチップ化方法において、レーザ加工により前記気相合成ダイヤモンド薄膜の表面から、その膜厚の1倍以上の深さの第一の溝を加工する工程と、前記基板がSiまたはSiCであり、酸素、若しくはCF4、C26、CHF3、C48のCF系ガス、または、酸素とCF系ガスとの混合ガスのプラズマにより前記レーザ加工による熱分解部の清浄を実施する工程と、ダイヤモンドブレードによるカッティングにより前記第一の溝に合わせて前記基板に第二の溝を加工する工程と、その後ダイヤモンドウエハに応力を加え各チップに分離するブレーキング工程とからなることを特徴とするダイヤモンドウエハのチップ化方法。
  3. 基板と、その基板上に形成された多結晶若しくは単結晶の気相合成ダイヤモンド薄膜と、その気相合成ダイヤモンド薄膜上に形成された複数の素子からなるダイヤモンドウエハを、基板ごと一素子毎に切断してチップ化するダイヤモンドウエハのチップ化方法において、レーザ加工により前記気相合成ダイヤモンド薄膜の表面から、その膜厚の1倍以上の深さの第一の溝を加工する工程と、前記基板がサファイヤ、AlN、またはGaAsであり、CH4、C26のCH系ガス、若しくはBCl2、CCl4のClを含むガスのプラズマにより前記レーザ加工による熱分解部の清浄を実施する工程と、ダイヤモンドブレードによるカッティングにより前記第一の溝に合わせて前記基板に第二の溝を加工する工程と、その後ダイヤモンドウエハに応力を加え各チップに分離するブレーキング工程とからなることを特徴とするダイヤモンドウエハのチップ化方法。
  4. 前記レーザは、YAG、CO2、エキシマレーザの高出力レーザで、その波長は250〜1120nmであることを特徴とする請求項1乃至3のいずれかに記載のダイヤモンドウエハのチップ化方法。
  5. 前記ダイヤモンドブレードによるカッティングにより前記基板に加工する第二の溝の深さは、その基板の残厚が0〜100μmであることを特徴とする請求項1乃至3のいずれかに記載のダイヤモンドウエハのチップ化方法。
JP2000279761A 2000-09-14 2000-09-14 ダイヤモンドウエハのチップ化方法 Expired - Fee Related JP3616872B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000279761A JP3616872B2 (ja) 2000-09-14 2000-09-14 ダイヤモンドウエハのチップ化方法
US10/129,925 US6805808B2 (en) 2000-09-14 2001-09-10 Method for separating chips from diamond wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000279761A JP3616872B2 (ja) 2000-09-14 2000-09-14 ダイヤモンドウエハのチップ化方法

Publications (2)

Publication Number Publication Date
JP2002093751A JP2002093751A (ja) 2002-03-29
JP3616872B2 true JP3616872B2 (ja) 2005-02-02

Family

ID=18764719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000279761A Expired - Fee Related JP3616872B2 (ja) 2000-09-14 2000-09-14 ダイヤモンドウエハのチップ化方法

Country Status (2)

Country Link
US (1) US6805808B2 (ja)
JP (1) JP3616872B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069099A1 (ja) 2006-11-30 2008-06-12 Sumitomo Electric Industries, Ltd. 集光光学系、レーザ加工方法及び装置、並びに脆性材料素材の製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG139508A1 (en) * 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
SG102639A1 (en) 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
US7250352B2 (en) * 2002-04-24 2007-07-31 Sanyo Electric Co., Ltd. Methods for manufacturing a hybrid integrated circuit device
SG142115A1 (en) 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
US6890836B2 (en) * 2003-05-23 2005-05-10 Texas Instruments Incorporated Scribe street width reduction by deep trench and shallow saw cut
JP4234630B2 (ja) * 2003-05-29 2009-03-04 古河電気工業株式会社 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ
JP2005032903A (ja) * 2003-07-10 2005-02-03 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005086175A (ja) * 2003-09-11 2005-03-31 Hamamatsu Photonics Kk 半導体薄膜の製造方法、半導体薄膜、半導体薄膜チップ、電子管、及び光検出素子
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
JP4251054B2 (ja) * 2003-10-01 2009-04-08 株式会社デンソー 半導体装置の製造方法
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
JP2006073690A (ja) * 2004-09-01 2006-03-16 Disco Abrasive Syst Ltd ウエーハの分割方法
US20060258051A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Method and system for solder die attach
NL1030004C2 (nl) * 2005-09-21 2007-03-22 Fico Singulation B V Inrichting en werkwijze voor het separeren van elektronische componenten.
US20070072338A1 (en) 2005-09-26 2007-03-29 Advanced Chip Engineering Technology Inc. Method for separating package of WLP
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
KR100858983B1 (ko) * 2005-11-16 2008-09-17 가부시키가이샤 덴소 반도체 장치 및 반도체 기판 다이싱 방법
JP2007184426A (ja) * 2006-01-06 2007-07-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2007201179A (ja) * 2006-01-26 2007-08-09 Tokyo Seimitsu Co Ltd ウェーハマウント装置及びウェーハマウント方法
JP4343962B2 (ja) * 2007-01-19 2009-10-14 Okiセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
US7605009B2 (en) * 2007-03-12 2009-10-20 Silverbrook Research Pty Ltd Method of fabrication MEMS integrated circuits
US7938974B2 (en) * 2007-03-12 2011-05-10 Silverbrook Research Pty Ltd Method of fabricating printhead using metal film for protecting hydrophobic ink ejection face
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP2009032970A (ja) * 2007-07-27 2009-02-12 Rohm Co Ltd 窒化物半導体素子の製造方法
US20090081828A1 (en) * 2007-09-26 2009-03-26 Northrop Grumman Systems Corporation MEMS Fabrication Method
JP2009088252A (ja) * 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
US7824962B2 (en) * 2008-01-29 2010-11-02 Infineon Technologies Ag Method of integrated circuit fabrication
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP5409084B2 (ja) * 2009-04-06 2014-02-05 キヤノン株式会社 半導体装置の製造方法
JP2011119535A (ja) * 2009-12-04 2011-06-16 Renesas Electronics Corp 半導体製造装置及び半導体装置の製造方法
JP5623791B2 (ja) * 2010-06-01 2014-11-12 株式会社ディスコ サファイア基板の加工方法
DE102018107922A1 (de) 2018-04-04 2019-10-10 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliciumcarbid enthaltenden kristallinen Substrats, Siliciumcarbidchip und Verarbeitungskammer
US10991617B2 (en) 2018-05-15 2021-04-27 Applied Materials, Inc. Methods and apparatus for cleaving of semiconductor substrates
DE102021113701A1 (de) * 2021-05-27 2022-12-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen bauteilen sowie optoelektronische bauteile

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028749A (ja) 1973-07-13 1975-03-24
JPS52151560A (en) 1976-06-11 1977-12-16 Nec Home Electronics Ltd Production of semiconductor device
JPS566451A (en) 1979-06-27 1981-01-23 Mitsubishi Electric Corp Deviding method of semiconductor device
JPS60167351A (ja) 1984-02-09 1985-08-30 Mitsubishi Electric Corp 混成集積回路装置の製造方法
JP3028660B2 (ja) * 1991-10-21 2000-04-04 住友電気工業株式会社 ダイヤモンドヒートシンクの製造方法
US5219796A (en) * 1991-11-04 1993-06-15 Xerox Corporation Method of fabricating image sensor dies and the like for use in assembling arrays
US5387776A (en) * 1993-05-11 1995-02-07 General Electric Company Method of separation of pieces from super hard material by partial laser cut and pressure cleavage
US6084175A (en) * 1993-05-20 2000-07-04 Amoco/Enron Solar Front contact trenches for polycrystalline photovoltaic devices and semi-conductor devices with buried contacts
JPH1027971A (ja) 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
JPH10226589A (ja) * 1997-02-14 1998-08-25 Sumitomo Electric Ind Ltd ダイヤモンドヒートシンクの製造方法
JP2861991B2 (ja) 1997-10-20 1999-02-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
JPH11162885A (ja) 1997-11-26 1999-06-18 Sharp Corp 半導体素子の製造方法
JP3395620B2 (ja) 1997-12-16 2003-04-14 日亜化学工業株式会社 半導体発光素子及びその製造方法
JP3319507B2 (ja) 1998-06-29 2002-09-03 住友電気工業株式会社 ダイヤモンドウェハのチップ化方法
JP2001284293A (ja) 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069099A1 (ja) 2006-11-30 2008-06-12 Sumitomo Electric Industries, Ltd. 集光光学系、レーザ加工方法及び装置、並びに脆性材料素材の製造方法
US8338744B2 (en) 2006-11-30 2012-12-25 Sumitomo Electric Industries, Ltd. Condensing optical system, laser processing method and apparatus, and manufacturing method of brittle material blank

Also Published As

Publication number Publication date
US20030127428A1 (en) 2003-07-10
JP2002093751A (ja) 2002-03-29
US6805808B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
JP3616872B2 (ja) ダイヤモンドウエハのチップ化方法
KR100908053B1 (ko) 개별 반도체 소자를 분리하는 방법
US7713840B2 (en) Electronic components produced by a method of separating two layers of material from one another
US6413839B1 (en) Semiconductor device separation using a patterned laser projection
US10043700B2 (en) Method of fabricating diamond-semiconductor composite substrates
JP2001085736A (ja) 窒化物半導体チップの製造方法
JPH11505666A (ja) 高効率の発光ダイオードの製造方法及び構造
JP2748355B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP2861991B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JPH10177974A (ja) ヘテロエピタキシャルウェハ上のデバイスチップ製造方法
JP4639520B2 (ja) 窒化物半導体チップの製造方法
JPH05343742A (ja) 窒化ガリウム系化合物半導体チップの製造方法
JPH10256193A (ja) 罫書困難基板の分割方法
JP3227287B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子
US9269855B2 (en) Method for manufacturing high efficiency light-emitting diodes
JP2748354B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP2910811B2 (ja) 窒化ガリウム系化合物半導体ウエハーの切断方法
JPH05315646A (ja) 窒化ガリウム系化合物半導体ウエハーの切断方法
JPH1027769A (ja) 半導体チップとその製造方法
JPH10226589A (ja) ダイヤモンドヒートシンクの製造方法
TW201530757A (zh) 用於以結晶氮化物為主之裝置中的工程基板
JP2005286098A (ja) Iii族窒化物系化合物半導体素子のおよびその製造方法
CN100433261C (zh) 氮化物半导体器件制造方法
JP2007019323A (ja) ボンドウエーハの再生方法及びボンドウエーハ並びにssoiウエーハの製造方法
JP4303500B2 (ja) 窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041025

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees