JPS60167351A - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法

Info

Publication number
JPS60167351A
JPS60167351A JP59023256A JP2325684A JPS60167351A JP S60167351 A JPS60167351 A JP S60167351A JP 59023256 A JP59023256 A JP 59023256A JP 2325684 A JP2325684 A JP 2325684A JP S60167351 A JPS60167351 A JP S60167351A
Authority
JP
Japan
Prior art keywords
groove
insulating substrate
depth
integrated circuit
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59023256A
Other languages
English (en)
Inventor
Toshio Hida
飛田 敏男
Kenichi Niki
仁木 憲一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59023256A priority Critical patent/JPS60167351A/ja
Publication of JPS60167351A publication Critical patent/JPS60167351A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は混成集積回路装置(以下「HIcJと呼ぶ)
の製造方法に係り、特に複数個のHIOが作シ込まれた
絶縁性基板を分割することによって個々のHIOを得る
方法に関するものである。
〔従来技術〕
HIOを製造する場合に、生産性の向上を図るだめに、
複数個のHIOを1枚の絶縁性基板に作り込み、このH
ICが作シ込まれた絶縁性基板を個々のHI Oに分割
する方法が用いられている。
第1図(5)はHIOの従来の製造方法の一例を説明す
るだめの平面図、第1図(B)は第1図(4)の1B−
IB線での断面図である。
まず、セラミックスなどの絶縁材料からなり0.6〜1
.6mm程度の厚さを有する絶縁性基板(1)に複数個
(第1図では6個)のHIO(la)を作り込む。この
HIC(1a)は絶縁性基板(1)の表面の所要部分上
に厚膜技術によって形成された導体パターン(図示せず
)や抵抗体(図示せず)と、これらの導体パターンや抵
抗体に装着されたコンデンサチップ(図示せず)やトラ
ンシタ、半導体集積回路装置(IC)などの半導体チッ
プ(図示せず)とで構成されている。
次いで、H[(la)が作シ込まれた絶縁性基板(1)
の互いに隣り合うHIO(la)の境界部分に、炭酸ガ
ス(00□)レーザ、イツトリウム・アルミニウム・ガ
ーネット(YAG−)レーザなどのレーザ光のパルス(
図示せず)を繰返し照射する0そうすると、HIC(1
a)が作シ込まれた絶縁性基板(1)のレーザ光が照射
された部分が局部的に高温になって蒸発し、このレーザ
光の照射部分に溝(2)が形成される。
しかるのち、HI C(la )が作り込まれた絶縁性
基板(1)を、これに機械的な力を加えて、溝(2)の
部分で分割すると、個々のHXC(la)が得られる。
溝(2)の幅および深さは、絶縁性基板(1)の材料や
厚さに応じて設定され、溝(2)の形成は、レーザ光の
照射条件の厳密な制御によって行われる〇一般に、絶縁
性基板(1)がセラミックスであり、絶縁性基板(1)
の厚さが0.6〜1.6mm程度である場合には、溝(
2)の幅および深さは、0.1〜0.2mm程度工ある
0 ところで、HIO(la)が作シ込まれた絶縁性基板(
1)の表面にはコンデンサチップ、半導体チップなどの
チップ部品が装着されているので、HIC(la)が作
シ込まれた絶縁性基板(1)にこれを溝(2)の部分で
分割するために加える力の大きさおよびこの力を加える
場所が限定される。従って、HIO(la)が作り込ま
れた絶縁性基板(1)の分割が容易ではなく、この絶縁
性基板(1)の分割によってHIC!(la)の不良品
が発生して生産歩留りが低下する原因にもなっていた。
そこで、絶縁性基板(1)の分割を容易にして生産歩留
シをよくするために、溝(2)の深さを深くすることが
強く望まれていた。
しかしながら、溝(2)の深さを深くするためには、溝
(2)の形成時の照射レーザ光のエネルギーを増大させ
なければならないが、照射レーザ光のエネルギーを増大
させても、溝(2)の深さが絶縁性基板(11の材料に
よって決る所定値以上になると、絶縁性基板(1)の照
射レーザ光によって蒸発した材料が溝(2)内で再結合
して堆積するので、溝(2)の深さを上記所定値以上に
深くすることが容易ではなかった。
また、照射レーザ光のエネルギーを増大させて溝(2)
の深さを上記所定値以上に深くすると、溝(2)の側壁
および底面部に大きな熱歪が発生し、絶縁性基板(1)
の分割の際にこれらの熱歪によって、HIC(1a)の
チップ部品の装着面の端縁の部分に欠け、ひび割れなど
が発生して不良品となり、生産歩留りが悪くなるという
欠点があった。
〔発明の概要〕
この発明は、上述の欠5点を除去する目的でなされたも
ので、レーザ光7用いて、複数個のHIOが作シ込まれ
た絶縁性基板の互いに隣し合うHIOの境界部分に絶縁
性基板の材料によって決る所定値以内の深さを有する第
1の溝を形成し、続いて第1の溝の底面の部分に上記所
定値以内の深さを有し第1の溝の幅より狭い幅の第2の
溝を形成することによって、絶縁性基板の第1および第
2の溝の部分での分割を容易にして生産歩留りをよくす
ることができるHICの製造方法を提供するものである
0 〔発明の実施例〕 第2図はHIOのこの発明の一実旅例の製造方法を説明
するために第1図(ト)のIB−IB線に対応する線で
の要部を拡大して示す断面図である。
図において、第1図に示した従来例の符号と同一符号と
同等部分を示す。
まず、第1図に示した従来例と同様に、絶縁性基板(,
11K複数個のHIO(la)を作り込む。
次に、HIO(la)が作り込まれた絶縁性基板(1)
の互いに隣シ合うHIO(la)の境界部分に、CO□
レーザ、 YA()レーザなどのレーザ光のパルスを繰
返し照射して絶縁性基板(1)の材料によって決る所定
値以内の深さを有する第1の溝(2a)を形成する0次
いで、第1の溝(2a)の形成時の照射レーザ光のパル
スの繰返し周波数を大きくするか、または照射レーザ光
のスポット径を小さくすることによって、第1の溝(2
a)の底面の部分に、上記所定値以内の深さを有し第1
の溝(2a)の幅より狭い幅の第2の溝(2b)を形成
する。例えば、YAC)レーザのレーザ光を用いる場合
には、第1の溝(2a)は、繰返し周波数がl kHz
で、スポット径が70μmで形成され、第2の溝(2b
)は、繰返し周波数を’7 kHzにするか、またはス
ポット径を30μmにすることで形成される。
しかるのち、第1因に示した従来例と同様に、HIC(
la)が作シ込まれた絶縁性基板(1)を、これに機械
的な力を加えて、溝(2a) 、 (2b)の部分で分
割すると、個々のHI C(la)が得られる。
この実施例の製造方法では、第1の溝(2a)の深さと
第2の溝(2b)の深さとの和の深さを絶縁性基板(1
)の材料によって決る所定値以上の深さに容易にできる
ので、HIC!(la)が作り込まれた絶縁性基板(1
)の溝(2a)、(2b)の部分での分割を、第1図に
示した従来例の場合における溝(2)の部分での分割よ
り容易に行うことができる。しかも、溝(2a)。
(2b)のそれぞれの深さが絶縁性基板(1)の材料に
よって決る所定値以内の深さであるので、溝(2a)。
(2b)のそれぞれの側壁および底面部に発生する熱歪
が小さくなる。これによって、絶縁性基板(1)の溝(
2a)、(2b)の部分における分割の際に、HIC(
la)のチップ部品の装着面の端縁の部分における欠け
−ひび割れなどの発生が少なくなるので、生産歩留りの
向上を図ることができる。
第3図はHIOのこの発明の他の実施例の製造方法を説
明するために第1図面の)B−IB線に対応する線での
要部を拡大して示す断面図である。
図において、第2図に示した実施例の符号と同一符号は
同等部分を示す0 この実施例の製造方法は、第2図に示した実施例の製造
方法において、絶縁性基板(1)の溝(2aL(2b)
が形成される表面と反対側の表面の溝(2a)。
(2b)に対応する部分に絶縁性基板(1)の材料によ
って決る所定値以内の深さを有する第3の溝(2C)を
レーザ光の照射によって形成して、絶縁性基板(1)の
溝(2a) 、 (2b) e (2C)の部分におけ
る分割を、第2図に示した実施例の場合における溝(2
a)、(2b)の部分における分割より容易にするもの
である。
この実施例においても、第2図に示した実施例と同様に
、絶縁性基板(1)の溝(2a)、(2b)、(2c)
の部分における分割の際に1.aIC,(la)のチッ
プ部品の装着面の端縁の部分における欠け、ひび割れな
どの発生が少なく、生産歩留シの向上を図ることができ
る0 〔発明の効果〕 以上、説明したように、この発明のHIOの製造方法で
は、レーザ光を用いて、複数個のHIOが作り込まれた
絶縁性基板の互いに隣り合うHIOの境界部分に絶縁性
基板の材料によって決る所定値以内の深さを有する第1
の溝を形成し、続いて第1の溝の底面の部分に上記所定
値以内の深さを有し第1の溝の幅より狭い幅の第2の溝
を形成するので、第1の溝の深さと第2の溝の深さとの
和の深さを上記所定値以上の深さに容易処することがで
き、絶縁性基板の第1および第2の溝の部分にお7ける
分割を従来例の場合における分割よシ容易に行うことが
できる。しかも、第1および第2の溝のそれぞれの深さ
が上記所定値以内の深さであるので、第1および第2の
溝のそれぞれの側壁および底面部に発生する熱歪が小さ
くなり、これらの熱歪によって、絶縁性基板の第1およ
び第2の溝の部分における分割の際にHIOの端縁の部
分における欠け、ひび割れなどの発生が少なくなって、
生産歩留りの向上を図ることができる。
【図面の簡単な説明】
第1図(ト)はHIOの従来の製造方法の一例を説明す
るための平面図、第1図(B)は第1図(ト)のIB−
IB線での断面図、第2図はHIOのこの発明の一実施
例の製造方法を説明するために第1図(ト)の)B−I
B線に対応する線での要部を拡大して示す断面図、第3
図はH工Cのこの発明の他の実施例の製造方法を説明す
るために第1図(5)のIB−IB線に対応する線での
要部を拡大して示す断面図である0図において、(1)
は絶縁性基板、(1a)は混成集積回路装置、(2a)
は第1の溝、(2b)は第2の溝、(2C)は第3の溝
である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す0 代理人 大岩増雄 第1図 (A)

Claims (4)

    【特許請求の範囲】
  1. (1)絶縁性基板に複数個の混成集積回路装置を作り込
    む工程、この複数個の混成集積回路装置が作り込まれた
    上記絶縁性基板の互いに隣り合う上記混成集積回路装置
    の境界部分にレーザ光を照射して上記絶縁性基板の材料
    によって決る所定値以内の深さを有する第1の溝を形成
    する工程、上記第1の溝の底面の部分にレーザ光を照射
    して上記所定値以内の深さを有し上記第1の溝の幅より
    狭い幅の第2の溝を形成する工程、および上記複数個の
    混成集積回路装置が作り込まれた上記絶縁性基板を上記
    第1および第2の溝の部分において分割して個々の上記
    混成集積回路装置を得る工程を備えた混成集積回路装置
    の製造方法0
  2. (2)絶縁性基板の第1および第2の溝が形成される表
    面と反対側の表面の上記第1および第2の溝に対応する
    部分に上記絶縁性基板の材料によって決る所定値以内の
    深さを有する第3の溝がレーザ光の照射によって形成さ
    れることを特徴とする特許請求の範囲第1項記載の混成
    集積回路装置の製造方法。
  3. (3) レーザ光が炭酸ガスレ゛−ザのレーザ光である
    ことを特徴とする特許請求の範囲第1頂または第2項記
    載の混成集積回路装置の製造方法。
  4. (4) レーザ光がイツトリウム・アルミニウム・ガー
    ネットレーザのレーザ光であることを特徴とする特許請
    求の範囲第1項または第2項記載の混成集積回路装置の
    製造方法。
JP59023256A 1984-02-09 1984-02-09 混成集積回路装置の製造方法 Pending JPS60167351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59023256A JPS60167351A (ja) 1984-02-09 1984-02-09 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59023256A JPS60167351A (ja) 1984-02-09 1984-02-09 混成集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60167351A true JPS60167351A (ja) 1985-08-30

Family

ID=12105516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59023256A Pending JPS60167351A (ja) 1984-02-09 1984-02-09 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60167351A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278368A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体基板のバイアホ−ル形成方法
WO1999036958A1 (en) * 1998-01-20 1999-07-22 Citizen Watch Co., Ltd. Semiconductor device and method of production thereof and semiconductor mounting structure and method
WO2002094528A1 (en) * 2001-05-24 2002-11-28 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP2003037085A (ja) * 2001-07-06 2003-02-07 Data Storage Inst レーザ照射を用いた基板切断方法および装置
US6555447B2 (en) 1999-06-08 2003-04-29 Kulicke & Soffa Investments, Inc. Method for laser scribing of wafers
US6805808B2 (en) 2000-09-14 2004-10-19 Sumitomo Electric Industries, Ltd. Method for separating chips from diamond wafer
US7547613B2 (en) 2000-09-13 2009-06-16 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7566635B2 (en) 2002-03-12 2009-07-28 Hamamatsu Photonics K.K. Substrate dividing method
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
WO2015063649A1 (en) * 2013-10-29 2015-05-07 Koninklijke Philips N.V. Separating a wafer of light emitting devices
JP2017501561A (ja) * 2013-10-29 2017-01-12 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 発光デバイスのウエハを分離する方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278368A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体基板のバイアホ−ル形成方法
WO1999036958A1 (en) * 1998-01-20 1999-07-22 Citizen Watch Co., Ltd. Semiconductor device and method of production thereof and semiconductor mounting structure and method
US6555447B2 (en) 1999-06-08 2003-04-29 Kulicke & Soffa Investments, Inc. Method for laser scribing of wafers
US9837315B2 (en) 2000-09-13 2017-12-05 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7547613B2 (en) 2000-09-13 2009-06-16 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US10796959B2 (en) 2000-09-13 2020-10-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7592238B2 (en) 2000-09-13 2009-09-22 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7615721B2 (en) * 2000-09-13 2009-11-10 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
EP2324948A1 (en) * 2000-09-13 2011-05-25 Hamamatsu Photonics K. K. Method of processing an object with formation of three modified regions as starting point for cutting the object
US8946591B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of manufacturing a semiconductor device formed using a substrate cutting method
US7626137B2 (en) 2000-09-13 2009-12-01 Hamamatsu Photonics K.K. Laser cutting by forming a modified region within an object and generating fractures
US8937264B2 (en) 2000-09-13 2015-01-20 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8946592B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US6805808B2 (en) 2000-09-14 2004-10-19 Sumitomo Electric Industries, Ltd. Method for separating chips from diamond wafer
WO2002094528A1 (en) * 2001-05-24 2002-11-28 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP2003037085A (ja) * 2001-07-06 2003-02-07 Data Storage Inst レーザ照射を用いた基板切断方法および装置
US10068801B2 (en) 2002-03-12 2018-09-04 Hamamatsu Photonics K.K. Substrate dividing method
US7566635B2 (en) 2002-03-12 2009-07-28 Hamamatsu Photonics K.K. Substrate dividing method
US9142458B2 (en) 2002-03-12 2015-09-22 Hamamatsu Photonics K.K. Substrate dividing method
US9543207B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US8889525B2 (en) 2002-03-12 2014-11-18 Hamamatsu Photonics K.K. Substrate dividing method
US11424162B2 (en) 2002-03-12 2022-08-23 Hamamatsu Photonics K.K. Substrate dividing method
US9287177B2 (en) 2002-03-12 2016-03-15 Hamamatsu Photonics K.K. Substrate dividing method
US9548246B2 (en) 2002-03-12 2017-01-17 Hamamatsu Photonics K.K. Substrate dividing method
US9553023B2 (en) 2002-03-12 2017-01-24 Hamamatsu Photonics K.K. Substrate dividing method
US9711405B2 (en) 2002-03-12 2017-07-18 Hamamatsu Photonics K.K. Substrate dividing method
US10622255B2 (en) 2002-03-12 2020-04-14 Hamamatsu Photonics K.K. Substrate dividing method
US9543256B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US10205050B2 (en) 2013-10-29 2019-02-12 Lumileds Llc Separating a wafer of light emitting devices
CN110120446A (zh) * 2013-10-29 2019-08-13 亮锐控股有限公司 分离发光器件的晶片
US9722138B2 (en) 2013-10-29 2017-08-01 Koninklijke Philips N.V. Separating a wafer of light emitting devices
JP2017501561A (ja) * 2013-10-29 2017-01-12 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 発光デバイスのウエハを分離する方法
US11189750B2 (en) 2013-10-29 2021-11-30 Lumileds Llc Separating a wafer of light emitting devices
WO2015063649A1 (en) * 2013-10-29 2015-05-07 Koninklijke Philips N.V. Separating a wafer of light emitting devices
CN110120446B (zh) * 2013-10-29 2023-02-28 亮锐控股有限公司 分离发光器件的晶片的方法

Similar Documents

Publication Publication Date Title
KR900000561B1 (ko) 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치
JPS60167351A (ja) 混成集積回路装置の製造方法
JPH04122012A (ja) アライメントマークおよびその形成方法
JPS5947474B2 (ja) ハンドウタイソウチ
JP3618200B2 (ja) セラミック基板および電子回路装置の製造方法
JP4881557B2 (ja) チップ抵抗器の製造方法
JPS60206130A (ja) 半導体基板のマ−キング方法
JP2021048165A (ja) 回路基板の製造方法
JPS61102723A (ja) 半導体装置の製造方法
JPS60176251A (ja) 半導体装置
JPS6148771B2 (ja)
JPH051977B2 (ja)
JPH09246159A (ja) 位置合せ用マークを用いた半導体装置の製法
JPS62194628A (ja) 半導体装置の製造方法
JP2005086131A (ja) セラミック電子部品の製造方法
JPS5958821A (ja) 半導体単結晶膜の製造方法
JPS60202954A (ja) 半導体装置の製造方法
JP2713282B2 (ja) 印刷配線板の製造方法
JPS6066416A (ja) 半導体集積回路基体の製造方法
JPH07135183A (ja) 薄膜の加工方法
JPH02158160A (ja) リードフレームの製造方法
JPS60189218A (ja) 半導体集積回路基体の製造方法
JPH01145832A (ja) 半導体装置の製造方法
JPS60257192A (ja) 混成集積回路用基板
JPH07211849A (ja) リードフレーム