JPH02158160A - リードフレームの製造方法 - Google Patents
リードフレームの製造方法Info
- Publication number
- JPH02158160A JPH02158160A JP63313617A JP31361788A JPH02158160A JP H02158160 A JPH02158160 A JP H02158160A JP 63313617 A JP63313617 A JP 63313617A JP 31361788 A JP31361788 A JP 31361788A JP H02158160 A JPH02158160 A JP H02158160A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- frame material
- resist pattern
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000463 material Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はリードフレームのエッチングによる製造方法に
関する。
関する。
（従来の技術）
半導体チップの高密度化に伴い、ますます多数本のリー
ドを有するリードフレームが製造されている。ところで
、リード幅はワイヤボンディングに際して確実なボンデ
ィングを行うため、一定幅以上確保したうえで、リード
を微細間隔で形成してリード先端をチップを搭載するパ
ッドにできるだけ近づけることが必要であるが、エッチ
ングによる製造方法では、リードフレーム材の板厚程度
まで狭めるのが限界である。
ドを有するリードフレームが製造されている。ところで
、リード幅はワイヤボンディングに際して確実なボンデ
ィングを行うため、一定幅以上確保したうえで、リード
を微細間隔で形成してリード先端をチップを搭載するパ
ッドにできるだけ近づけることが必要であるが、エッチ
ングによる製造方法では、リードフレーム材の板厚程度
まで狭めるのが限界である。
（発明が解決しようとする課題）
第４図および第５図はエッチングによってリードを形成
する従来方法を示す説明図である。
する従来方法を示す説明図である。
第４図に示す例は、リードフレーム材１の上下両面にレ
ジストを塗布して、露光、現像し、リードフレーム材１
の両面にレジストパターン２を設けてリードフレーム材
１をエッチングする方法を示す、第４図（ａ）、山）、
（Ｃ）に示すようにリードフレーム材１の両面からエッ
チングされ、第４図（ｃ）でリードの形状が形成される
。
ジストを塗布して、露光、現像し、リードフレーム材１
の両面にレジストパターン２を設けてリードフレーム材
１をエッチングする方法を示す、第４図（ａ）、山）、
（Ｃ）に示すようにリードフレーム材１の両面からエッ
チングされ、第４図（ｃ）でリードの形状が形成される
。
第５図に示す例は、リードのワイヤボンディング幅を広
くとるため、ボンディング面のレジストパターン間隔を
狭くし、リードフレーム材１の下面ではレジストパター
ン間隔を広くして、下面側からエッチングが速く進むよ
うにしたものである。
くとるため、ボンディング面のレジストパターン間隔を
狭くし、リードフレーム材１の下面ではレジストパター
ン間隔を広くして、下面側からエッチングが速く進むよ
うにしたものである。
この第る図に示すエッチング方法では、形成されたリー
ドの断面形状が台形に近い形状となり、ワイヤボンディ
ング時にリードをクランプした際、第５図（ｃｌ）のよ
うにリードが傾いてクランプされてしまうことがあると
いう問題点がある。
ドの断面形状が台形に近い形状となり、ワイヤボンディ
ング時にリードをクランプした際、第５図（ｃｌ）のよ
うにリードが傾いてクランプされてしまうことがあると
いう問題点がある。
また、上記エッチングによる方法では、エッチングの際
にリード壁面が侵食されるので、レジストパターンより
もリード間隔が広くなり、リード数が増大した場合に十
分にリード間隔を微細化できないという問題点がある。
にリード壁面が侵食されるので、レジストパターンより
もリード間隔が広くなり、リード数が増大した場合に十
分にリード間隔を微細化できないという問題点がある。
そこで、本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは、従来にくらべてさら
に微細間隔でリードを形成でき、かつ、リード断面形状
をほぼ矩形に形成することができて、ワイヤボンディン
グを好適に行うことができるリードフレームの製造方法
を提供しようとするものである。
であり、その目的とするところは、従来にくらべてさら
に微細間隔でリードを形成でき、かつ、リード断面形状
をほぼ矩形に形成することができて、ワイヤボンディン
グを好適に行うことができるリードフレームの製造方法
を提供しようとするものである。
（課題を解決するための手段）
本発明は上記目的を達成するため次の画成をそなえる。
すなわち、リードフレーム材にリードパターンにしたが
ってレジストパターンを設け、エッチングを施すことに
よってリードを形成するリードフレームの製造方法にお
いて、少なくともボンディング範囲内のリードパターン
部分には、リードフレーム材の片面のみにレジストパタ
ーンを設け、その他のリードパターン部分には、リード
フレーム材の上下両面にレジストパターンを設けた後、
リードフレーム材の上下両面からエッチングを施すこと
を特徴とする。
ってレジストパターンを設け、エッチングを施すことに
よってリードを形成するリードフレームの製造方法にお
いて、少なくともボンディング範囲内のリードパターン
部分には、リードフレーム材の片面のみにレジストパタ
ーンを設け、その他のリードパターン部分には、リード
フレーム材の上下両面にレジストパターンを設けた後、
リードフレーム材の上下両面からエッチングを施すこと
を特徴とする。
（実施例）
以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
説明する。
第１図はリードフレーム材の片面にレジストパターンを
設けてリードを形成する過程を示す説明図、第２図は上
記製造方法によって形成したり−ドフレームを示す平面
図である。
設けてリードを形成する過程を示す説明図、第２図は上
記製造方法によって形成したり−ドフレームを示す平面
図である。
第１図で１０はリードフレーム材であり、１２はこのリ
ードフレーム材１０上にレジストを塗布し、露光、現像
を施して形成したレジストパターンである０本発明のリ
ードフレームの製造方法は、リードパターンが密に形成
される部分ではリードフレーム材の片面のみにレジスト
パターンを設けることを特徴としており、内部リード部
１４のようにリード間隔が狭く形成される部分には、第
１図のように、リードフレーム材１０の片面のみにレジ
ストパターンを設け、他方の面にはまったくレジストパ
ターンを設けない、なお、外部リード部１５のようにリ
ード間隔が割合広く形成される部分には、前述した従来
方法と同様に、リードフレーム材の上下両面にレジスト
パターンを設ける。
ードフレーム材１０上にレジストを塗布し、露光、現像
を施して形成したレジストパターンである０本発明のリ
ードフレームの製造方法は、リードパターンが密に形成
される部分ではリードフレーム材の片面のみにレジスト
パターンを設けることを特徴としており、内部リード部
１４のようにリード間隔が狭く形成される部分には、第
１図のように、リードフレーム材１０の片面のみにレジ
ストパターンを設け、他方の面にはまったくレジストパ
ターンを設けない、なお、外部リード部１５のようにリ
ード間隔が割合広く形成される部分には、前述した従来
方法と同様に、リードフレーム材の上下両面にレジスト
パターンを設ける。
第２図で破線範囲内は内部リード部のワイヤボンディン
グ箇所より内側の範ｖＪ４（ボンディング範囲）を示す
が、このように内部リード部１４のうちでもリード間隔
がとくに狭くなるボンディング範囲１６内のみに、上記
のようにリードフレーム材の片面にレジストパターンを
設けるようにしてもよい。
グ箇所より内側の範ｖＪ４（ボンディング範囲）を示す
が、このように内部リード部１４のうちでもリード間隔
がとくに狭くなるボンディング範囲１６内のみに、上記
のようにリードフレーム材の片面にレジストパターンを
設けるようにしてもよい。
また、半導体チップを搭載するためのパッドやそれを支
持するサポートバーの部分がエッチングにより薄くなら
ないように、この部分は上下両面にレジストパターンを
設けるようにしてもよい。
持するサポートバーの部分がエッチングにより薄くなら
ないように、この部分は上下両面にレジストパターンを
設けるようにしてもよい。
このようにしてレジストパターンが設けられたリードフ
レーム材をエッチング液に浸漬してリードフレーム材を
上下両面からエッチングする。
レーム材をエッチング液に浸漬してリードフレーム材を
上下両面からエッチングする。
第１図（ａ）に示すように片面にレジストパターン１２
が設けられたリードフレーム材１０では、リードフレー
ム材１０の上下面からエッチングされて第１図（ｂ）、
（Ｃ）に示すようにエッチングが進む。
が設けられたリードフレーム材１０では、リードフレー
ム材１０の上下面からエッチングされて第１図（ｂ）、
（Ｃ）に示すようにエッチングが進む。
リードフレーム材１０の上面ではレジストパターン１２
以外の部分から徐々に溝状にエッチングされ、下面では
レジストが塗布されていないのでリードフレーム材１０
が全面的にエッチングされる。
以外の部分から徐々に溝状にエッチングされ、下面では
レジストが塗布されていないのでリードフレーム材１０
が全面的にエッチングされる。
リードフレーム材１０の上面では、エッチングが溝状に
進行するためその溝内部への新たなエッチング液の補給
が悪く、エッチングの進み方が遅いのに対し、下面では
面状にエッチングが進み液のまわりが速いので高速でエ
ッチングが進む。
進行するためその溝内部への新たなエッチング液の補給
が悪く、エッチングの進み方が遅いのに対し、下面では
面状にエッチングが進み液のまわりが速いので高速でエ
ッチングが進む。
第１図（Ｃ）はエッチングが進んで内部リード部１４が
形成された状態を示す、リードフレーム材１０の下面が
全面的にエッチングされたことにより、内部リード部１
４の厚さは、エッチングを開始した当初のリードフレー
ム材１０の厚さよりも薄くなる。
形成された状態を示す、リードフレーム材１０の下面が
全面的にエッチングされたことにより、内部リード部１
４の厚さは、エッチングを開始した当初のリードフレー
ム材１０の厚さよりも薄くなる。
第１図（ｄ）はレジストパターン１２を除去した後のり
−ド１４断面を示すものである。リードフレーム材１０
の下面が均一にエッチングされることによって、リード
１４の下面はほぼ平坦に形成され、リードの上面幅と下
面幅はほぼ等しく、リード１４の断面形状はほぼ矩形に
なる。
−ド１４断面を示すものである。リードフレーム材１０
の下面が均一にエッチングされることによって、リード
１４の下面はほぼ平坦に形成され、リードの上面幅と下
面幅はほぼ等しく、リード１４の断面形状はほぼ矩形に
なる。
また、外部リード部分については、リードフレーム材の
上下面にレジストパターンを設けてエッチングを施すこ
とにより、従来と同様なエッチングがなされる。
上下面にレジストパターンを設けてエッチングを施すこ
とにより、従来と同様なエッチングがなされる。
このように、リードパターンが密に形成される部分につ
いては片面にレジストパターンを設け、外部リード部の
ようにリード間隔が広く形成される部分については従来
と同様のエッチング方法を採ることによって以下のよう
な効果が得られる。
いては片面にレジストパターンを設け、外部リード部の
ようにリード間隔が広く形成される部分については従来
と同様のエッチング方法を採ることによって以下のよう
な効果が得られる。
■ リードパターンが密に形成される部分では、リード
フレーム材の片面のみにレジストパターンを設けたこと
により、レジストパターンが形成された面でのエッチン
グ速度が遅くなることを、リードフレーム材の下面から
高速でエッチングすることで補って全体として、両面に
レジストパターンを設けた場合にくらべてエッチング速
度を速めることができる。
フレーム材の片面のみにレジストパターンを設けたこと
により、レジストパターンが形成された面でのエッチン
グ速度が遅くなることを、リードフレーム材の下面から
高速でエッチングすることで補って全体として、両面に
レジストパターンを設けた場合にくらべてエッチング速
度を速めることができる。
その結果、エッチング時にリードフレーム材が侵食され
てリード間隔がひろがることを抑えることができ、より
微細な間隔のリードを容易に形成できる。
てリード間隔がひろがることを抑えることができ、より
微細な間隔のリードを容易に形成できる。
■ また、片面にレジストパターンを設けた部分のリー
ドの断面形状は第１図（ｄ）に示すように。
ドの断面形状は第１図（ｄ）に示すように。
リード間隔がより微細となっても十分なワイヤボンディ
ング面を確保することができ、はぼ矩形に形成できるか
ら、ワイヤボンディングの際にリードをクランプした際
もリードが傾くことがなく、的確なワイヤボンディング
が可能となる。
ング面を確保することができ、はぼ矩形に形成できるか
ら、ワイヤボンディングの際にリードをクランプした際
もリードが傾くことがなく、的確なワイヤボンディング
が可能となる。
■ また、外部リード部のようにリード間隔がひろく形
成された部分でリードフレーム材の両面にレジストパタ
ーンを設けた部分のエッチング速度と、上記のリードパ
ターンが密に設けられ６部分でリードフレーム材の片面
にレジストパターンを設けた部分でのエッチング速度は
１両面にレジストパターンを設けた部分ではリード間隔
が広いこと、片面にレジストパターンを設けた部分では
下面からのエッチング速度が速いことによって、はぼ同
時にエッチングが終了するので、両面同時エッチングで
内部リード部と外部リード部を同時に形成することがで
きる。
成された部分でリードフレーム材の両面にレジストパタ
ーンを設けた部分のエッチング速度と、上記のリードパ
ターンが密に設けられ６部分でリードフレーム材の片面
にレジストパターンを設けた部分でのエッチング速度は
１両面にレジストパターンを設けた部分ではリード間隔
が広いこと、片面にレジストパターンを設けた部分では
下面からのエッチング速度が速いことによって、はぼ同
時にエッチングが終了するので、両面同時エッチングで
内部リード部と外部リード部を同時に形成することがで
きる。
上記のように、リードの一部分が薄厚に形成されたリー
ドフレームに半導体チップを実装する際は、第３図＜ａ
）のようにエッチング面（レジストパターンが設けられ
なかった面）をワイヤボンディング面とするか、第３図
（ｂ）に示すようにエッチング面１８をヒートブロック
２０側におき、ヒートブロック２０上にエッチング面１
８に当接する段差２０ａを設けるようにすればよい、同
図で２２は半導体チップ、２４はボンディングワイヤ、
２６はパッドである。
ドフレームに半導体チップを実装する際は、第３図＜ａ
）のようにエッチング面（レジストパターンが設けられ
なかった面）をワイヤボンディング面とするか、第３図
（ｂ）に示すようにエッチング面１８をヒートブロック
２０側におき、ヒートブロック２０上にエッチング面１
８に当接する段差２０ａを設けるようにすればよい、同
図で２２は半導体チップ、２４はボンディングワイヤ、
２６はパッドである。
以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく１
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
たが、本発明はこの実施例に限定されるものではなく１
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
（発明の効果）
本発明によれば、リードパターンが密に形成される部分
には、リードフレーム材の片面のみにレジストパターン
を形成してエッチングを施すから、リードフレーム材の
下面側は全面的にエッチングされて、リードフレームの
リード間隔をより微細に形成できる。また、エッチング
によってもリードの断面形状が矩形に形成されるので
ワイヤボンディング時にリードをクランプした際、リー
ドが捩じれる等の問題を解消することができる等の著効
を奏する。
には、リードフレーム材の片面のみにレジストパターン
を形成してエッチングを施すから、リードフレーム材の
下面側は全面的にエッチングされて、リードフレームの
リード間隔をより微細に形成できる。また、エッチング
によってもリードの断面形状が矩形に形成されるので
ワイヤボンディング時にリードをクランプした際、リー
ドが捩じれる等の問題を解消することができる等の著効
を奏する。
第１図はリードフレーム材の片面にレジストパターンを
設けた部分のエッチング過程を示す説明図、第２図はリ
ードフレームの一例を示す平面図、第３図はワイヤボン
ディング方法を示す説明図、第４図および第５図はエッ
チングによって形成する従来のリードフレームの製造方
法を示す説明図である。 ■、１０・・・リードフレーム材、 ２，１２・・・
レジストパターン、 １４・・・内部リード部、 １
５・・・外部リード部、 １６・・・・ボンディング範
囲、 １８・・・エッチング面、２０・・・ヒートブ
ロック、 ２０ａ・・・段差。 ２２・・・半導体チップ、 ２４・・・ボンディングワ
イヤ。 （ｂ） （Ｑ）
設けた部分のエッチング過程を示す説明図、第２図はリ
ードフレームの一例を示す平面図、第３図はワイヤボン
ディング方法を示す説明図、第４図および第５図はエッ
チングによって形成する従来のリードフレームの製造方
法を示す説明図である。 ■、１０・・・リードフレーム材、 ２，１２・・・
レジストパターン、 １４・・・内部リード部、 １
５・・・外部リード部、 １６・・・・ボンディング範
囲、 １８・・・エッチング面、２０・・・ヒートブ
ロック、 ２０ａ・・・段差。 ２２・・・半導体チップ、 ２４・・・ボンディングワ
イヤ。 （ｂ） （Ｑ）
Claims (1)
- 【特許請求の範囲】 １、リードフレーム材にリードパターンにしたがってレ
ジストパターンを設け、エッチングを施すことによって
リードを形成するリードフレームの製造方法において、 少なくともボンディング範囲内のリードパ ターン部分には、リードフレーム材の片面のみにレジス
トパターンを設け、その他のリードパターン部分には、
リードフレーム材の上下両面にレジストパターンを設け
た後、 リードフレーム材の上下両面からエッチン グを施すことを特徴とするリードフレームの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63313617A JPH02158160A (ja) | 1988-12-12 | 1988-12-12 | リードフレームの製造方法 |
| KR1019890017797A KR930002815B1 (ko) | 1988-12-12 | 1989-12-02 | 리드 프레임의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63313617A JPH02158160A (ja) | 1988-12-12 | 1988-12-12 | リードフレームの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02158160A true JPH02158160A (ja) | 1990-06-18 |
Family
ID=18043474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63313617A Pending JPH02158160A (ja) | 1988-12-12 | 1988-12-12 | リードフレームの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH02158160A (ja) |
| KR (1) | KR930002815B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283643A (ja) * | 1990-03-30 | 1991-12-13 | Mitsui High Tec Inc | リードフレームの製造方法 |
| KR20020031719A (ko) * | 2000-10-23 | 2002-05-03 | 마이클 디. 오브라이언 | 반도체 패키지 제조용 리드프레임 구조 |
| US7303243B2 (en) | 2003-03-12 | 2007-12-04 | Shinko Electric Industries Co., Ltd. | Pattern drawing apparatus and pattern drawing method for forming patterns, that have mirror image relationship to each other with respect to a substrate, on both sides of the substrate, and test apparatus for use in the pattern drawing apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240862A (ja) * | 1985-08-19 | 1987-02-21 | Canon Inc | 電子表示記録装置 |
| JPH0245967A (ja) * | 1988-08-08 | 1990-02-15 | Hitachi Cable Ltd | 半導体装置用リードフレームの製造方法 |
-
1988
- 1988-12-12 JP JP63313617A patent/JPH02158160A/ja active Pending
-
1989
- 1989-12-02 KR KR1019890017797A patent/KR930002815B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240862A (ja) * | 1985-08-19 | 1987-02-21 | Canon Inc | 電子表示記録装置 |
| JPH0245967A (ja) * | 1988-08-08 | 1990-02-15 | Hitachi Cable Ltd | 半導体装置用リードフレームの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283643A (ja) * | 1990-03-30 | 1991-12-13 | Mitsui High Tec Inc | リードフレームの製造方法 |
| KR20020031719A (ko) * | 2000-10-23 | 2002-05-03 | 마이클 디. 오브라이언 | 반도체 패키지 제조용 리드프레임 구조 |
| US7303243B2 (en) | 2003-03-12 | 2007-12-04 | Shinko Electric Industries Co., Ltd. | Pattern drawing apparatus and pattern drawing method for forming patterns, that have mirror image relationship to each other with respect to a substrate, on both sides of the substrate, and test apparatus for use in the pattern drawing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930002815B1 (ko) | 1993-04-10 |
| KR900010983A (ko) | 1990-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02158160A (ja) | リードフレームの製造方法 | |
| JPH06179088A (ja) | 金属板の加工方法およびリードフレームの製造方法 | |
| JPH01292829A (ja) | 半導体装置の製造方法 | |
| JPH03136268A (ja) | リードフレームの製造方法 | |
| JPH08316392A (ja) | リードフレームの製造方法とリードフレーム | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JP3418769B2 (ja) | リードフレームの製造方法及びリードフレーム | |
| JP2704128B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JPS6240862B2 (ja) | ||
| JPH07211849A (ja) | リードフレーム | |
| JPH08227959A (ja) | リードフレームとその製造方法 | |
| KR100269235B1 (ko) | 리드프레임제조방법 | |
| JP2542738B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPH02244663A (ja) | リードフレームの製造方法 | |
| JPH06112112A (ja) | 半導体装置の製造方法 | |
| KR100379094B1 (ko) | 반도체패키지용 리드프레임의 구조 및 그 제조방법 | |
| JPS60240148A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH02228052A (ja) | 半導体装置用リードフレームの製造方法 | |
| JPH0864751A (ja) | リードフレームの製造方法 | |
| JPH03173783A (ja) | 繰り返しパターンが形成された帯状体のエッチング形成方法 | |
| JPH0580531A (ja) | レジストパターンの推定方法 | |
| JPH0714959A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH0368171A (ja) | 半導体装置の製造方法 | |
| JPH03284865A (ja) | リードフレーム | |
| JPS6235642A (ja) | 半導体素子の製造方法 |