JPS60240148A - リ−ドフレ−ムの製造方法 - Google Patents
リ−ドフレ−ムの製造方法Info
- Publication number
- JPS60240148A JPS60240148A JP9727484A JP9727484A JPS60240148A JP S60240148 A JPS60240148 A JP S60240148A JP 9727484 A JP9727484 A JP 9727484A JP 9727484 A JP9727484 A JP 9727484A JP S60240148 A JPS60240148 A JP S60240148A
- Authority
- JP
- Japan
- Prior art keywords
- region
- inner lead
- resist pattern
- width
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に用いられるリードフレームの製造
方法に関する。
方法に関する。
一般にリードフレームは第１図に示すようにその枠部１
から内側方向に多数のインナーリード２が延長し、それ
らの先端は中央に設けられて、半導体チップ（図示せず
）がマウントされる支持部３に集中するように近接して
いる。インナーリードの数の増大に比例して、それらイ
ンナーリード間の間隔は狭くなるが、良好なワイヤボン
ディングを実施するためには、インナーリード２のポン
ディング領域４は所定の表面積が要求される。また光蝕
刻法に基づくエツチングによって金属薄板からリードフ
レームを製造する場合、インナーリード間の間隔は金属
薄板の厚さと＃１は同程度を必要とする。しかし金属薄
板上にレジストツヤターンを形成した後、エツチングを
実施した場合、一般にインナーリードの先端部の゛ツヤ
ターン幅はインナーリードの他の部分のそれよシも小さ
い故、第２図に示すようにサイドエツチングという現象
のためインナ＋７−ドの先端部５がチップ支持部３から
後退し、かつ先細りとなる。す々わち、サイドエツチン
グにより先端部５が必要以上にエツチングされてその結
果インナーリードのボンディング領域の所定表面積の確
保が困難となね、ワイヤデンディング時の歩留シが低下
する。なお、第２図の７は金属薄板のエツチング時に用
いられるレジストノぐターンを示す。
から内側方向に多数のインナーリード２が延長し、それ
らの先端は中央に設けられて、半導体チップ（図示せず
）がマウントされる支持部３に集中するように近接して
いる。インナーリードの数の増大に比例して、それらイ
ンナーリード間の間隔は狭くなるが、良好なワイヤボン
ディングを実施するためには、インナーリード２のポン
ディング領域４は所定の表面積が要求される。また光蝕
刻法に基づくエツチングによって金属薄板からリードフ
レームを製造する場合、インナーリード間の間隔は金属
薄板の厚さと＃１は同程度を必要とする。しかし金属薄
板上にレジストツヤターンを形成した後、エツチングを
実施した場合、一般にインナーリードの先端部の゛ツヤ
ターン幅はインナーリードの他の部分のそれよシも小さ
い故、第２図に示すようにサイドエツチングという現象
のためインナ＋７−ドの先端部５がチップ支持部３から
後退し、かつ先細りとなる。す々わち、サイドエツチン
グにより先端部５が必要以上にエツチングされてその結
果インナーリードのボンディング領域の所定表面積の確
保が困難となね、ワイヤデンディング時の歩留シが低下
する。なお、第２図の７は金属薄板のエツチング時に用
いられるレジストノぐターンを示す。
本発明の目的はリードフレームのインナーリードのボン
ディング領域の幅を所定の値に容易に確保できるリード
フレームの製′造方法を提供するととである。
ディング領域の幅を所定の値に容易に確保できるリード
フレームの製′造方法を提供するととである。
本発明のリードフレームの製造方法はＩＪ Ｐフレーム
を構成するインナーリードのビンディング領域に対応す
るレジストパターン領域の幅をインナーリードの他の領
域に対応するレジスト・やターン領域の幅よりも大きい
レノストパターンを用いて金属薄板をエツチングし、こ
れによって、インナーリードのビンディング領域の幅を
所定の値に確保したことを特徴とする。
を構成するインナーリードのビンディング領域に対応す
るレジストパターン領域の幅をインナーリードの他の領
域に対応するレジスト・やターン領域の幅よりも大きい
レノストパターンを用いて金属薄板をエツチングし、こ
れによって、インナーリードのビンディング領域の幅を
所定の値に確保したことを特徴とする。
本発明の一実施例を第３図および第４図に基づいて説明
する。
する。
第３図において、１１は図示しない金属薄板上に形成さ
れたレジストノやターンを示す。レジストノやターン１
１はインナリードのデンディング領域に対応する幅広い
領域１２と、インナーＩＪ ｐの他の領域に対応する幅
狭い領域１３とから構成される。このような状態でエツ
チング液を用いたエツチングを実施すると、レジストパ
ターンの幅広い領域１２の下方に位置する金属薄板の領
域のエツチング速度はレジストノ母ターンの幅狭い領域
１３の下方に位置する金属薄板の領域のそれよシも遅く
なシ、その結果、第４図に示すように幅広いボンディン
グ領域１４とこれよりも幅狭い領域１５とから成るイン
ナリード１６が得られる。このようにしてインナーリー
ドのデンディング領域の幅を所定の値に維持することが
可能になる。
れたレジストノやターンを示す。レジストノやターン１
１はインナリードのデンディング領域に対応する幅広い
領域１２と、インナーＩＪ ｐの他の領域に対応する幅
狭い領域１３とから構成される。このような状態でエツ
チング液を用いたエツチングを実施すると、レジストパ
ターンの幅広い領域１２の下方に位置する金属薄板の領
域のエツチング速度はレジストノ母ターンの幅狭い領域
１３の下方に位置する金属薄板の領域のそれよシも遅く
なシ、その結果、第４図に示すように幅広いボンディン
グ領域１４とこれよりも幅狭い領域１５とから成るイン
ナリード１６が得られる。このようにしてインナーリー
ドのデンディング領域の幅を所定の値に維持することが
可能になる。
なお、実験の結果によれば°、インナーリードのデンデ
ィング領域に対応するレジストノやターン領域間の間隔
、例えば、第３図におけるｔは金属薄板の厚さの約０．
４〜０．６倍まで縮少することが可能であった。
ィング領域に対応するレジストノやターン領域間の間隔
、例えば、第３図におけるｔは金属薄板の厚さの約０．
４〜０．６倍まで縮少することが可能であった。
第５図および第６図はそれぞれ本発明の変形例のレジス
トノ母ターンを示す。即ち第５図においてはインナーリ
ート９のデンディング領域に対応スるレジス） ノ９タ
ーンの幅広い領域１７の先端角部に三角形状の拡張領域
１８が形成されておシ、第６図においては、レジストノ
母ターンの幅広い領域１７の先端角部に円形状の拡張領
域１９が形成されている。これらの拡張領域１８゜１９
の追加によシインナーリードのｄ？ンディング領域のエ
ツチング速度はさらに遅くなり、インナーリードのがン
ディング領域の先端部の形状を望ましい角形とすること
ができ、併わせてチ、１保持部３からインナーリード先
端部が後退するのをあＡ稈聞訪ど゛とに充で立入−〔発
明の効果〕 以上説明したように、本発明の方法によれば、インナー
リードのざンディング領域の幅を充分に広く確保するこ
とができるから、？ンディング工程での不良発生を少な
くできる。特にとの本発明の効果はインナーリードの先
端の幅が０、３ ｍ以下であるよう々リードフレーム、
例えば６４ビン〜１６０ビンの範囲の多ビンリードフレ
ームを製造する場合に有効である。
トノ母ターンを示す。即ち第５図においてはインナーリ
ート９のデンディング領域に対応スるレジス） ノ９タ
ーンの幅広い領域１７の先端角部に三角形状の拡張領域
１８が形成されておシ、第６図においては、レジストノ
母ターンの幅広い領域１７の先端角部に円形状の拡張領
域１９が形成されている。これらの拡張領域１８゜１９
の追加によシインナーリードのｄ？ンディング領域のエ
ツチング速度はさらに遅くなり、インナーリードのがン
ディング領域の先端部の形状を望ましい角形とすること
ができ、併わせてチ、１保持部３からインナーリード先
端部が後退するのをあＡ稈聞訪ど゛とに充で立入−〔発
明の効果〕 以上説明したように、本発明の方法によれば、インナー
リードのざンディング領域の幅を充分に広く確保するこ
とができるから、？ンディング工程での不良発生を少な
くできる。特にとの本発明の効果はインナーリードの先
端の幅が０、３ ｍ以下であるよう々リードフレーム、
例えば６４ビン〜１６０ビンの範囲の多ビンリードフレ
ームを製造する場合に有効である。
第１図は半導体チップがマウントされる支持部とリード
フレームとの位置関係を示す平面図、第２図はり−ｒフ
レームのインナーリードとレジストパターンとの位置関
係を示す説明図、第３図は本発明のインナーリードの製
造に用いられるレジストノ母ターンの一実施例の平面図
第４図は第３図のレジス）パターンを用いて製造すれた
インナーリードの平面図、第５図および第６図は本発明
に用いられるレジストパターンの他の実施例の平面図で
ある。 １ノ・・・レジストパターン、１２．１７・・・レジス
トパターンの幅広い領域、１３・・・レジストパターン
の幅狭い領域、１４・・・インナーリードのボンディン
グ領域、１５・・・インナーリードのその他の領域、１
６・・・インナーリード、１８．１９・・・レジストノ
やターンの先端角部。 出願人代理人 弁理士 鈴 江 武 彦第１図 ム 第２図
フレームとの位置関係を示す平面図、第２図はり−ｒフ
レームのインナーリードとレジストパターンとの位置関
係を示す説明図、第３図は本発明のインナーリードの製
造に用いられるレジストノ母ターンの一実施例の平面図
第４図は第３図のレジス）パターンを用いて製造すれた
インナーリードの平面図、第５図および第６図は本発明
に用いられるレジストパターンの他の実施例の平面図で
ある。 １ノ・・・レジストパターン、１２．１７・・・レジス
トパターンの幅広い領域、１３・・・レジストパターン
の幅狭い領域、１４・・・インナーリードのボンディン
グ領域、１５・・・インナーリードのその他の領域、１
６・・・インナーリード、１８．１９・・・レジストノ
やターンの先端角部。 出願人代理人 弁理士 鈴 江 武 彦第１図 ム 第２図
Claims (2)
- （１）光蝕刻法に基づいて金属薄板上にレジストツヤタ
ーンを形成し、エツチングする工程を具備するリードフ
レームの製造方法において、リードフレームを構成する
インナーリードのデンディング領域に対応するレジス）
／ｆターン領域の幅がインナリードの他の領域に対応す
るレジストパターン領域の幅よりも大きいレジストパタ
ーンを用いることを物量とするリードフレームの製造方
法。 - （２）上記レジス）ｙ？ターンは上記ポンディング領域
に対応するレジストパターン領域の先端角部が拡張して
いる特許請求の範囲第１項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9727484A JPS60240148A (ja) | 1984-05-15 | 1984-05-15 | リ−ドフレ−ムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9727484A JPS60240148A (ja) | 1984-05-15 | 1984-05-15 | リ−ドフレ−ムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60240148A true JPS60240148A (ja) | 1985-11-29 |
Family
ID=14187942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9727484A Pending JPS60240148A (ja) | 1984-05-15 | 1984-05-15 | リ−ドフレ−ムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60240148A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218059A (ja) * | 1985-07-17 | 1987-01-27 | Hitachi Cable Ltd | リ−ドフレ−ムの製造方法 |
| KR100799201B1 (ko) * | 2001-08-10 | 2008-01-29 | 삼성테크윈 주식회사 | 칩 스케일 패키지와, 칩 스케일 패키지용 리이드 프레임과이의 제조방법 |
| JP5158279B1 (ja) * | 2012-06-13 | 2013-03-06 | 富士ゼロックス株式会社 | 金属板の製造方法、金属発熱体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128275A (en) * | 1977-04-15 | 1978-11-09 | Dainippon Printing Co Ltd | Semiconductor packaging lead frame and method of producing same and mask plate for producing same |
| JPS587843A (ja) * | 1981-07-07 | 1983-01-17 | Nec Corp | リ−ドフレ−ムの製造方法 |
-
1984
- 1984-05-15 JP JP9727484A patent/JPS60240148A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128275A (en) * | 1977-04-15 | 1978-11-09 | Dainippon Printing Co Ltd | Semiconductor packaging lead frame and method of producing same and mask plate for producing same |
| JPS587843A (ja) * | 1981-07-07 | 1983-01-17 | Nec Corp | リ−ドフレ−ムの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218059A (ja) * | 1985-07-17 | 1987-01-27 | Hitachi Cable Ltd | リ−ドフレ−ムの製造方法 |
| KR100799201B1 (ko) * | 2001-08-10 | 2008-01-29 | 삼성테크윈 주식회사 | 칩 스케일 패키지와, 칩 스케일 패키지용 리이드 프레임과이의 제조방법 |
| JP5158279B1 (ja) * | 2012-06-13 | 2013-03-06 | 富士ゼロックス株式会社 | 金属板の製造方法、金属発熱体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60240148A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH0245967A (ja) | 半導体装置用リードフレームの製造方法 | |
| JPS61172362A (ja) | ボンデイング電極構造 | |
| JPS5823430A (ja) | 半導体ウエハ−ス | |
| JP2992985B2 (ja) | リードフレーム及びその製造方法 | |
| JPH0669638A (ja) | プリント配線板のランド部構造 | |
| JPS60124941A (ja) | 集積回路の製造法 | |
| JPS6010759A (ja) | リードフレームの製造方法 | |
| JPH02244663A (ja) | リードフレームの製造方法 | |
| JPS6042828A (ja) | マスク目合せ方法 | |
| JPS62165348A (ja) | 半導体装置 | |
| JPH04321261A (ja) | リードフレームの製造方法 | |
| JPS5824020B2 (ja) | 半導体装置 | |
| JPH0548928B2 (ja) | ||
| JPH02158160A (ja) | リードフレームの製造方法 | |
| JPH07211849A (ja) | リードフレーム | |
| JPS6240862B2 (ja) | ||
| KR100250138B1 (ko) | 리이드 프레임의 제조방법 | |
| JP2542738B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPH04180661A (ja) | リードフレームおよびその製造方法 | |
| KR100379094B1 (ko) | 반도체패키지용 리드프레임의 구조 및 그 제조방법 | |
| JPH0291920A (ja) | 半導体装置の最小接続窓の形成方法 | |
| JPS62186569A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS62149130A (ja) | サイドウオ−ル形成方法 | |
| JPH01150347A (ja) | 半導体装置製造用リードフレーム |