JPS62149130A - サイドウオ−ル形成方法 - Google Patents
サイドウオ−ル形成方法Info
- Publication number
- JPS62149130A JPS62149130A JP60289885A JP28988585A JPS62149130A JP S62149130 A JPS62149130 A JP S62149130A JP 60289885 A JP60289885 A JP 60289885A JP 28988585 A JP28988585 A JP 28988585A JP S62149130 A JPS62149130 A JP S62149130A
- Authority
- JP
- Japan
- Prior art keywords
- sidewall
- alignment
- alignment mark
- resist
- formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装Ｉｔ製造工程におけるサイドウオー
ル形成方法に関する。
ル形成方法に関する。
本発明は、半導体装置の製造工程におけるサイドウオー
ル形成において、８１０．膜を形成した後にアライメン
トマーク部をレジストでマスクし、その上で全面エッチ
することにより、アライメントマーク部のサイドウオー
ルの形成を防ぎ、以下の工程でのマスク合わせ精度を向
上させるものである。
ル形成において、８１０．膜を形成した後にアライメン
トマーク部をレジストでマスクし、その上で全面エッチ
することにより、アライメントマーク部のサイドウオー
ルの形成を防ぎ、以下の工程でのマスク合わせ精度を向
上させるものである。
従来のサイドウオール形成では、ウェハ全面に８１０、
膜を形成し、そのまま全面エッチを行っていたため、ア
ライメントマーク部にもサイドウオールが形成されてい
た。
膜を形成し、そのまま全面エッチを行っていたため、ア
ライメントマーク部にもサイドウオールが形成されてい
た。
〔発明が解決しようとする問題点及び目的〕このように
、従来の方法では、アライメントマーク部にもサイドウ
オールが形成されてしまい、マークの非対称性、不明確
さが発生し、それ故に信号の読み取りが不正確になり易
く、マスク合わせを困難にし、同時に精度を悪くしてい
た。そこで本発明はとのよ・うな問題点を解決するもの
で、その目的とするところは、アライメントマーク部に
サイドウオールを形成せず、優れたマスク合わせ精度を
提供するところにある。
、従来の方法では、アライメントマーク部にもサイドウ
オールが形成されてしまい、マークの非対称性、不明確
さが発生し、それ故に信号の読み取りが不正確になり易
く、マスク合わせを困難にし、同時に精度を悪くしてい
た。そこで本発明はとのよ・うな問題点を解決するもの
で、その目的とするところは、アライメントマーク部に
サイドウオールを形成せず、優れたマスク合わせ精度を
提供するところにある。
本発明のサイドウオール形成方法は、ＳｔＯ。
膜を形成した後にアライメントマーク部をレジストでマ
スクし、その上で全面エンチすることによリ、アライメ
ントマーク部のサイドウオールの形成を防ぐことを特徴
とする。
スクし、その上で全面エンチすることによリ、アライメ
ントマーク部のサイドウオールの形成を防ぐことを特徴
とする。
本発明によるサイドウオール形成方法の実施例を第１図
（＆）〜（ｄ）によって説明する。まず、第１図（ｆｉ
）は、ウェハ全面にＳ ｉ Ｏ，Ｉ摸２を形成した状態
？示す。次にウェハにレジスト６を塗布し、アライメン
トマーク部以外の全面露光を行い、現像した状態が（ｂ
）である。次に全面エッチを行い（ｃ）アライメントマ
ーク部５のレジスト２を剥離しくｄ）サイドウオール４
の形成工程が終わる。こうしてアライメントマーク部以
外にサイドウオールが形成される。
（＆）〜（ｄ）によって説明する。まず、第１図（ｆｉ
）は、ウェハ全面にＳ ｉ Ｏ，Ｉ摸２を形成した状態
？示す。次にウェハにレジスト６を塗布し、アライメン
トマーク部以外の全面露光を行い、現像した状態が（ｂ
）である。次に全面エッチを行い（ｃ）アライメントマ
ーク部５のレジスト２を剥離しくｄ）サイドウオール４
の形成工程が終わる。こうしてアライメントマーク部以
外にサイドウオールが形成される。
以上述べたように本発明は、サイドウオール形成時にお
いて、アライメントマーク部のサイドウオール形成を防
止し、アライメントにおけるマスク合わせ精度を向上さ
せるものである。これは、サイドウオール形成工程でマ
スクを１枚増やすことにより、以下の工程におけるマス
クの合わせずれを従来の方法より小さくおさえ、しいて
は、−半導体チップ内のｊａ ４−Ｎ度を向上させるこ
とができるという効果を有する。
いて、アライメントマーク部のサイドウオール形成を防
止し、アライメントにおけるマスク合わせ精度を向上さ
せるものである。これは、サイドウオール形成工程でマ
スクを１枚増やすことにより、以下の工程におけるマス
クの合わせずれを従来の方法より小さくおさえ、しいて
は、−半導体チップ内のｊａ ４−Ｎ度を向上させるこ
とができるという効果を有する。
第１図（−）〜（ｄ）は、本発明によるサイドウオール
形成方法の平面概略図。 １・・・・・・チップ ２・・・・・・ＳｔＯ，膜 ５・・・・・・レジスト ４・・・・・・サイドウオール ５・・・・・・アライメントマーク部。 以上
形成方法の平面概略図。 １・・・・・・チップ ２・・・・・・ＳｔＯ，膜 ５・・・・・・レジスト ４・・・・・・サイドウオール ５・・・・・・アライメントマーク部。 以上
Claims (1)
- 半導体装置の製造工程中のサイドウォール形成方法にお
いて、アライメントマーク部のサイドウォール回避を特
徴とするサイドウォール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60289885A JPS62149130A (ja) | 1985-12-23 | 1985-12-23 | サイドウオ−ル形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60289885A JPS62149130A (ja) | 1985-12-23 | 1985-12-23 | サイドウオ−ル形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62149130A true JPS62149130A (ja) | 1987-07-03 |
Family
ID=17749029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60289885A Pending JPS62149130A (ja) | 1985-12-23 | 1985-12-23 | サイドウオ−ル形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62149130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6632716B2 (en) * | 1996-11-01 | 2003-10-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
-
1985
- 1985-12-23 JP JP60289885A patent/JPS62149130A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6632716B2 (en) * | 1996-11-01 | 2003-10-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4690880A (en) | Pattern forming method | |
| JPS62149130A (ja) | サイドウオ−ル形成方法 | |
| JPS5944827A (ja) | 半導体装置の製造方法 | |
| JPS5534430A (en) | Positioning method in electron beam exposure | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPS5856333A (ja) | マスクアライメントのためのキ−パタ−ン形成法 | |
| JPS5656633A (en) | Manufacture of semiconductor element | |
| JPS60240148A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS55151338A (en) | Fabricating method of semiconductor device | |
| JPS5835538A (ja) | パタ−ンマスクの作製方法 | |
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JPS6341020A (ja) | 半導体装置の製造方法 | |
| JPS5591126A (en) | Production of semiconductor device | |
| JPS6020512A (ja) | パタ−ン形成方法 | |
| JPH03283528A (ja) | 半導体集積回路装置 | |
| JPS58199525A (ja) | Ｘ線用マスク | |
| JPS62112325A (ja) | アライメントマ−クを有する半導体装置の製造方法 | |
| JPS6411399A (en) | Etching of thin film pattern | |
| JPH01126651A (ja) | フォトマスク | |
| JPS63304625A (ja) | 目合せパタ−ン | |
| JPH01134920A (ja) | 半導体装置の製造方法 | |
| JPS6218059A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS5516466A (en) | Photoetching method |