JPS5944827A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5944827A
JPS5944827A JP57156254A JP15625482A JPS5944827A JP S5944827 A JPS5944827 A JP S5944827A JP 57156254 A JP57156254 A JP 57156254A JP 15625482 A JP15625482 A JP 15625482A JP S5944827 A JPS5944827 A JP S5944827A
Authority
JP
Japan
Prior art keywords
etching
pattern
group
mask
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57156254A
Other languages
English (en)
Other versions
JPS627692B2 (ja
Inventor
Akihisa Taniguchi
谷口　明久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57156254A priority Critical patent/JPS5944827A/ja
Publication of JPS5944827A publication Critical patent/JPS5944827A/ja
Publication of JPS627692B2 publication Critical patent/JPS627692B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法に係り、王として高周
波高出力トランジスタを対象として、マスク合せを容易
にし、マスク合せ時間の短縮とその後の最適のエツチン
グを見出し得るようにした半導体装置の製造方法に関す
るものである。
従来、高周波トランジスタの高周波特性を向上させるた
めには、ペース幅、ベース抵抗、コレクタ容量等を小さ
くする必要がある。したがって、高周波トランジスタを
製造する際には、高精度の加工技術を必要とする。この
加工技術として、従来、ホトマスクを使用するホトエツ
チング技術が知られており、数μ程度の微小パターンの
加工が可能でおる。
しかし、高周波トランジスタの高周波特性をあけるため
には、１μ程度の微小パターンが必犬であるが、マスク
アライメントオ青度、オーバエツチング等の制約があシ
、ホトマスクの精度が向上し、たとえ１μ程度の素子パ
ターンを有するホトマスクが出来たとしても、それをウ
ェハに写Ａ　？Ｊ版する際に上記のアライメントマーク
の精度、オーバエツチング等により、ホトマスクの才青
瓜ぞの１寸を、ウェハに転写することは困難である。
この発明は以上のような点に鑑みてなされたもので、ホ
トエツチング工程における最適エツチングを見出しイ奸
るためのモニタパターンとそのモニタパターン部にアラ
イメントマーク群を設けたマスクを用いることによって
マスク合わせの容易で、最適エツチングが可能な半導体
装置の製造方法を提供することを目的としている。
第１図はこの発明に用いるホトマスクの一例を示す平面
図で、このホトマスクｆｉｌはバター／ｍｆ２１に本来
製造しようとするトランジスタのパターンを配ｈ１シ、
その中に所要幅のバー状のモニタパターン（３）を配置
１ｔシ、そのモニタパターン部（３）の一部にアライメ
ントマーク群（４）を配置している。
第２図は第１図に示したホトマスク（１）を用いて写真
製版した半導体ウェハを示す平面図で、ウェハ（５）上
（７）モニタパターン（６１およびアライメントマーク
群（７）はそれぞれ第１図のモニタパターン（３）およ
びアライメントマーク群（４）を写真製版で転写したも
のである。このときのモニタパターン（６）は後述のエ
ツチングが最適の段階に達したことを目視で観測できる
十分な寸法を南するように設計される。アライメントマ
ーク群（７）には大略のマスク合わせ用、高精度マスク
合わせ用、及びマスク自体のピッチずれ検出用などのア
ラ１メントマークが含まれる。
第３図は第２図のｍ　−ｏｒ　線での拡大部分断面図で
、半導体ウェハ（８）上の酸化膜（９）の表面上に塗着
されたホトレジスト膜（１０）に第１図に示したような
マスクを用いて露光現像した状態を示す。
第４図は第３図のホトレジスト膜（１０１をマスクとし
て酸化膜（９）を理想的にエツチングされた状態を示す
。
第５図は従来のエツチング過程でオーバエツチングに陥
った状態を示す。このようなメーバエッチングが生じる
のを防止するために、この発明ではモニタパターン（６
）を用い、エツチング液であるフッ酸が酸化膜（９）を
エツチングしている間はフッ酸が酸化膜（９）によくな
じんでいるが、第４図に示すようにウェハ（８）表面が
露出すると、フッ酸がウェハ（８）になじまずはじくの
を目視することによって最適エツチング状態でエツチン
グ停止させることができる。このような目視観察はトラ
ンジスタ等の実用の半導体素子のパターン部分では、パ
ターンが微細であり目視観察は困難で、所要寸法のモニ
タパターンが必要である。
以上説明したように、この発明では所要寸法のモニタパ
ターンを設けたのでジャストエツチングを目視観察する
ことができ、更にモニタパターン部にアライメントマー
ク群を設けたのでマスク合わせ時にアライメントマーク
の位ｉを捜すのが容易であり、マスク合わせ時間の短縮
と高精度のエツチング加工が可能である。
【図面の簡単な説明】
第１図はこの発明に用いるホトマスクの一例を示す平面
図、第２図は第１図に示したホトマスクを用いて写真製
版した半導体ウエノ１を示す平面図、第３図は第２図の
ｕｌ　−ＩＩ線での拡大部分断面図、第４図は第３図の
ホトレジスト膜をマスクとしてウェハ上の酸化膜を理想
的にエツチングＬ７１ｆｌを示す断面図、第５図は従来
のエツチング過程でオーバエツチングに陥った状態を示
す断面図であるＯ 図において、（１）はマスクＮ　（３１、＋ｅ＋はモニ
タパターン、（＜ｌ　、　（７＋はアライメントマーク
群、＋６＋　、　（８＋は半導体ウェハ、（９）は絶緘
膜、（１０）はホトレジスト膜である。 なお、図中同一符号は同一または相当部分を示す。 代理人　　　払　野　伯　−（外１名）第１図 第２図 第：３図 第４図 第５図 １

Claims (1)

    【特許請求の範囲】
  1. （１）半導体ウェハ上に形成された絶縁膜に写真製版技
    術で１５ｉ要パターンに形成されたホトレジスト膜を介
    して弗酸でエツチングする工程を含む半導体装置の製造
    方法において、上記ホトレジスト膜に所要寸法の開口の
    モニタパターンとこのモニタパターン形成部の一部にア
    ライメントマーク群とを形成するマスクを用い、上記モ
    ニタパターン部の上記絶縁膜のエツチングが完了したこ
    とを上記弗酸が上記半導体ウェハによってはじかれるの
    を目視観察して認識できるようにするとともに、マスク
    アライメントを容易ならしめたことを特徴とする半導体
    装置の製造方法。
JP57156254A 1982-09-06 1982-09-06 半導体装置の製造方法 Granted JPS5944827A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57156254A JPS5944827A (ja) 1982-09-06 1982-09-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57156254A JPS5944827A (ja) 1982-09-06 1982-09-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5944827A true JPS5944827A (ja) 1984-03-13
JPS627692B2 JPS627692B2 (ja) 1987-02-18

Family

ID=15623764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57156254A Granted JPS5944827A (ja) 1982-09-06 1982-09-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5944827A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805421A (en) * 1994-11-23 1998-09-08 Intel Corporation Semiconductor substrate having alignment marks for locating circuitry on the substrate
US5904486A (en) * 1997-09-30 1999-05-18 Intel Corporation Method for performing a circuit edit through the back side of an integrated circuit die
US5976980A (en) * 1994-11-23 1999-11-02 Intel Corporation Method and apparatus providing a mechanical probe structure in an integrated circuit die
US6020746A (en) * 1994-11-23 2000-02-01 Intel Corporation Method and apparatus for probing an integrated circuit through the back side of an integrated circuit die
US6153891A (en) * 1994-11-23 2000-11-28 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US6159754A (en) * 1998-05-07 2000-12-12 Intel Corporation Method of making a circuit edit interconnect structure through the backside of an integrated circuit die
US6309897B1 (en) 1997-09-30 2001-10-30 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US6692995B2 (en) 2002-04-05 2004-02-17 Intel Corporation Physically deposited layer to electrically connect circuit edit connection targets

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805421A (en) * 1994-11-23 1998-09-08 Intel Corporation Semiconductor substrate having alignment marks for locating circuitry on the substrate
US6153891A (en) * 1994-11-23 2000-11-28 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US5952247A (en) * 1994-11-23 1999-09-14 Intel Corporation Method of accessing the circuitry on a semiconductor substrate from the bottom of the semiconductor substrate
US5976980A (en) * 1994-11-23 1999-11-02 Intel Corporation Method and apparatus providing a mechanical probe structure in an integrated circuit die
US6020746A (en) * 1994-11-23 2000-02-01 Intel Corporation Method and apparatus for probing an integrated circuit through the back side of an integrated circuit die
US6122174A (en) * 1994-11-23 2000-09-19 Intel Corporation Method of accessing the circuitry on a semiconductor substrate from the bottom of the semiconductor substrate
US6150718A (en) * 1997-09-30 2000-11-21 Intel Corporation Method and apparatus for performing a circuit edit through the back side of an integrated circuit die
US5904486A (en) * 1997-09-30 1999-05-18 Intel Corporation Method for performing a circuit edit through the back side of an integrated circuit die
US6309897B1 (en) 1997-09-30 2001-10-30 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US6159754A (en) * 1998-05-07 2000-12-12 Intel Corporation Method of making a circuit edit interconnect structure through the backside of an integrated circuit die
US6376919B1 (en) 1998-05-07 2002-04-23 Intel Corporation Circuit edit interconnect structure through the backside of an integrated circuit die
US6692995B2 (en) 2002-04-05 2004-02-17 Intel Corporation Physically deposited layer to electrically connect circuit edit connection targets
US7084497B2 (en) 2002-04-05 2006-08-01 Intel Corporation Physically deposited layer to electrically connect circuit edit connection targets

Also Published As

Publication number Publication date
JPS627692B2 (ja) 1987-02-18

Similar Documents

Publication Publication Date Title
JPS5944827A (ja) 半導体装置の製造方法
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
JP2007194357A (ja) 重ね合わせマークおよびその製造方法
KR960010726B1 (ko) 반도체 소자의 레지스트 패턴 형성방법
JPS6324617A (ja) ウエハの両面露光法
JP2975871B2 (ja) 合わせマークの位置ずれ検査方法
JPS6154247B2 (ja)
JPS6232783B2 (ja)
JPS5963728A (ja) 半導体装置の製造方法
KR100299520B1 (ko) 반도체 소자의 레티클 및 이를 이용한 마스크 공정
JPS59231815A (ja) 半導体装置の製造方法
JPS6215854B2 (ja)
JPS61110426A (ja) 半導体集積回路装置の製造方法
JPS6341020A (ja) 半導体装置の製造方法
JPS62195120A (ja) 半導体集積回路の位置合せマ−ク加工法
JPH08148401A (ja) 半導体素子の製造方法
JPH0282527A (ja) 半導体装置の製造方法
JPS623944B2 (ja)
JPS61270823A (ja) 半導体装置の製造方法
JPH07211610A (ja) 半導体装置およびその製造方法
JPH01211928A (ja) 半導体装置の酸化膜エッチング方法
JPH04334011A (ja) 露光目合せパターン形成方法
JPH01161715A (ja) 半導体装置の製造方法
JPS58220426A (ja) 半導体装置の製造方法
KR20050063320A (ko) 노광용 마스크의 제조 방법