JPH04334011A - 露光目合せパターン形成方法 - Google Patents
露光目合せパターン形成方法Info
- Publication number
- JPH04334011A JPH04334011A JP3102976A JP10297691A JPH04334011A JP H04334011 A JPH04334011 A JP H04334011A JP 3102976 A JP3102976 A JP 3102976A JP 10297691 A JP10297691 A JP 10297691A JP H04334011 A JPH04334011 A JP H04334011A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alignment
- aluminum layer
- exposure
- alignment pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000001459 lithography Methods 0.000 description 11
- 239000004642 Polyimide Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004338 Dichlorodifluoromethane Substances 0.000 description 1
- 238000002508 contact lithography Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 description 1
- 235000019404 dichlorodifluoromethane Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、フォトリソグラフィ工
程における転写パターンを合せるために半導体基板上に
目合せパターンを形成する露光目合せパターン形成方法
に関する。
程における転写パターンを合せるために半導体基板上に
目合せパターンを形成する露光目合せパターン形成方法
に関する。
【０００２】
【従来の技術】従来、多層配線で形成される半導体装置
の製造工程においては、各層の配線形成工程は、各層毎
に縮小投影型露光装置を用いて半導体基板にパターンを
露光転写していた。また、この露光工程には、露光すべ
きパターンを半導体基板に形成されたパターンと正確に
合せるために、通常、半導体基板に形成された目合せパ
ターンを用いてグローバルアライメント及びダイアライ
メントを行い、露光すべきパターンを転写させていた。
の製造工程においては、各層の配線形成工程は、各層毎
に縮小投影型露光装置を用いて半導体基板にパターンを
露光転写していた。また、この露光工程には、露光すべ
きパターンを半導体基板に形成されたパターンと正確に
合せるために、通常、半導体基板に形成された目合せパ
ターンを用いてグローバルアライメント及びダイアライ
メントを行い、露光すべきパターンを転写させていた。
【０００３】図３は従来の露光目合せパターンの一例が
形成される半導体基板の部分を示す平面図、図４は図３
のアライメントマークを拡大して示す図である。従来、
この露光目合せパターンは、図３に示すように、回路形
成領域３の外周囲にあるスクライブ線領域２あるいは回
路形成領域３の内部フィールド領域に配置して形成され
ていた。また、この露光目合せパターンであるアライメ
ントマーク４ａの形状は、図４に示すように、短冊状の
ような自動認識し易い単純なパターンとなっている。
形成される半導体基板の部分を示す平面図、図４は図３
のアライメントマークを拡大して示す図である。従来、
この露光目合せパターンは、図３に示すように、回路形
成領域３の外周囲にあるスクライブ線領域２あるいは回
路形成領域３の内部フィールド領域に配置して形成され
ていた。また、この露光目合せパターンであるアライメ
ントマーク４ａの形状は、図４に示すように、短冊状の
ような自動認識し易い単純なパターンとなっている。
【０００４】図５は従来の露光目合せパターン形成方法
の一例を説明するための工程順に示す半導体基板の断面
図及び部分平面図である。次に、多層配線でなるこの半
導体装置の露光目合せパターンの形成方法について、図
５を用いて説明する。まず、図５（ａ）に示すように、
部分的にフィールド酸化膜及びＰＳＧ膜が形成されたシ
リコン基板１にスパッタリングにより堆積させて第１ア
ルミニウム層４を形成し、フォトリソグラフィによりレ
ジスト６を形成する。次に、第１アルミニウム層を反応
性イオンエッチングにて不要領域を除去して、露光目合
せパターンであるアライメントマーク４ａを形成する。 次に、例えば第１アルミニウム層に絶縁膜を介してスル
ーホールを形成する場合は、まず、図５（ｂ）に示すよ
うに、第１アルミニウム層４にポリイミド層８を形成し
、さらに、その上にレジストを形成する。そして、アラ
イメントマーク４ａを目合せに使用して露光してスルー
ホール穴９を形成する。このように形成されたシリコン
基板１上のパターンは、図５（ｃ）に示すように、表面
にアライメントマーク４ａ及びポリイミド層４とスルー
ホール９から露出する第１アルミニウム層４の一部とな
っている。
の一例を説明するための工程順に示す半導体基板の断面
図及び部分平面図である。次に、多層配線でなるこの半
導体装置の露光目合せパターンの形成方法について、図
５を用いて説明する。まず、図５（ａ）に示すように、
部分的にフィールド酸化膜及びＰＳＧ膜が形成されたシ
リコン基板１にスパッタリングにより堆積させて第１ア
ルミニウム層４を形成し、フォトリソグラフィによりレ
ジスト６を形成する。次に、第１アルミニウム層を反応
性イオンエッチングにて不要領域を除去して、露光目合
せパターンであるアライメントマーク４ａを形成する。 次に、例えば第１アルミニウム層に絶縁膜を介してスル
ーホールを形成する場合は、まず、図５（ｂ）に示すよ
うに、第１アルミニウム層４にポリイミド層８を形成し
、さらに、その上にレジストを形成する。そして、アラ
イメントマーク４ａを目合せに使用して露光してスルー
ホール穴９を形成する。このように形成されたシリコン
基板１上のパターンは、図５（ｃ）に示すように、表面
にアライメントマーク４ａ及びポリイミド層４とスルー
ホール９から露出する第１アルミニウム層４の一部とな
っている。
【０００５】
【発明が解決しようとする課題】図６は従来の露光目合
せパターンの形成方法における問題点を説明するための
半導体基板の一部を示す断面部分図、図７はリソグラフ
ィ工程間の関連を説明するための図である。この従来の
露光目合せパターンの形成方法では、目合せパターンに
第１アルミニウム層を用いるため、次工程であるスルー
ホールのリソグラフィ工程において図６に示すように、
アルミニウムのヒロックと呼ばれる突起物１３が露光目
合せ時に誤信号として発生する。このことは目合露光器
の自動認識装置が上記目合せパターンの信号を正しく認
識できないことがあり、自動目合せの停止、あるいは、
自動目合せが不可能になることがあった。
せパターンの形成方法における問題点を説明するための
半導体基板の一部を示す断面部分図、図７はリソグラフ
ィ工程間の関連を説明するための図である。この従来の
露光目合せパターンの形成方法では、目合せパターンに
第１アルミニウム層を用いるため、次工程であるスルー
ホールのリソグラフィ工程において図６に示すように、
アルミニウムのヒロックと呼ばれる突起物１３が露光目
合せ時に誤信号として発生する。このことは目合露光器
の自動認識装置が上記目合せパターンの信号を正しく認
識できないことがあり、自動目合せの停止、あるいは、
自動目合せが不可能になることがあった。
【０００６】また、このヒロック発生を防止するのに、
目合せの基準となる前工程のリソグラフィを、第１アル
ミニウム層から、さらに前のリソグラフィ工程すなわち
、図７（ａ）のリソグラフィ工程の代りに、図７（ｂ）
に示すように、例えばＭＯＳＦＥＴにおけるソース，ド
レインと第１アルミニウム層のコンタクトをとるための
コンタクト穴を開孔するコンタクトリソグラフィ工程と
呼ばれる工程で目合せパターンを形成することがある。 この場合における露光における目合せの工程関係は、第
１アルミニウム層リソグラフィ工程とスルーホールリソ
グラフィ工程が、間接的に２回の目合せを行ったことに
なる。従って、例えば、一回の目合せ精度が０．６μｍ
の露光器では、第１アルミニウム層パターンとスルーホ
ールパターンの間の目合せ精度は、さらに加算され、１
．２μｍになる。第１アルミニウム層パターンのスルー
ホール領域を大きくとる必要があり、パターンの微細化
の妨げになるという問題点があった。
目合せの基準となる前工程のリソグラフィを、第１アル
ミニウム層から、さらに前のリソグラフィ工程すなわち
、図７（ａ）のリソグラフィ工程の代りに、図７（ｂ）
に示すように、例えばＭＯＳＦＥＴにおけるソース，ド
レインと第１アルミニウム層のコンタクトをとるための
コンタクト穴を開孔するコンタクトリソグラフィ工程と
呼ばれる工程で目合せパターンを形成することがある。 この場合における露光における目合せの工程関係は、第
１アルミニウム層リソグラフィ工程とスルーホールリソ
グラフィ工程が、間接的に２回の目合せを行ったことに
なる。従って、例えば、一回の目合せ精度が０．６μｍ
の露光器では、第１アルミニウム層パターンとスルーホ
ールパターンの間の目合せ精度は、さらに加算され、１
．２μｍになる。第１アルミニウム層パターンのスルー
ホール領域を大きくとる必要があり、パターンの微細化
の妨げになるという問題点があった。
【０００７】本発明の目的は、かかる問題を解消すべく
認識不良を引き起すことのなく、かつ目合せ毎の誤差を
累積することのない露光目合せパターンを形成する露光
目合せパターン形成方法を提供することである。
認識不良を引き起すことのなく、かつ目合せ毎の誤差を
累積することのない露光目合せパターンを形成する露光
目合せパターン形成方法を提供することである。
【０００８】
【課題を解決するための手段】本発明の露光目合せパタ
ーン形成方法は、半導体基板上の露光目合せパターン形
成領域に多結晶シリコン層を形成する工程と、この多結
晶シリコン層上に第１アルミニウム層を堆積させる工程
と、前記第１アルミニウム層の不要な部分を除去して目
合せパターン形状のアルミニウム層を滞積させる工程と
、前記第１アルミニウム層の不要な部分を除去して目合
せパターン形状のアルミニウム層を残す工程と、このア
ルミニウム層をマスクとして前記多結晶シリコン層を選
択的にエッチングする工程と、エッチング除去される前
記多結晶シリコン層上のアルミニウムを除去する工程と
を含んで構成される。
ーン形成方法は、半導体基板上の露光目合せパターン形
成領域に多結晶シリコン層を形成する工程と、この多結
晶シリコン層上に第１アルミニウム層を堆積させる工程
と、前記第１アルミニウム層の不要な部分を除去して目
合せパターン形状のアルミニウム層を滞積させる工程と
、前記第１アルミニウム層の不要な部分を除去して目合
せパターン形状のアルミニウム層を残す工程と、このア
ルミニウム層をマスクとして前記多結晶シリコン層を選
択的にエッチングする工程と、エッチング除去される前
記多結晶シリコン層上のアルミニウムを除去する工程と
を含んで構成される。
【０００９】
【実施例】次に本発明について図面を参照して説明する
。
。
【００１０】図１は本発明の露光目合せパターン形成方
法の一実施例を説明するための工程順に示した半導体基
板の断面部分図、図２は図１（ｃ）における平面図であ
る。この露光目合せパターン形成方法は、まず、図１（
ａ）に示すように、シリコン基板１にフィールド酸化膜
２およびＰＳＧ膜３を形成し、さらに、ポリシリコン層
５をスクライブ線領域に形成する。次に、スパッタリン
グ法により、第１アルミニウム層４を形成した後、フォ
トリソグラフィによりレジストを形成し、反応性イオン
エッチングにして、第１アルミニウム層をパターンニン
グして、第１アルミニウム層４及びレジスト６に形成す
る。
法の一実施例を説明するための工程順に示した半導体基
板の断面部分図、図２は図１（ｃ）における平面図であ
る。この露光目合せパターン形成方法は、まず、図１（
ａ）に示すように、シリコン基板１にフィールド酸化膜
２およびＰＳＧ膜３を形成し、さらに、ポリシリコン層
５をスクライブ線領域に形成する。次に、スパッタリン
グ法により、第１アルミニウム層４を形成した後、フォ
トリソグラフィによりレジストを形成し、反応性イオン
エッチングにして、第１アルミニウム層をパターンニン
グして、第１アルミニウム層４及びレジスト６に形成す
る。
【００１１】次に、図１（ｂ）に示すように、ジクロロ
ジフルオメタン等のガスを用いて、同じく反応性イオン
エッチングにてポリシリコン層５をエッチングし、アラ
イメントマーク５ａを形成する。次に、図１（ｃ）及び
図２に示すように、レジスト７を塗布し、前述のアライ
メントマーク５ａの第１アルミニウム層を除去する。そ
して、アライメントマーク上のリソグラフィ工程の目合
せ精度は、緩いので、ウェル，コンタクトなどの前工程
のリソグラフィを基準に行なう。
ジフルオメタン等のガスを用いて、同じく反応性イオン
エッチングにてポリシリコン層５をエッチングし、アラ
イメントマーク５ａを形成する。次に、図１（ｃ）及び
図２に示すように、レジスト７を塗布し、前述のアライ
メントマーク５ａの第１アルミニウム層を除去する。そ
して、アライメントマーク上のリソグラフィ工程の目合
せ精度は、緩いので、ウェル，コンタクトなどの前工程
のリソグラフィを基準に行なう。
【００１２】
【発明の効果】以上説明したように本発明の露光目合せ
パターン形成方法によれば、多層配線層を有する半導体
装置の第１層の目合せアライメントマークを多結晶シリ
コンで形成するので、従来のようにアルミニウム配線パ
ターンの場合に発生したヒロックによる自動認識装置の
誤認識が生ずることがない。さらに、第１層以降の層に
スルーホールを形成するのに、第１アルミニウム配線層
リソグラフィ工程に形成される第１層の目合せアライメ
ントマークを目合せ基準とすることができるので、目合
露光器の工程間における累積誤差をなくすことが出来る
効果がある。
パターン形成方法によれば、多層配線層を有する半導体
装置の第１層の目合せアライメントマークを多結晶シリ
コンで形成するので、従来のようにアルミニウム配線パ
ターンの場合に発生したヒロックによる自動認識装置の
誤認識が生ずることがない。さらに、第１層以降の層に
スルーホールを形成するのに、第１アルミニウム配線層
リソグラフィ工程に形成される第１層の目合せアライメ
ントマークを目合せ基準とすることができるので、目合
露光器の工程間における累積誤差をなくすことが出来る
効果がある。
【図１】本発明の露光目合せパターン形成方法の一実施
例を説明するための工程順に示す半導体基板の断面図で
ある。
例を説明するための工程順に示す半導体基板の断面図で
ある。
【図２】図１（ｃ）の平面図である。
【図３】従来の露光目合せパターンの一例が形成される
半導体基板の部分を示す平面図である。
半導体基板の部分を示す平面図である。
【図４】図３のアライメントマークを拡大して示す図で
ある。
ある。
【図５】従来の露光目合せパターンの一例を説明するた
めの工程順に示す（ａ）及び（ｂ）は半導体基板の断面
図、（ｃ）は（ｂ）の平面図である。
めの工程順に示す（ａ）及び（ｂ）は半導体基板の断面
図、（ｃ）は（ｂ）の平面図である。
【図６】従来の露光目合せパターンの形成方法における
問題点を説明するための半導体基板の一部を示す断面図
である。
問題点を説明するための半導体基板の一部を示す断面図
である。
【図７】リソグラフィ工程間の関連を説明するための図
である。
である。
１ シリコン基板
２ フィールド酸化膜
３ ＰＳＧ膜
４ 第１アルミニウム膜
５ ポリシリコン層
４ａ，５ａ アライメントマーク６，７
レジスト ８ ポリイミド層
レジスト ８ ポリイミド層
Claims (1)
- 【請求項１】 半導体基板上の露光目合せパターン形
成領域に多結晶シリコン層を形成する工程と、この多結
晶シリコン層上に第１アルミニウム層を堆積させる工程
と、前記第１アルミニウム層の不要な部分を除去して目
合せパターン形状のアルミニウム層を滞積させる工程と
、前記第１アルミニウム層の不要な部分を除去して目合
せパターン形状のアルミニウム層を残す工程と、このア
ルミニウム層をマスクとして前記多結晶シリコン層を選
択的にエッチングする工程と、エッチング除去される前
記多結晶シリコン層上のアルミニウムを除去する工程と
を含むことを特徴とする露光目合せパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102976A JPH04334011A (ja) | 1991-05-09 | 1991-05-09 | 露光目合せパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102976A JPH04334011A (ja) | 1991-05-09 | 1991-05-09 | 露光目合せパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04334011A true JPH04334011A (ja) | 1992-11-20 |
Family
ID=14341774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3102976A Pending JPH04334011A (ja) | 1991-05-09 | 1991-05-09 | 露光目合せパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04334011A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055183A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 얼라인 키 형성 방법 |
-
1991
- 1991-05-09 JP JP3102976A patent/JPH04334011A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055183A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 얼라인 키 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10833022B2 (en) | Structure and method to improve overlay performance in semiconductor devices | |
| US6828071B2 (en) | Method of aligning a wafer and masks | |
| JPH1092714A (ja) | 半導体装置およびその製造方法 | |
| KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
| JPH04334011A (ja) | 露光目合せパターン形成方法 | |
| US5902717A (en) | Method of fabricating semiconductor device using half-tone phase shift mask | |
| US6399259B1 (en) | Method of forming alignment marks for photolithographic processing | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| JP2000173979A (ja) | エッチングマスク及び微細パターンの形成方法 | |
| JPH0548928B2 (ja) | ||
| JP2007103541A (ja) | 微細パターンの形成方法 | |
| KR100232236B1 (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| JP2762500B2 (ja) | 半導体装置 | |
| KR100370138B1 (ko) | 반도체의 노광공정용 글로벌 얼라인 패턴 형성방법 | |
| KR100299520B1 (ko) | 반도체 소자의 레티클 및 이를 이용한 마스크 공정 | |
| KR0163087B1 (ko) | 반도체장치의 콘택홀의 형성방법 | |
| KR100398576B1 (ko) | 정렬 정확도 향상방법 | |
| JPH0245909A (ja) | 半導体装置の製造方法 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| JPH09186221A (ja) | 半導体ウエハの位置合わせ用マーク構造及びその製造方法 | |
| KR100286347B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100333537B1 (ko) | 반도체소자의콘택제조방법 | |
| KR100515372B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPS61117832A (ja) | 半導体装置の製造方法 | |
| JPS6341020A (ja) | 半導体装置の製造方法 |