KR100232236B1 - 정렬도 측정용 오버레이 패턴 형성방법 - Google Patents
정렬도 측정용 오버레이 패턴 형성방법 Download PDFInfo
- Publication number
- KR100232236B1 KR100232236B1 KR1019960071463A KR19960071463A KR100232236B1 KR 100232236 B1 KR100232236 B1 KR 100232236B1 KR 1019960071463 A KR1019960071463 A KR 1019960071463A KR 19960071463 A KR19960071463 A KR 19960071463A KR 100232236 B1 KR100232236 B1 KR 100232236B1
- Authority
- KR
- South Korea
- Prior art keywords
- overlay pattern
- insulating film
- measuring
- forming
- overlay
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Abstract
본 발명은 반도체소자의 정렬도 측정용 오버레이 패턴에 관한 것으로 특히, 정렬시키려는 두 마스크간의 단차가 큰 경우에 단차를 줄여 TIS(Tool Induced Shift)값을 개선에 적당한 정렬도 측정용 오버레이 패턴 형성방법에 관한 것이다.
본 발명에 따른 정렬도 측정용 오버레이 패턴 형성방법은 기판상에 제1절연막과 제1오버레이 패턴을 형성하는 단계, 상기 제1오버레이 패턴상에 제2절연막과, 제2절연막상에 제3절연막을 형성하는 단계, 상기 제3절연막상에 제1오버레이 패턴보다 넓은 크기의 제2오버레이 패턴을 형성하는 단계를 포함하여 두 오버레이 패턴간의 단차를 줄이므로써 두 패턴간의 이미지가 선명하게되어 TIS(Tool Induced Shift)값을 개선할 수 있는 효과가 있다.
Description
본 발명은 반도체소자의 정렬도 측정용 오버레이 패턴에 관한 것으로 특히,정렬시키려는 두 마스크간의 단차가 큰 경우에 단차를 줄여 TIS(Tool Induced Shift)값 개선하기에 적당한 정렬도 측정용 오버레이 패턴 형성방법에 관한 것이다.
일반적으로 반도체소자를 만들기 위해서는 여러장의 마스크를 필요로 하는데 웨이퍼상에 마스크를 형성한후 노광장비(stepper)를 사용하여 노광시킬 때 하층에 있는 패턴이 정확하게 정렬(align)되어 있는지를 확인하는 것이 필요하다.
이와 같은 확인을 위해 오버레이(overlay) 패턴을 형성하는데 상기 오버레이 패턴은 웨이퍼상의 메인칩 사이에 위치한 스크라이브레인(scribe lane)상에 형성하여 반도체장치의 정렬도를 측정한다.
이하에서, 첨부된 도면을 참조하여 종래 정렬도 측정용 오버레이 패턴 형성 방법을 설명하기로 한다.
제1(a)도 내지 제1(f)도는 종래 정렬도 측정용 오버레이 패턴 형성공정 단면도이다.
먼저, 제1(a)도에 나타낸 바와 같이, 반도체기판(1)의 스크라이브 레인(scribe lane)상에 산화막(2)과 질화막(3)을 차례로 형성한다. 그다음, 상기 질화막(3)상에 제1감광막(4)을 도포한다.
제1(b)도에 나타낸 바와 같이, 노광 및 현상공정으로 상기 제1감광막(4)을 선택적으로 패터닝하여 상기 질화막(3)의 소정영역에만 남도록 선택적으로 패터닝한다. 이때, 상기 패터닝된 제1감광막(4)은 제1감광막(4)하부의 질화막(3)을 패터닝하여 정렬도를 측정하기 위한 오버레이 패턴중 아우터 박스(Outer Box)로 패터닝할 때 사용하는 마스크이다.
제1(c)도에 나타낸 바와 같이, 패터닝된 상기 제1감광막(4)을 마스크로 이용한 식각공정으로 상기 질화막(3)을 선택적으로 제거하여 아우터 박스(Outer Box)(3a)로 형성한다. 그다음, 상기 제1감광막(4)을 제거한다. 이때, 상기 아우터 박스(Outer Box)(3a)는 일반적으로 30 ~ 40㎛의 크기로 형성한다.
제1(d)도에 나타낸 바와 같이, 상기 아우터 박스(3a)를 포함한 산화막(2)전면에 HLD층(5)과 BPSG층(6)을 차례로 형성한다. 그다음, 상기 BPSG층(6)을 포함한 전면을 열처리하여 상기 BPSG층(6)을 평탄화한다.
제1(e)도에 나타낸 바와 같이, 상기 BPSG층(6)전면에 제2감광막(7)을 도포한다.
제1(f)도에 나타낸 바와 같이, 노광 및 현상공정으로 이너 박스(Inner Box)영역을 정의한후 상기 제2감광막(7)을 패터닝하여 이너 박스(7a)를 형성한다. 즉, 상기 제2감광막(7)을 아우터 박스(3a)보다 작은 폭을 갖는 이너 박스(7)로 패터닝하여 이전의 공정과 현재 진행중인 공정에서의 정렬도를 측정하는 것이다. 이때, 상기 이너 박스(7a)는 일반적으로 약 10㎛정도의 크기로 형성한다. 이와 같은 아우터 박스(3a)와 이너 박스(7a)의 상대적인 변위를 측정, 비교하여 장비보정값인 TIS(Tool Induced Shift)값을 개선하는 것이다.
종래 정렬도 측정용 오버레이 패턴 형성방법에 있어서는 소자의 집적도가 증가하면 증가할수록 선행공정과 후속공정의 층(Layer)들은 더 큰 단차를 형성할 수 밖에 없게되는데 정렬시키려는 두층간의 단차가 크면 클수록 두층의 정렬 마스크인 이너 박스와 아우터 박스의 선명한 포커스(focus)를 찾기 힘든 문제가 발생한다. 결국 이로 인해 오버레이 패턴의 정확성을 검증하는 척도가 되는 TIS(Tool Induced Shift)값이 커지게 되어 오버레이 데이터에 대한 신뢰도가 저하되는 문제점이 발생하게 된다.
본 발명은 상기한 바와 같은 종래 정렬도 측정용 오버레이 패턴 형성방법의 문제점을 해결하기 위하여 안출한 것으로 두 마스크간의 단차가 큰 경우에 단차를 줄여 TIS(Tool Induced Shift)값을 개선하기에 적당한 정렬도 측정용 오버레이 패턴 형성방법을 제공하는데 그 목적이 있다.
제1(a)도 내지 제1(f)도는 종래 정렬도 측정용 오버레이 패턴 형성공정 단면도.
제2(a)도 내지 제2(f)도는 본 발명 제1실시예의 정렬도 측정용 오버레이 패턴 형성공정 단면도.
제3도는 본 발명 제2실시예의 정렬도 측정용 오버레이 패턴 단면구조도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체기판 11 : 제1절연막
12a : 제1오버레이 패턴 13 : 제1감광막
14 : 제3절연막 15 : 제4절연막
16 : 제2오버레이 패턴
본 발명에 따른 정렬도 측정용 오버레이 형성방법은 기판상에 제1절연막과 제1오버레이 패턴을 형성하는 단계, 상기 제1오버레이 패턴상에 제2절연막과 제2절연막상에 제3절연막을 형성하는 단계, 상기 제3절연막상에 제1오버레이 패턴보다 넓은 크기의 제2오버레이 패턴을 형성하는 단계를 포함한다.
이와 같은 본 발명 정렬도 측정용 오버레이 패턴의 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
제2(a)도 내지 제2(f)도는 본 발명 제1실시예의 정렬도 측정용 오버레이 패턴 형성공정 단면도이다. 이때, 본 발명 제1실시예는 제2오버레이 패턴을 형성하는 감광막 패턴을 제1오버레이 패턴상에 직접적으로 형성하는 메탈타입 현상방법을 나타낸 것이다.
먼저, 제2(a)도에 나타낸 바와 같이, 반도체기판(10)의 스크라이브 레인(scribe lane)상에 제1절연막(11)과 제2절연막(12)을 차례로 형성한다. 이때, 상기 제1절연막(11)은 산화막으로 형성하고, 제2절연막(12)은 질화막으로 형성한다. 그다음, 상기 제2절연막(12)상에 제1감광막(13)을 도포한다.
제2(b)도에 나타낸 바와 같이, 노광 및 현상공정으로 상기 제1감광막(13)을 선택적으로 패터닝하여 상기 제2절연막(12)의 소정영역에만 남긴다. 이때, 패터닝된 제1감광막(13)은 제1오버레이 패턴 형성영역을 마스킹시키는 것으로 통상의 정렬도 측정을 위한 오버레이 패턴의 크기 보다 작도록 형성한다.
제2(c)도에 나타낸 바와 같이, 상기 패터닝된 제1감광막(13)을 마스크로 이용한 식각공정으로 상기 제2절연막(12)을 선택적으로 제거하여 제1오버레이 패턴(12a)을 형성한다. 그다음, 상기 제1감광막(13)을 제거한다. 이때, 상기 제1오버레이 패턴(12a)은 종래에 정렬도 측정을 위하여 형성하였던 이너 박스(Inner Box)와 비슷한 크기를 갖도록 형성하였다.
제2(d)도에 나타낸 바와 같이, 제1오버레이 패턴(12a)을 포함한 제1절연막(11)전면에 제3절연막(14) 및 평탄화용 절연막인 제4절연막(15)을 차례로 형성한다. 그다음, 상기 전면을 열처리하여 제4절연막(15)을 평탄화시킨다.
제2(e)도에 나타낸 바와 같이, 상기 제4절연막(15)전면에 제2감광막(16)을 도포한다.
제2(f)도에 나타낸 바와 같이, 노광 및 현상공정으로 제2오버레이 패턴 형성영역을 정의한후 상기 제2감광막(16)을 패터닝하여 제2오버레이 패턴(16a)을 형성한다. 이때, 상기 제2오버레이 패턴(16a)은 제1오버레이 패턴(12a)보다 크게 형성하는 것으로 메탈타입(meyal type)으로 형성한다. 즉, 제2오버레이 패턴(16a)은 제1오버레이 패턴(12a)의 상층면에 직접적으로 감광막 패턴이 남도록 패터닝하는 것이다.
제3도는 본 발명 제2실시예의 정렬도 측정용 오버레이 패턴 단면구조도이다. 이때, 본 발명 제2실시예는 본 발명 제1실시예와 유사하나 제2오버레이 패턴의 구조가 콘택타입(contact type)이다. 즉, 제1오버레이 패턴상에 형성되는 제2오버레이 패턴이 감광막의 현상공정으로 제거되는 것으로 제거된 감광막이 오버레이 패턴의 역할을 하는 것이다.
본 발명 제2실시예의 정렬도 측정용 오버레이 패턴의 단면구조도는 기판(10)상에 형성되는 제1절연막(11)과, 제1절연막(11)의 소정영역상에 형성된 제1오버레이 패턴(12a)과 제1오버레이 패턴(12a)을 포함한 제1절연막(11)전면에 형성되는 제3절연막(14)과, 제3절연막(14)전면에 형성된 제4절연막(15)과, 제1오버레이 패턴(12a)에 인접한 제4절연막(15)상에만 형성된 제2오버레이 패턴(16a)으로 구성된다. 이와 같은 본 발명 제2실시예는 전반적으로 제1실시예와 유사하나 제4절연막(15)에 형성되는 감광막을 현상할 때 콘택타입으로 제1오버레이 패턴(12a)에서 일정간격으로는 감광막이 남아있지 않도록 하는 것이다.
본 발명에 따른 정렬도 측정용 오버레이 패턴 형성방법에 있어서는 정렬시키려는 두 층(layer)간의 정렬 순서를 바꿔 하부에 형성하는 제1오버레이 패턴보다 상층에 형성하는 제2오버레이 패턴이 크므로 두 층간의 단차문제가 어느 정도 해소되므로 결국 두 패턴간의 이미지(image)가 선명해져 오버레이 패턴의 정확성을 검증하는 척도가 되는 장비보정 값인 TIS(Tool Induced Shift)값이 줄어들게 되므로 오버레이 데이터에 대한 신뢰도를 상승시키는 효과가 있다.
Claims (3)
- 기판상에 제1절연막과 제1오버레이 패턴을 형성하는 단계; 상기 제1오버레이 패턴상에 제2절연막과 제2절연막상에 제3절연막을 형성하는 단계; 상기 제3절연막에 제1오버레이 패턴보다 넓은 크기의 제2오버레이 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 정렬도 측정용 오버레이 패턴 형성방법.
- 제1항에 있어서, 상기 제2오버레이 패턴은 상기 제3절연막상에 감광막을 도포하는 단계; 노광 및 현상공정으로 상기 감광막을 상기 제1오버레이 패턴보다 넓은 크기로 상기 제1오버레이 패턴상에 남기는 단계를 포함하여 이루어지는 것을 특징으로 하는 정렬도 측정용 오버레이 패턴 형성방법.
- 제2항에 있어서, 상기 제2오버레이 패턴은 상기 제1오버레이 패턴보다 넓은 크기로 상기 제1오버레이 패턴상에서 제거하는 것을 특징으로 하는 정렬도 측정용 오버레이 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071463A KR100232236B1 (ko) | 1996-12-24 | 1996-12-24 | 정렬도 측정용 오버레이 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071463A KR100232236B1 (ko) | 1996-12-24 | 1996-12-24 | 정렬도 측정용 오버레이 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980052474A KR19980052474A (ko) | 1998-09-25 |
| KR100232236B1 true KR100232236B1 (ko) | 1999-12-01 |
Family
ID=19490700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960071463A KR100232236B1 (ko) | 1996-12-24 | 1996-12-24 | 정렬도 측정용 오버레이 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100232236B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850148B1 (ko) * | 2005-12-28 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 이중 다마신 공정에서의 오버레이 측정 방법 |
-
1996
- 1996-12-24 KR KR1019960071463A patent/KR100232236B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980052474A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190823B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
| US5702567A (en) | Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features | |
| GB2291266A (en) | Submicroscopic pattern formation on semiconductors | |
| KR100281213B1 (ko) | 반도체 장치 제조 방법 | |
| KR100232236B1 (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| KR100215897B1 (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| US5902717A (en) | Method of fabricating semiconductor device using half-tone phase shift mask | |
| US6399259B1 (en) | Method of forming alignment marks for photolithographic processing | |
| JPH0795543B2 (ja) | エツチング方法 | |
| KR100457223B1 (ko) | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 | |
| JP2975871B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| KR100447257B1 (ko) | 중첩도측정마크제조방법 | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| KR100232216B1 (ko) | 정렬도 측정용 오버레이 패턴을 이용한 커패시터의 제조방법 | |
| KR20090044409A (ko) | 스페이서 패터닝을 이용한 패턴 형성방법 | |
| US6403978B1 (en) | Test pattern for measuring variations of critical dimensions of wiring patterns formed in the fabrication of semiconductor devices | |
| KR100299516B1 (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 | |
| KR20000043987A (ko) | 레이어 정렬 마크 | |
| KR19980076177A (ko) | 정렬도 측정용 오버레이 패턴 제조방법 | |
| KR20070064161A (ko) | 반도체 소자의 오버레이 키 패턴 형성 방법 | |
| KR100320798B1 (ko) | 레티클및이를이용한포토레지스트평가방법 | |
| KR100398576B1 (ko) | 정렬 정확도 향상방법 | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| KR100216675B1 (ko) | 사진식각 공정시의 바이어스 점검 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070827 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |