KR100457223B1 - 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 - Google Patents

정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 Download PDF

Info

Publication number
KR100457223B1
KR100457223B1 KR10-2001-0088237A KR20010088237A KR100457223B1 KR 100457223 B1 KR100457223 B1 KR 100457223B1 KR 20010088237 A KR20010088237 A KR 20010088237A KR 100457223 B1 KR100457223 B1 KR 100457223B1
Authority
KR
South Korea
Prior art keywords
pattern
forming
outer box
vertical bar
alignment mark
Prior art date
Application number
KR10-2001-0088237A
Other languages
English (en)
Other versions
KR20030059377A (ko
Inventor
김상원
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0088237A priority Critical patent/KR100457223B1/ko
Publication of KR20030059377A publication Critical patent/KR20030059377A/ko
Application granted granted Critical
Publication of KR100457223B1 publication Critical patent/KR100457223B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 포토리소그라피 공정에서 웨이퍼의 정렬을 위해 사용하는 정렬 마크를 중첩도(overlay) 측정 패턴으로 이용하기 위한 중첩도 측정 패턴 형성방법을 개시한다. 개시된 본 발명의 중첩도 측정 패턴 형성방법은, 웨이퍼의 스크라이브 라인 상에 도포된 절연막 부분에 수평 바(Bar) 패턴들로 구성된 수평 바 패턴 그룹들 또는 수직 바 패턴들로 구성된 수직 바 패턴 그룹들 사이에 반대되는 수직 바 패턴 그룹 또는 수평 바 패턴 그룹이 배치된 구조이면서, 웨이퍼 정렬 마크로 사용 가능한 아우터박스를 양각의 형태로 형성하는 단계; 상기 양각의 아우터박스 상에 구현하고자 하는 패턴의 물질막을 형성하는 단계; 및 상기 양각 아우터박스의 수평 바 패턴들 사이 및 수직 바 패턴들 사이 각각에 수평 바 패턴 및 수직 바 패턴 형상의 감광막 패턴으로 이루어지는 인너박스를 음각의 형태로 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법{METHOD FOR FORMING OVERLAY MEASUREMENT PATTERN CAPABLE OF USING WITH A ALIGNMENT MARK}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 포토리소그라피 공정에서 웨이퍼의 정렬을 위해 사용하는 정렬 마크(Alignment Mark)를 중첩도(overlay) 측정 패턴으로 이용하는 방법에 관한 것이다.
주지된 바와 같이, 반도체 제조 공정에서 콘택홀 또는 각종 패턴들은 포토리소그라피(Photolithography) 공정을 통해 형성된다. 이러한 포토리소그라피 공정은, 크게, 식각대상층 상에 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 식각 베리어로 이용해서 상기 식각대상층을 식각하는 공정을 포함하며, 여기서, 상기 감광막 패턴을 형성하는 공정은 식각대상층 상에 감광막을 도포하는 공정과, 도포된 감광막을 임의의 노광 마스크(reticle)를 이용하여 선택적으로 노광하는 공정 및 소정의 화학용액을 사용하여 노광되거나, 또는, 노광되지 않은 감광막 부분을 제거하여 소정 형상의 감광막 패턴을 형성하는 현상 공정을 포함한다.
한편, 이와 같은 포토리소그라피 공정으로 패턴을 형성함에 있어서는 웨이퍼와 노광 마스크간의 정렬(Alignment)이 매우 중요하다. 이것은 실제 얻고자 하는 패턴이 웨이퍼 상의 정확한 위치에 정확한 크기로 형성되어야만 하기 때문이다.
따라서, 통상의 반도체 제조 공정에서는 웨이퍼의 정확한 정렬를 위해 정렬 마크(Alignment mark)를 구비시키고 있으며, 이러한 정렬 마크를 이용해서 웨이퍼 상에 구현되는 패턴이 정확한 위치 및 정확한 크기로 형성되도록 하고 있다.
또한, 포토리소그라피 공정을 진행한 후에는 웨이퍼 상에 이미 구현된 하부레이어와 현 공정에서 형성하는 상부레이어가 잘 중첩되어 있는 가를 측정하여야 하며, 이를 위해, 특정 패턴과 이전 또는 이후에 형성된 패턴간의 정렬 상태를 파악 및 보정하기 위한 중첩도(overlay) 측정 패턴을 설치하고 있다. 특히, 상기 중첩도 측정 패턴은 그 측정 값을 스캐너(scanner) 또는 스텁퍼(steppter)와 같은 노광 장비에 피드-백(feed-back)하기 때문에 하부 레이어와 상부 레이어간의 중첩도를 향상시키기 위한 수단으로서 매우 중요하다.
이와 같은 정렬 마크 및 중첩도 측정 패턴은 통상 웨이퍼에서 다이(Die)와 다이 사이를 분할하는 스크라이브 라인(Scribe line) 내에 설치된다.
예를들어, 상기 정렬 마크는, 도 1에 도시된 바와 같이, 등간격으로 배열된 수평 바 패턴 그룹들(a, c) 사이에 등간격으로 배열된 수직 바 패턴 그룹(b)이 배치된 구조로 형성되거나, 또는, 등간격으로 배열된 수직 바 패턴 그룹들(d, f) 사이에 등간격으로 배열된 수평 바 패턴 그룹(e)이 배치된 구조로 형성된다.
상기 중첩도 측정 패턴은, 도 2에 도시된 바와 같이, 이전 레이어에서 형성된 아우터박스(Outer Box : 1)와 상기 아우터박스(1) 내에 배치되도록 현 레이어에서 형성한 인너박스(Inner Box : 2)를 포함하는 박스-인-박스(Box-In-Box) 구조로 형성된다. 여기서, 상기 아우터박스(1)는 하층 패턴으로 이루어지는 반면, 상기 인너박스(2)는 상기 하부층 패턴을 패터닝하기 위해 포토리소그라피 공정을 통해 형성되는 감광막 패턴으로 이루어진다.
또한, 상기 중첩도 측정 패턴은, 도 1에서의 좌측 도면과 같이 단순한 박스-인-박스 구조로 형성될 수 있음은 물론, 도 1에서의 우측 도면과 같이 멀티 박스-인-박스 구조로도 형성 가능하고, 도시하지는 않았으나, 그 이외에 다양한 형태로 형성 가능하다.
예컨데, 상기 멀티 박스-인-박스 구조의 중첩도 측정 패턴을 형성하기 위해, 도 3에 도시된 바와 같이, 종래에는 전 공정 단계에서 TEOS 또는 BPSG와 같은 산화막 재질이 절연막(11)에 사진틀 형상으로 요홈(12)을 형성하여 음각의 형태로 아우터박스(1)를 형성한 후, 현 공정 단계에서 구현하고자 하는 매질인 금속막(13)의 증착하고, 그런다음, 상기 금속막(13) 상에 포토리소그라피 공정으로 감광막 패턴(14)을 형성하여 양각의 형태로 상기 아우터박스(1) 내에 배치되는 인너박스(2)를 형성한다.
또한, 상기와 같은 중첩도 측정 패턴을 이용한 중첩도 측정 방법에 있어서, 도 4에 도시된 바와 같이, 종래에는 간섭계를 이용한 화상처리 방식으로 웨이퍼 상에 구현된 중첩도 측정 패턴, 즉, 아우터박스(1) 및 인너박스(2)를 CCD 카메라로 촬상한 다음, 에지(edge) 검출 알고리즘(algolithm)을 이용해 상기 아우터박스(1)와 인너박스(2)의 각 에지를 검출하여 하부레이어와 상부레이어간의 중첩도를 측정한다.
그러나, 종래에는 전술한 바와 같은 구조의 정렬 마크 및 중첩도 측정 패턴을 별도의 공간에 각각 형성하고 있기 때문에 효율적이지 못하며, 이에 따라, 웨이퍼 정렬 및 중첩도 측정에 많은 비용 및 시간이 소요되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 중첩도 측정 패턴을 정렬 마크로 이용 가능하도록 한 중첩도 측정 패턴 형성방법을 제공함에 그 목적이 있다.
도 1은 웨이퍼 정렬 마크를 도시한 평면도.
도 2는 중첩도 측정 패턴을 도시한 평면도.
도 3은 종래의 중첩도 측정 패턴 형성방법을 설명하기 위한 단면도.
도 4는 종래 중첩도 측정 패턴의 에지 검출 방법을 설명하기 위한 도면.
도 5a 및 도 5b는 본 발명의 실시예에 따른 정렬 마크 및 이를 이용한 중첩도 측정 패턴 형성방법을 설명하기 위한 평면도.
도 6은 도 5b의 "Ⅵ" 부분에 대한 확대 단면도.도 7은 도 5b의 "Ⅵ" 부분에 대한 다른 확대 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
41 : 절연막 43 : 금속막
44a : 양각의 감광막 패턴 44b : 음각의 감광막 패턴
51 : 수평 바 패턴 52 : 수직 바 패턴
60 : 아우터박스 62 : 인너박스
상기와 같은 목적을 달성하기 위한 본 발명의 중첩도 측정 패턴 형성방법은, 웨이퍼의 스크라이브 라인 상에 도포된 절연막 부분에 수평 바(Bar) 패턴들로 구성된 수평 바 패턴 그룹들 또는 수직 바 패턴들로 구성된 수직 바 패턴 그룹들 사이에 반대되는 수직 바 패턴 그룹 또는 수평 바 패턴 그룹이 배치된 구조이면서, 웨이퍼 정렬 마크로 사용 가능한 아우터박스를 양각의 형태로 형성하는 단계; 상기 양각의 아우터박스 상에 구현하고자 하는 패턴의 물질막을 형성하는 단계; 및 상기 양각 아우터박스의 수평 바 패턴들 사이 및 수직 바 패턴들 사이 각각에 수평 바 패턴 및 수직 바 패턴 형상의 감광막 패턴으로 이루어지는 인너박스를 음각의 형태로 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 정렬 마크를 중첩도 측정 패턴으로 이용할 수 있기 때문에, 정렬 마크와 중첩도 측정 패턴을 각각 형성할 필요가 없으며, 따라서, 웨이퍼 효율을 높일 수 있고, 그에 상응하여 비용 및 시간을 절감할 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 중첩도 측정 패턴 형성방법을 설명하기 위한 도면으로서, 이를 설명하면 다음과 같다.
먼저, 도 5a에 도시된 바와 같이, 웨이퍼 상의 특정 영역, 바람직하게, 스크라이브 라인 상에 도포된 절연막 부분에 중첩도 측정용 아우터박스(60)를 형성한다. 상기 아우터박스(60)은 노광 공정시에 웨이퍼의 정렬 마크로 이용할 수 있도록 종래의 정렬 마크와 유사한 형태로 형성한다.
자세하게, 상기 아우터박스(60)은, 종래의 정렬 마크와 유사하게, 수평 바 패턴들(51)로 구성된 수평 바 패턴 그룹들(A, C) 사이에 수직 바 패턴들(52)로 구성된 수직 바 패턴 그룹(B)이 배치된 구조, 또는, 수직 바 패턴 그룹들(D, F) 사이에 수평 바 패턴 그룹(E)이 배치된 구조로 형성하며, 반면, 종래의 정렬 마크와는 상이하게, 수평 바 패턴 그룹(A, C, E) 및 수직 바 패턴 그룹들(B, D, F) 각각에서 중간에 배치되는 수평 바 패턴 및 수직 바 패턴을 각각 생략한 형태로 형성한다. 이때, 상기 수평 바 패턴(51) 및 수직 바 패턴(52)은 절연막의 식각을 통해 홈과 같은 음각의 형태로 형성하거나, 또는, 바 패턴들 각각이 표면 위로 돌출되는 양각의 형태로 형성할 수 있다.
계속해서, 수평 및 수직 바 패턴들(51, 52)로 구성된 아우터박스(60) 상에 구현하고자 하는 패턴의 물질막, 예컨데, 금속막(도시안됨)을 증착한다. 그런다음, 상기 금속막 상에 감광막을 도포한 상태에서, 상기 아우터박스(60)를 이용하여 웨이퍼를 정렬시킨다.
이때, 상기 아우터박스(60)는 종래의 웨이퍼 정렬 마크와 유사한 형상을 갖기 때문에, 별도의 정렬 마크의 형성없이, 그 자체를 웨이퍼 정렬 마크로서 이용할수 있다. 즉, 상기 아우터박스(60)는 X축 및 Y축 방향으로 배열된 바 패턴들로 구성되기 때문에, 이러한 바 패턴들에 레이저를 조사한 후, 산란되는 빛의 위치를 화상처리 방식에 따라 이미지화시키고, 이렇게 이미지화된 데이터를 특정 알고리즘에 대입함으로써, 웨이퍼의 정렬 상태를 파악할 수 있다.
다음으로, 도포된 감광막에 대한 노광을 수행한 후, 노광된 감광막에 대한 현상을 수행하여, 도 5b에 도시된 바와 같이, 감광막 패턴으로 이루어지는 인너박스(62)를 형성함으로써, 본 발명의 중첩도 측정 패턴을 완성한다.
여기서, 도 6에 도시된 바와 같이, 상기 인너박스(62)는 양각의 감광막 패턴(44a)으로 형성하거나, 또는, 음각의 감광막 패턴(44b)으로 형성할 수 있다. 아울러, 아우터박스(60)는 음각의 형태로 형성할 수 있다. 도 6에서, 미설명된 도면부호 41은 절연막, 43은 금속막을 각각 나타낸다.한편, 도 7에 도시된 바와 같이, 아우터박스(60)는 양각의 형태로 형성하고, 인너박스(62)는 음각의 형태로 형성할 수 있다.
상기와 같은 본 발명의 중첩도 측정 패턴 형성방법은 아우터박스를 종래의 웨이퍼 정렬 마크와 유사한 형태로 형성함으로써, 상기 아우터박스를 노광 공정시에 웨이퍼 정렬 마크로 이용할 수 있으며, 아울러, 후속에서는 중첩도 측정 패턴으로서 이용할 수 있도록 하기 때문에, 상기 웨이퍼 정렬 마크를 별도로 형성할 필요가 없으며, 따라서, 종래와 비교해서 웨이퍼 효율을 높일 수 있다.
이상에서와 같이, 본 발명은 바 패턴들로 구성되는 정렬 마크를 형성하되, 기존 형상에서 일부를 생략한 상태로 형성하고, 그런다음, 후속에서 생략된 바 패턴의 위치에 감광막 패턴을 형성함으로써, 상기 정렬 마크를 웨이퍼 정렬에 사용할수 있음은 물론, 중첩도 측정 패턴으로도 이용할 수 있다.
따라서, 정렬 마크와 중첩도 측정 패턴을 별도의 공간에 각각 형성할 필요가 없으므로, 웨이퍼 효율을 높일 수 있고, 아울러, 웨이퍼 정렬 및 중첩도 측정에 소요되는 비용 및 시간을 절감할 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 웨이퍼의 스크라이브 라인 상에 도포된 절연막 부분에 수평 바(Bar) 패턴들로 구성된 수평 바 패턴 그룹들 또는 수직 바 패턴들로 구성된 수직 바 패턴 그룹들 사이에 반대되는 수직 바 패턴 그룹 또는 수평 바 패턴 그룹이 배치된 구조이면서, 웨이퍼 정렬 마크로 사용 가능한 아우터박스를 양각의 형태로 형성하는 단계;
    상기 양각의 아우터박스 상에 구현하고자 하는 패턴의 물질막을 형성하는 단계; 및
    상기 양각 아우터박스의 수평 바 패턴들 사이 및 수직 바 패턴들 사이 각각에 수평 바 패턴 및 수직 바 패턴 형상의 감광막 패턴으로 이루어지는 인너박스를 음각의 형태로 형성하는 단계를 포함하는 것을 특징으로 하는 중첩도 측정 패턴 형성방법.
  2. 삭제
  3. 삭제
KR10-2001-0088237A 2001-12-29 2001-12-29 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 KR100457223B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088237A KR100457223B1 (ko) 2001-12-29 2001-12-29 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088237A KR100457223B1 (ko) 2001-12-29 2001-12-29 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20030059377A KR20030059377A (ko) 2003-07-10
KR100457223B1 true KR100457223B1 (ko) 2004-11-16

Family

ID=32215819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088237A KR100457223B1 (ko) 2001-12-29 2001-12-29 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100457223B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663347B1 (ko) 2004-12-21 2007-01-02 삼성전자주식회사 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870031B (zh) * 2016-04-19 2019-01-04 上海华虹宏力半导体制造有限公司 外延生长监控图形及监控方法
CN113394198A (zh) * 2021-05-28 2021-09-14 上海华力微电子有限公司 光刻对准标记及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990051331A (ko) * 1997-12-19 1999-07-05 윤종용 반도체 제조 공정의 오버랩 측정용 오버레이 키
JPH11307418A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp マスク合わせマークおよびマスク合わせ方法
KR20000054903A (ko) * 1999-02-01 2000-09-05 김영환 반도체 노광장비용 얼라인키
KR20010084647A (ko) * 2000-02-28 2001-09-06 윤종용 사진공정을 위한 얼라인먼트 키의 구조
KR20020073644A (ko) * 2001-03-15 2002-09-28 주식회사 하이닉스반도체 얼라인먼트 마크
KR20030002274A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체소자의 중첩마크

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990051331A (ko) * 1997-12-19 1999-07-05 윤종용 반도체 제조 공정의 오버랩 측정용 오버레이 키
JPH11307418A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp マスク合わせマークおよびマスク合わせ方法
KR20000054903A (ko) * 1999-02-01 2000-09-05 김영환 반도체 노광장비용 얼라인키
KR20010084647A (ko) * 2000-02-28 2001-09-06 윤종용 사진공정을 위한 얼라인먼트 키의 구조
KR20020073644A (ko) * 2001-03-15 2002-09-28 주식회사 하이닉스반도체 얼라인먼트 마크
KR20030002274A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체소자의 중첩마크

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663347B1 (ko) 2004-12-21 2007-01-02 삼성전자주식회사 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법
US7582899B2 (en) 2004-12-21 2009-09-01 Samsung Electronics Co., Ltd. Semiconductor device having overlay measurement mark and method of fabricating the same

Also Published As

Publication number Publication date
KR20030059377A (ko) 2003-07-10

Similar Documents

Publication Publication Date Title
US7241541B2 (en) Method of the adjustable matching map system in lithography
JP2009510770A (ja) オーバーレイ精度とパターン配置誤差とを同時に測定する方法
JP4567110B2 (ja) 装置能力測定による近接効果測定方法及び装置
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
US20030224261A1 (en) Two-dimensional structure for determining an overlay accuracy by means of scatterometry
US20040212796A1 (en) Method and mark for metrology of phase errors on phase shift masks
US6803292B2 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
US6737205B2 (en) Arrangement and method for transferring a pattern from a mask to a wafer
US7056625B2 (en) Focus detection structure
KR100457223B1 (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
JP2001083688A (ja) フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法
US6838217B1 (en) Define overlay dummy pattern in mark shielding region to reduce wafer scale error caused by metal deposition
KR100545208B1 (ko) 반도체 소자 제조장치 및 제조 방법
KR20050111821A (ko) 오버레이 마크
US6784070B2 (en) Intra-cell mask alignment for improved overlay
KR0172287B1 (ko) 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법
KR100559619B1 (ko) 중첩도 측정용 정렬 마크 및 그 제조 방법
KR100283483B1 (ko) 중첩도 측정용 타겟 제조 방법
KR20010028305A (ko) 위치정합 보정 방법
KR100424391B1 (ko) 반도체 제조 공정에 있어서 얼라인 측정 방법
KR100780761B1 (ko) 마스크 프로세스를 통한 위치 보정 제어 방법
KR100349106B1 (ko) 반도체 미세 패턴 변위 측정 방법
US7175951B1 (en) Two mask in-situ overlay checking method
KR20060000554A (ko) 반도체 장치와 이의 제조 방법
KR20010061363A (ko) 스텝퍼와 스캐너 방식의 노광장치를 이용하는 반도체 소자제조 공정에서의 중첩도 향상 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee