KR100349106B1 - 반도체 미세 패턴 변위 측정 방법 - Google Patents
반도체 미세 패턴 변위 측정 방법 Download PDFInfo
- Publication number
- KR100349106B1 KR100349106B1 KR1019990067893A KR19990067893A KR100349106B1 KR 100349106 B1 KR100349106 B1 KR 100349106B1 KR 1019990067893 A KR1019990067893 A KR 1019990067893A KR 19990067893 A KR19990067893 A KR 19990067893A KR 100349106 B1 KR100349106 B1 KR 100349106B1
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- layer
- pattern
- coordinate value
- center coordinate
- Prior art date
Links
- 238000006073 displacement reaction Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000691 measurement method Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 7
- 230000004075 alteration Effects 0.000 abstract description 3
- 238000005286 illumination Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
본 발명은 반도체 미세 패턴 변위(displacement) 측정 방법에 관한 것이다.
본 발명은 반도체 미세 패턴 변위 측정 방법에 있어서, 반도체 미세 패턴 변위(displacement) 측정 방법에 있어서, 테스트 모듈(test module)을 제공하는 단계와; 반도체 기판을 제공하는 단계와; 반도체 기판상에 제 1 감광막(photoresist)을 도포하는 단계와; 테스트 모듈의 배열에 따라 패터닝 공정을 수행하여 제 1 층을 형성하는 단계와; 제 1 층을 식각(etching)하여 트렌치 영역(trench area)을 형성하는 단계와; 제 1 감광막을 제거함으로써 제 1 홀(hole)을 형성하는 단계와; 제 1 층상에 제 2 감광막을 도포하는 단계와; 테스트 모듈의 배열에 따라 패터닝 공정을 수행하여 제 2 층을 형성함으로써 제 2 홀을 형성하는 단계와; 제 1 홀의 중심 좌표값(X) 및 상기 제 2 홀의 중심 좌표값(Y)을 산출하는 단계와; 제 1 홀의 중심 좌표값(X)과 상기 제 2 홀의 중심 좌표값(Y)의 차(X-Y)를 연산하는 단계로 이루어진다. 따라서, 본 발명은 홀 패턴을 이용하여 패턴의 변위를 측정하므로써 패턴의 고집적화 및 조명계의 발달에 적응적으로 대처하여, 보다 정확하고 미세한 패턴 변위 측정이 가능하게 되므로써 렌즈의 수차 성분을 보다 정밀하게 측정할 수 있는 효과가 있다.
Description
본 발명은 반도체 패턴 변위(displacement) 측정 방법에 관한 것으로, 특히, 고집적화된 반도체 패턴의 변위 측정이 가능한 반도체 미세 패턴 변위 측정 방법에 관한 것이다.
종래의 반도체 패터닝(patterning) 공정에서는 레티클(reticle)상의 스크라이브 라인(scribe line)(도시 생략됨) 내부의 소정 위치에 오버레이 마크(overlay mark)를 전사하여 패턴 변위를 측정하였다. 이러한 오버레이 마크는 도 1에 도시되어 있다.
도 1에 도시한 바와 같이, 오버레이 마크는 한 변(A)이 20∼30㎛의 외부 박스(outer box)(10)와, 한 변(B)이 10∼20㎛의 내부 박스(inner box)(20)로 이루어져 있으며, 각 박스(10),(20)의 바(bar)의 폭(C)은 2㎛이다.
외부 박스(10)는 패터닝 공정의 제 1 층의 레티클 스크라이브 라인(도시 생략)내에 전사되고, 내부 박스(20)는 제 2 층의 레티클 스크라이브 라인(도시 생략)내에 전사되는데, 변위 측정은 이러한 외부 및 내부 박스(10),(20)의 정렬 상태가 동일한 비율로 전사되는지를 검사하는 것이다.
즉, 외부 박스(10)와 내부 박스(20)를 오버랩(over-lap)시키면, 도시한 바와 같이, 크기가 작은 내부 박스(20)가 외부 박스(10) 내부에 포함되는 바, 외부 박스(10)의 바 안쪽과 내부 박스(20)의 바 바깥쪽간의 거리 비율을 측정하여 패턴 변위를 측정할 수 있다.
이러한 오버레이 마크를 이용한 패턴 변위 측정 방법은 반도체 패터닝 공정의 보다 정확한 패턴 형성에 지대한 공헌을 하였으나, 패턴이 미세화 또는 고집적화 됨에 따라 일반적인 오버레이 마크를 이용하여 패턴 변위를 측정하는데는 한계에 다다르게 되었다.
즉, 패턴이 미세화 되면 오버레이 마크에서 읽어들인 패턴의 변위도 미세화 (예를 들어, 1㎛이내)되는 바, 웨이퍼 위에 패터닝된 형태의 변위와 차이가 많이 발생하므로, 이러한 오버레이 마크로는 보다 정밀한 측정 방법의 적용이 불가능하였다.
따라서, 종래의 오버레이 마크를 이용한 패턴 변위 측정 방법에서는, 일반적인 조명계, 예컨대, 수은등이 아닌, 전자빔을 사용(패턴의 고집적화에 따른 결과)하여 패터닝 공정을 수행하는 경우, 패턴 변위 측정이 불가능하였다. 즉, 상술한 미세 패턴의 형성과 측정을 통한 렌즈의 성분, 즉, 수차 성분을 정밀하게 측정할 수 없다는 문제가 제기되었다.
또한, 상술한 바와 같이, 오버레이 마크 형성을 위해서는 2개의 레티클이 필요한 바, 반도체 제조 비용이 상승한다는 문제도 제기되었다.
따라서, 본 발명은 상술한 문제들을 해결하기 위해 안출한 것으로, 동일한 레티클(reticle)을 이용하여 제 1 및 제 2 층 형성시 생성되는 내부 홀(inner hole) 및 외부 홀(outer hole)의 중앙 좌표값을 구하고 그 차 값을 연산하여, 고집적화된 패턴의 공정 변위(displacement)를 관측하고, 보다 정밀한 렌즈 성분을 측정할 수 있게 한 반도체 미세 패턴 변위 측정 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위하여 본 발명은, 반도체 미세 패턴 변위 측정 방법에 있어서, 테스트 모듈을 제공하는 단계와; 반도체 기판을 제공하는 단계와; 반도체 기판상에 제 1 감광막을 도포하는 단계와; 테스트 모듈의 배열에 따라 패터닝 공정을 수행하여 제 1 층을 형성하는 단계와; 제 1 층을 식각하여 트렌치 영역을 형성하는 단계와; 제 1 감광막을 제거함으로써 제 1 홀을 형성하는 단계와; 제 1 층상에 제 2 감광막을 도포하는 단계와; 테스트 모듈의 배열에 따라 패터닝 공정을 수행하여 제 2 층을 형성함으로써 제 2 홀을 형성하는 단계와; 제 1 홀의 중심 좌표값(X) 및 상기 제 2 홀의 중심 좌표값(Y)을 산출하는 단계와; 제 1 홀의 중심 좌표값(X)과 상기 제 2 홀의 중심 좌표값(Y)의 차(X-Y)를 연산하는 단계를 포함하는 반도체 미세 패턴 변위 측정 방법을 제공한다.
도 1은 종래 반도체 패턴 변위 측정에 사용되는 오버레이 마크(overlay mark를 개략적으로 도시한 도면,
도 2는 본 발명의 일실시예에 따른 테스트 모듈(test module)의 구성도,
도 3a 내지 도 3d는 본 발명의 바람직한 실시예에 따른 반도체 미세 패턴 변위 측정에 사용되는 내부 홀(inner hole) 및 외부 홀(outer hole) 형성을 위한 패터닝 과정을 도시한 도면,
도 4는 도 3d의 A부분을 확대한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 외부 박스(outer box)
20 : 내부 박스(inner box)
30 : 테스트 모듈
40 : 밀집 홀 테스트 모듈(dense hole test module)
50 : 격리 홀 테스트 모듈(isolation hole test module)
100 : 반도체 기판
101 : 트렌치 영역(trench area)
102, 104 : 감광막(photoresist)
106 : 내부 홀
108 : 외부 홀
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
설명에 앞서, 본 실시예에서는 도 2에 도시한 바와 같이, 밀집(dense) 영역(40)과 격리(isolation) 영역(50)으로 형성된 오버레이 패턴(overlay pattern)을 테스트 패턴(test pattern)(30)으로 사용하였으며, 이러한 테스트 패턴(30)의 사용으로 후술하는 바와 같이, 2개의 패턴 층에 대해서 동일한 레티클(reticle)을 구현할 수 있을 것이다.
이하, 본 발명의 바람직한 실시예에 따른 반도체 미세 패턴 변위 측정에 사용되는 내부 홀(inner hole) 및 외부 홀(outer hole) 형성을 위한 패터닝 과정을 첨부한 도 3a내지 도 3d를 참조하여 상세하게 설명한다.
먼저, 도 3a의 반도체 기판(100)의 수직 단면 구조에 나타난 바와 같이, 제공되는 반도체 기판(100)상에 제 1 감광막(photoresist)(102)을 도포하고, 상술한 테스트 모듈(30)의 배열에 따라 패터닝 공정을 수행하여 제 1 패턴 층을 형성한다.
이후, 식각(etching) 공정을 수행하여 제 1 패턴 층에 트렌치 영역(trench area)(101)을 형성한다. 이러한 식각 공정 이후의 반도체 기판(100)의 수직 단면 구조는 도 3b에 도시되어 있다.
식각 공정이 완료되면, 제 1 층상의 제 1 감광막(102)을 제거하여 도 3c에 도시한 바와 같은 단면 구조를 형성한다. 이렇게 식각 및 감광막 제거 공정이 진행됨에 따라 반도체 기판(100)상에는 일정 크기의 공간이 형성되며, 이러한 공간은 후술하는 바와 같은 내부 홀로 이용될 수 있을 것이다.
도 3c의 공정이 완료되면, 제 1 층상에 제 2 감광막(104)을 도포하고, 상술한 테스트 모듈(30)의 배열에 따라 패터닝 공정을 수행하여 제 2 층을 형성한다. 이러한 제 2 층의 패턴 구조는 도 3d의 단면도에 도시되어 있으며, 제 2 층의 패턴 구조에 따라 내부 홀 및 외부 홀이 형성되어 제 1 층 및 제 2 층 형성에 따른 패턴 변위가 측정될 수 있을 것이다.
즉, 도 4는 도 3c의 A부분을 확대한 평면도로서, 제 1 층 형성시의 내부 홀(106)과 제 2 층 형성시의 외부 홀(108)의 변위 차에 따라 패턴 변위의 측정이가능하다.
상세하게 설명하면, 먼저, 제 1 층의 식각 및 감광막 제거 공정에 따른 결과로 관측되는 내부 홀(106)의 중심 좌표값(X)과, 제 2 감광막(104)으로 2차 패터닝된 제 2 층 형성시 관측되는 외부 홀(108)의 중심 좌표값(Y)을 각각 산출한다.
이렇게 산출된 내부 홀(106)의 중심 좌표값(X)과 외부 홀(108)의 중심 좌표값(Y)의 차값(X-Y)을 연산하여 각 홀(106),(108)의 이동 변위를 측정하므로써, 반도체 미세 패턴 변위를 측정할 수 있다.
이상 설명한 바와 같이, 본 발명은 홀(hole) 패턴을 이용하여 패턴의 변위를 측정하므로써 패턴의 고집적화 및 조명계의 발달에 적응적으로 대처하여, 보다 정확하고 미세한 패턴 변위 측정이 가능하게 되므로써 렌즈의 수차 성분을 보다 정밀하게 측정할 수 있는 효과가 있다.
Claims (5)
- 반도체 미세 패턴 변위(displacement) 측정 방법에 있어서,테스트 모듈(test module)을 제공하는 단계와;반도체 기판을 제공하는 단계와;상기 반도체 기판상에 제 1 감광막(photoresist)을 도포하는 단계와;상기 테스트 모듈의 배열에 따라 패터닝 공정을 수행하여 제 1 층을 형성하는 단계와;상기 제 1 층을 식각(etching)하여 트렌치 영역(trench area)을 형성하는 단계와;상기 제 1 감광막을 제거함으로써 제 1 홀을 형성하는 단계와;상기 제 1 층상에 제 2 감광막을 도포하는 단계와;상기 테스트 모듈의 배열에 따라 패터닝 공정을 수행하여 제 2 층을 형성함으로써 제 2 홀을 형성하는 단계와;상기 제 1 홀의 중심 좌표값(X) 및 상기 제 2 홀의 중심 좌표값(Y)을 산출하는 단계와;상기 제 1 홀의 중심 좌표값(X)과 상기 제 2 홀의 중심 좌표값(Y)의 차(X-Y)를 연산하는 단계를 포함하는 것을 특징으로 하는 반도체 미세 패턴 변위 측정 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 1 홀은 내부 홀(inner hole)이며, 상기 제 2 홀은 상기 내부 홀보다 큰 직경의 외부 홀(outer hole)인 것을 특징으로 하는 반도체 미세 패턴 변위 측정 방법.
- 제 1 항에 있어서,상기 테스트 모듈은 격리(isolation) 영역과 밀집(dense) 영역으로 형성된 오버레이 패턴(overlay pattern)인 것을 특징으로 하는 반도체 미세 패턴 변위 측정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067893A KR100349106B1 (ko) | 1999-12-31 | 1999-12-31 | 반도체 미세 패턴 변위 측정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067893A KR100349106B1 (ko) | 1999-12-31 | 1999-12-31 | 반도체 미세 패턴 변위 측정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010066294A KR20010066294A (ko) | 2001-07-11 |
| KR100349106B1 true KR100349106B1 (ko) | 2002-08-14 |
Family
ID=19634982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990067893A KR100349106B1 (ko) | 1999-12-31 | 1999-12-31 | 반도체 미세 패턴 변위 측정 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100349106B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63199416A (ja) * | 1987-02-16 | 1988-08-17 | Canon Inc | 位置ずれ測定用マ−クおよびこれを用いた位置ずれ測定方法 |
| JPH07302824A (ja) * | 1994-05-09 | 1995-11-14 | Sony Corp | パターン層の位置測定方法並びにテストパターン層及びその形成方法 |
| KR19980018864A (ko) * | 1996-08-21 | 1998-06-05 | 가네꼬 히사시 | 형상 시뮬레이션방법 (a method of deposition profile simulation) |
| JPH10270354A (ja) * | 1997-01-24 | 1998-10-09 | Miyagi Oki Denki Kk | 重ね合わせ精度測定方法 |
-
1999
- 1999-12-31 KR KR1019990067893A patent/KR100349106B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63199416A (ja) * | 1987-02-16 | 1988-08-17 | Canon Inc | 位置ずれ測定用マ−クおよびこれを用いた位置ずれ測定方法 |
| JPH07302824A (ja) * | 1994-05-09 | 1995-11-14 | Sony Corp | パターン層の位置測定方法並びにテストパターン層及びその形成方法 |
| KR19980018864A (ko) * | 1996-08-21 | 1998-06-05 | 가네꼬 히사시 | 형상 시뮬레이션방법 (a method of deposition profile simulation) |
| JPH10270354A (ja) * | 1997-01-24 | 1998-10-09 | Miyagi Oki Denki Kk | 重ね合わせ精度測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010066294A (ko) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190823B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
| US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
| US5545570A (en) | Method of inspecting first layer overlay shift in global alignment process | |
| US8143731B2 (en) | Integrated alignment and overlay mark | |
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| JP2000133576A (ja) | 位置ずれ計測マーク及び位置ずれ計測方法 | |
| KR100349106B1 (ko) | 반도체 미세 패턴 변위 측정 방법 | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| KR100519374B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
| JP3351382B2 (ja) | 重ね合わせ精度測定方法。 | |
| KR100457223B1 (ko) | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 | |
| KR100355772B1 (ko) | 주사 전자 현미경의 반도체 미세 패턴 변위 측정 방법 | |
| KR100355771B1 (ko) | 반도체 미세 패턴 변위 측정 방법 | |
| KR20040059251A (ko) | 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 | |
| JPH1174189A (ja) | マスクの位置ずれ検出用マーク | |
| KR100255087B1 (ko) | 더미셀이 형성된 스테퍼용 레티클 | |
| KR100283483B1 (ko) | 중첩도 측정용 타겟 제조 방법 | |
| KR100352836B1 (ko) | 반도체 소자의 중첩 정밀도 측정 마크 | |
| KR100442058B1 (ko) | 오버레이 측정 타겟 및 그를 이용한 해상도 측정방법 | |
| KR20060104830A (ko) | 반도체 소자의 중첩정밀도 측정 마크 | |
| KR20020045744A (ko) | 반도체 소자의 오버레이 마크 | |
| KR20030080401A (ko) | 패턴들의 중첩을 측정하기 위한 중첩 마크 | |
| KR20020052464A (ko) | 반도체소자의 중첩정밀도 측정마크 | |
| KR20040008046A (ko) | 마스크 노광방법 | |
| KR19990003154A (ko) | 반도체 소자의 중첩도 측정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090722 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |