KR20030080401A - 패턴들의 중첩을 측정하기 위한 중첩 마크 - Google Patents
패턴들의 중첩을 측정하기 위한 중첩 마크 Download PDFInfo
- Publication number
- KR20030080401A KR20030080401A KR1020020018997A KR20020018997A KR20030080401A KR 20030080401 A KR20030080401 A KR 20030080401A KR 1020020018997 A KR1020020018997 A KR 1020020018997A KR 20020018997 A KR20020018997 A KR 20020018997A KR 20030080401 A KR20030080401 A KR 20030080401A
- Authority
- KR
- South Korea
- Prior art keywords
- vernier
- overlap
- dummy pattern
- bar
- intaglio
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 24
- 238000005498 polishing Methods 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 16
- 238000005259 measurement Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 패턴들의 중첩을 측정하기 위해 모 버니어 및 자 버니어로 구성된 중첩 마크에 관한 것으로, 모 버니어의 내측에 내부 더미 패턴을, 모 버니어의 외측에 외부 더미 패턴을 형성하므로, 내부 및 외부 더미 패턴에 의해 모 버니어의 모양이 안정화되어, 반도체 소자의 제조 공정 중에 형성되는 하부 패턴과 상부 패턴간의 중첩도를 측정할 때 발생되는 측정 오차를 줄여 중첩 정밀도를 증가시킬 수 있는 중첩 마크에 관하여 기술된다.
Description
본 발명은 패턴들의 중첩을 측정하기 위한 중첩 마크에 관한 것으로, 특히 반도체 소자의 제조 공정 중에 형성되는 하부 패턴과 상부 패턴간의 중첩도를 측정할 때 발생되는 측정 오차를 줄여 중첩 정밀도(overlay accuracy)를 증가시킬 수 있는 중첩 마크(overlay mark)에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정으로 회로 패턴들을 형성함에 있어, 먼저 형성된 회로 패턴과 나중에 형성되는 회로 패턴을 정확하게 중첩시키는 것이 필요하다. 하부 패턴과 상부 패턴간의 중첩도를 측정하기 위하여, 제 1 중첩 버니어(first overlay vernier)와 제 2 버니어(second overlay vernier)로 이루어진 중첩 마크를 사용하고 있다. 제 1 중첩 버니어는 하부 패턴 형성 공정에서 음각, 양각 또는 음각과 양각이 혼용된 바아-타입(bar-type)이나, 음각, 양각 또는 음각과 양각이 혼용된 박스-타입(box-type)으로 형성되며, 제 2 중첩 버니어는 상부 패턴 형성 공정에서 음각, 양각 또는 음각과 양각이 혼용된 바아-타입(bar-type)이나, 음각, 양각 또는 음각과 양각이 혼용된 박스-타입(box-type)으로 형성된다. 즉, 중첩 마크는 제 1 중첩 버니어와 제 2 중첩 버니어의 모양에 따라 바아-인-바아(bar-in-bar), 박스-인-박스(box-in-box), 박스-인-바아(box-in-bar) 등의 구조를 갖는다. 제 1 중첩 버니어가 먼저 형성되고, 제 1 중첩 버니어 내부에 제 2 중첩 버니어가 형성되어 중첩 마크가 만들어지며, 제 1 중첩 버니어와 제 2중첩 버니어 사이의 간격을 측정하므로 X-축의 중첩도 및 Y-축의 중첩도를 알 수 있다. 중첩도를 측정함에 있어 먼저 형성되는 제 1 중첩 버니어가 기준이 되고, 나중에 형성되는 제 2 중첩 버니어가 비교 대상이 되므로, 이하에서는 제 1 중첩 버니어를 모 버니어(mother vernier)라 정의하고, 제 2 중첩 버니어를 자 버니어(daughter vernier)라 정의하여 설명한다.
도 1a 및 도 1b는 종래 제 1 실시 예에 따른 중첩 마크의 평면도 및 단면도이다. 종래 제 1 실시 예에 따른 중첩 마크는 반도체 소자의 하부 패턴(도시 않음) 형성 공정에서 박스-타입의 모 버니어(11)가 형성되고, 반도체 소자의 상부 패턴(도시 않음) 형성 공정에서 모 버니어(11) 내부에 박스-타입의 자 버니어(12)가 형성되어 박스-인-박스 구조를 갖는다. 자 버니어(12)는 모 버니어(11)보다 크기가 작은데, 예를 들어 모 버니어(11)의 크기가 20㎛ ×20㎛라면 자 버니어(12)는 10㎛ ×10㎛의 크기로 형성한다.
도 2a 및 도 2b는 종래 제 2 실시 예에 따른 중첩 마크의 평면도 및 단면도이다. 종래 제 2 실시 예에 따른 중첩 마크는 반도체 소자의 하부 패턴(도시 않음) 형성 공정에서 바아-타입의 모 버니어(21)가 형성되고, 반도체 소자의 상부 패턴(도시 않음) 형성 공정에서 모 버니어(21) 내부에 박스-타입의 자 버니어(22)가 형성되어 박스-인-바아 구조를 갖는다. 자 버니어(22)는 모 버니어(21)보다 크기가 작은데, 예를 들어 모 버니어(21)의 크기가 20㎛ ×20㎛라면 자 버니어(22)는 10㎛ ×10㎛의 크기로 형성한다.
최근 반도체 소자가 고집적화되어 감에 따라 회로 패턴의 선폭이 줄어들 뿐만 아니라 회로 패턴간의 간격이 좁아지고 있어, 하부 패턴과 상부 패턴의 중첩 정밀도를 증대시키는 것이 요구되고 있다. 그런데, 종래 제 1 및 제 2 실시 예에 의한 중첩 마크들은 고집적 반도체 소자의 제조 공정 중에 많이 적용되고 있는 화학적 기계적 연마/평탄화(chemical mechanical polishing/planarization; CMP) 등의 공정 동안에 손상되는 경우가 자주 발생되었으며, 손상이 심할 경우 중첩도 측정이 불가능하거나 측정하더라도 매우 큰 측정 오차를 유발시켰다. 또한, 포토리소그라피(photolithography) 공정 중에서 레지스트(resist)의 열적 특성이나 기타 식각 공정 등으로 인하여 중첩 마크의 패턴 기울기가 커지게 되어 중첩 측정 시에 크나큰 오차를 유발시켰다.
이러한 문제로 인하여, 고집적 반도체 소자에 적합한 새로운 중첩 마크를 개발하려는 연구가 진행되고 있다.
따라서, 본 발명은 반도체 소자의 제조 공정 중에 형성되는 하부 패턴과 상부 패턴간의 중첩도를 측정할 때 발생되는 측정 오차를 줄여 중첩 정밀도를 증가시킬 수 있는 중첩 마크를 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 중첩 마크는 바아-타입의 모 버니어 및 상기 모 버니어 내부에 형성되는 자 버니어로 이루어지되, 상기 모 버니어는 그 내측에 형성된 내부 더미 패턴 및 그 외측에 형성된 외부 더미 패턴을 포함는 것을특징으로 한다.
상기에서, 자 버니어는 음각, 양각 또는 음각과 양각이 혼용된 박스-타입이나, 음각, 양각 또는 음각과 양각이 혼용된 바아-타입으로 형성된다.
상기에서, 내부 더미 패턴은 모 버니어의 내측 모서리 부분에 독립적으로 형성되고, 외부 더미 패턴은 모 버니어의 외측을 둘러싸도록 형성된다.
도 1a는 종래 제 1 실시 예에 따른 중첩 마크의 평면도.
도 1b는 도 1a의 B1-B1'선을 따라 절단한 단면도.
도 2a는 종래 제 2 실시 예에 따른 중첩 마크의 평면도.
도 2b는 도 2a의 B2-B2'선을 따라 절단한 단면도.
도 3a는 본 발명의 제 1 실시 예에 따른 중첩 마크의 평면도.
도 3b는 도 3a의 B3-B3'선을 따라 절단한 단면도.
도 4a는 본 발명의 제 2 실시 예에 따른 중첩 마크의 평면도.
도 4b는 도 4a의 B4-B4'선을 따라 절단한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21, 31: 모 버니어12, 22, 32, 42: 자 버니어
31-1: 내부 더미 패턴13-2: 외부 더미 패턴
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3a 및 도 3b는 본 발명의 제 1 실시 예에 따른 중첩 마크의 평면도 및 단면도이다. 본 발명의 제 1 실시 예에 따른 중첩 마크는 반도체 소자의 하부 패턴(도시 않음) 형성 공정에서 바아-타입의 모 버니어(31)가 형성되고, 반도체 소자의 상부 패턴(도시 않음) 형성 공정에서 모 버니어(31) 내부에 음각, 양각 또는 음각과 양각이 혼용된 박스-타입의 자 버니어(32)가 형성되어 박스-인-바아 구조를 갖는다.
반도체 소자의 하부 패턴 형성 공정 시에 바아-타입의 모 버니어(31) 뿐만 아니라, 모 버니어(31)의 내측에 내부 더미 패턴(inside dummy pattern; 31-1)이,외측에 외부 더미 패턴(outside dummy pattern; 31-2)이 형성된다. 즉, 본 발명의 모 버니어(31)는 그 주변에 내부 더미 패턴(31-1)과 외부 더미 패턴(31-2)이 일정 간격 이격되어 구비된다. 내부 더미 패턴(31-1)은 모 버니어(31)의 내측 모서리 부분에 독립적으로 4개 형성되며, 외부 더미 패턴(31-2)은 모 버니어(31)의 외측을 둘러싸도록 형성된다. 이러한 내부 더미 패턴(31-1) 및 외부 더미 패턴(32-2)은 화학적 기계적 연마/평탄화(chemical mechanical polishing/planarization; CMP) 공정 동안에 과도 CMP(over CMP)에 의해 모 버니어(31)가 손상되는 것을 방지해 주는 역할을 하며, 또한, 포토리소그라피(photolithography) 공정 중에서 레지스트(resist)의 열적 특성이나 기타 식각 공정에서 모 버니어(31)의 패턴의 기울기를 줄여주는 역할을 한다. 따라서, 모 버니어(31)의 모양은 내부 더미 패턴(31-1) 및 외부 더미 패턴(32-2)에 의해 안정화된다.
모 버니어(31)는 측정 오차를 줄이기 위해 실제 소자에 적용되는 회로 패턴의 선폭 및 회로 패턴간의 거리를 고려하여 형성하는 것이 바람직하지만 이것에 한정되지 않으며, 따라서 본 발명의 실시 예에서는 모 버니어(31)의 선폭 및 길이를 특정 수치로 한정하지 않는다. 자 버니어(32)는 모 버니어(31)의 내부에 형성되는데, 모 버니어(31)의 내측에 내부 더미 패턴(31-1)이 존재하기 때문에 자 버니어(32)의 크기는 내부 더미 패턴(31-1)과 일정 간격 이격되는 크기로 형성해야 한다. 자 버니어(32)의 크기 또한 모 버니어(31) 및 내부 더미 패턴(31-1)의 크기에 따라 결정되기 때문에 본 발명의 실시 예에서 특정 수치로 한정하지 않는다.
상기한 본 발명의 제 1 실시 예에 따른 중첩 마크를 이용하여 하부 패턴과상부 패턴의 X-축 및 Y-축의 중첩도를 측정하는데, X-축의 중첩도를 측정하기 위해서는 X와 X'의 거리를 측정하여 비교하고, Y-축의 중첩도를 측정하기 위해서는 Y와 Y'의 거리를 측정하여 비교하면 된다. 중첩 마크를 이용한 중첩도 측정은 일반적인 중첩 측정용 기기나 CD-SEM과 같은 고 정밀도를 가진 장비를 이용한다.
도 4a 및 도 4b는 본 발명의 제 2 실시 예에 따른 중첩 마크의 평면도 및 단면도이다. 본 발명의 제 2 실시 예에 따른 중첩 마크는 전술한 본 발명의 제 1 실시 예에 따른 중첩 마크와 비교할 때, 제 2 실시 예에 따른 중첩 마크의 자 버니어(42)가 음각, 양각 또는 음각과 양각이 혼용된 바아-타입이란 것이 다르고, 나머지는 제 1 실시 예의 중첩 마크와 같다. 즉, 제 2 실시 예에 따른 중첩 마크는 반도체 소자의 하부 패턴(도시 않음) 형성 공정에서 바아-타입의 모 버니어(31)가 형성되고, 반도체 소자의 상부 패턴(도시 않음) 형성 공정에서 모 버니어(31) 내부에 음각, 양각 또는 음각과 양각이 혼용된 바아-타입의 자 버니어(42)가 형성되어 바아-인-바아 구조를 갖는다.
상술한 바와 같이, 본 발명은 모 버니어 주변의 내부 더미 패턴과 외부 더미 패턴이 고집적 반도체 소자의 제조 공정에 많이 적용되는 화학적 기계적 연마/평탄화(chemical mechanical polishing/planarization; CMP) 공정 동안에 과도 CMP에 의해 모 버니어가 손상되는 것을 방지하고, 포토리소그라피 공정 중에서 레지스트의 열적 특성이나 기타 식각 공정에서 모 버니어의 패턴의 기울기를 줄여주므로,모 버니어의 모양이 안정화되어 중첩 측정 오차를 줄일 수 있다.
Claims (5)
- 바아-타입의 모 버니어 및 상기 모 버니어 내부에 형성되는 자 버니어로 이루어지되, 상기 모 버니어는 그 내측에 형성된 내부 더미 패턴 및 그 외측에 형성된 외부 더미 패턴을 포함는 것을 특징으로 하는 중첩 마크.
- 제 1 항에 있어서,상기 자 버니어는 음각, 양각 또는 음각과 양각이 혼용된 박스-타입인 것을 특징으로 하는 중첩 마크
- 제 1 항에 있어서,상기 자 버니어는 음각, 양각 또는 음각과 양각이 혼용된 바아-타입인 것을 특징으로 하는 중첩 마크.
- 제 1 항에 있어서,상기 내부 더미 패턴은 상기 모 버니어의 내측 모서리 부분에 독립적으로 형성되는 것을 특징으로 하는 중첩 마크.
- 제 1 항에 있어서,상기 외부 더미 패턴은 상기 모 버니어의 외측을 둘러싸도록 형성되는 것을 특징으로 하는 중첩 마크.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020018997A KR20030080401A (ko) | 2002-04-08 | 2002-04-08 | 패턴들의 중첩을 측정하기 위한 중첩 마크 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020018997A KR20030080401A (ko) | 2002-04-08 | 2002-04-08 | 패턴들의 중첩을 측정하기 위한 중첩 마크 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030080401A true KR20030080401A (ko) | 2003-10-17 |
Family
ID=32378146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020018997A KR20030080401A (ko) | 2002-04-08 | 2002-04-08 | 패턴들의 중첩을 측정하기 위한 중첩 마크 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030080401A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104952846A (zh) * | 2014-03-28 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 叠层标记 |
-
2002
- 2002-04-08 KR KR1020020018997A patent/KR20030080401A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104952846A (zh) * | 2014-03-28 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 叠层标记 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498500A (en) | Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark | |
| US7190824B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
| US20090040536A1 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
| US20050094145A1 (en) | Overlay mark for aligning different layers on a semiconductor wafer | |
| KR100919173B1 (ko) | 위치 맞춤 방법 | |
| US9978687B1 (en) | Semiconductor substrate | |
| KR20010083217A (ko) | 얼라인먼트 마크 세트 및 얼라인먼트 정밀도 계측 방법 | |
| TWI392978B (zh) | 微影光罩、對準程序和檢驗對準精確度的方法 | |
| JP3552884B2 (ja) | 重ね合わせ精度測定用パターン | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| KR20030080401A (ko) | 패턴들의 중첩을 측정하기 위한 중첩 마크 | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| KR100519374B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
| KR20090076141A (ko) | 정렬 오버레이 통합 마크 | |
| JP3351382B2 (ja) | 重ね合わせ精度測定方法。 | |
| KR100349106B1 (ko) | 반도체 미세 패턴 변위 측정 방법 | |
| KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
| KR20040059251A (ko) | 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 | |
| CN114518693B (zh) | 套刻误差补偿方法及光刻曝光方法 | |
| KR20020058291A (ko) | 선폭 상호 보정용 마스크 | |
| KR20040003936A (ko) | 반도체 소자의 얼라인 마크 | |
| JP2001033942A (ja) | フォトマスク、露光装置、および半導体ウェーハ | |
| US7306882B2 (en) | Phase shift mask including a substrate with recess | |
| KR20020073093A (ko) | 샷 형상 계측 마크 및 이를 이용한 전사 오차 검출 방법 | |
| JP2764925B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |