KR20020073093A - 샷 형상 계측 마크 및 이를 이용한 전사 오차 검출 방법 - Google Patents

샷 형상 계측 마크 및 이를 이용한 전사 오차 검출 방법 Download PDF

Info

Publication number
KR20020073093A
KR20020073093A KR1020020013246A KR20020013246A KR20020073093A KR 20020073093 A KR20020073093 A KR 20020073093A KR 1020020013246 A KR1020020013246 A KR 1020020013246A KR 20020013246 A KR20020013246 A KR 20020013246A KR 20020073093 A KR20020073093 A KR 20020073093A
Authority
KR
South Korea
Prior art keywords
straight
marks
mark
transfer
shot
Prior art date
Application number
KR1020020013246A
Other languages
English (en)
Inventor
사이또히로후미
Original Assignee
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR20020073093A publication Critical patent/KR20020073093A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체 웨이퍼 위에 형성된 레지스트 막에 전사된 샷 형성 계측 마크는 서로 평행하게 배열된 4 개의 직선 마크들이며, 4 개의 직선 마크 중의 외측 2 개 사이의 중심선이 4 개의 직선 마크 중의 내측 2 개 사이의 중심선과 일치한다.

Description

샷 형상 계측 마크 및 이를 이용한 전사 오차 검출 방법{SHOT CONFIGURATION MEASURING MARK AND TRANSFER ERROR DETECTION METHOD USING THE SAME}
본 발명은 반도체 웨이퍼 (wafer) 위의 패턴 형성을 위해 적합한 샷 (shot) 형상 계측 마크 및 그 마크를 이용하는 전사 오차 (transfer error) 검출방법에 관한 것으로서, 특히, 축소투영 노광장치 (reduction projection exposing device) 의 최대 노광영역을 확대하는 데 이용하기 위한 샷 형상 계측 마크 및 그 마크를 이용한 전사 오차 검출방법에 관한 것이다.
반도체 웨이퍼 위에 패턴을 형성할 때, 최초의 노광이 반도체 웨이퍼 상에 수행되는 경우와 같이 샷 형상을 계측하기 위한 마크가 없는 경우에도, 샷 형상 즉, 축소투영 노광장치에 의해 반도체 웨이퍼 위로 전사된 패턴을 정확히 계측하여 계측치를 축소투과 노광장치에 피드백 (feed back) 하는 것이 요청되고 있다. 그러므로, 샷 형상의 정확성이 축소투영 노광장치의 일상 점검에 의해 관리되어 왔다. 그러나, 그러한 관리 방법에서는 일상 점검에서 이용되는 원래의 패턴 즉, 레티클 (reticle) 이 반도체 제조의 레티클과 다른 경우가 있을 수 있고 또는 일상 점검이 반도체 제조의 노광공정의 시간과 다른 시간에 행하여지기 때문에, 샷 형상이 그런 일상 점검에 의해 조절되어진다 하더라도, 반도체 제조의 샷 형상을 완전히 정확하게 유지하는 것이 불가능하다.
또한, 일본 특허출원 공개공보 제 H10-274855 호는, 하부 패턴이 없는 경우에서도 샷 형상의 정확도를 평가하기 위한 방법을 개시하고 있다. 개시된 방법에서는, 반도체 웨이퍼의 사각형 칩 형성영역의 주변 부분에 2 개의 계측 마크를 형성하고 2 회의 노광을 행한 후 그 계측 마크의 중첩 상태를 관찰한다. 구체적으로는, 직사각형 영역의 인접한 두 변 각각의 외측 영역에 2 개의 정사각형 계측 마크들을 형성하고, 먼저의 인접한 2 변에 대향하는 인접한 2 변 각각의 외측 영역에는 먼저의 계측 마크들보다 더 작은 2 개의 정사각형 계측 마크들을 형성한다. 이 계측 마크들은 하나의 샷에서 전사된 패턴에서의 계측 마크들의 중심이 그 다음 샷에서 전사된 것들과 일치되도록 설계되어 있다. 따라서, 전사 공정 완료한 후, 중심간의 편차를 계측함으로써 전사 오차를 검출하는 것이 가능하다.
그러나, 종래의 중첩 계측 장치에서 이용되는 계측 마크의 형상은 각 변의 길이가 40 μm 길이를 가진 정사각형이기 때문에, 2 개의 샷의 중첩부를 충분히 크게 만드는 것이 필요하다는 문제가 있다. 그러나, 중첩부를 크게 설정하면 축소투영 노광장치의 최대 노광영역이 협소하게 된다.
본 발명은 그러한 문제점을 감안하여 이루어진 것으로, 두 샷들 간의 편차를 계측할 때 반도체 웨이퍼 상의 첫번째 샷과 두번째 샷의 중첩부를 협소하게 할 수 있는 샷 형상 계측 마크 및 그 샷 형상 계측 마크를 이용한 전사 오차 검출방법을제공하는 것을 목적으로 한다.
도 1 은 본 발명의 제 1 실시 형태에 관한 샷 형상 계측 마크의 평면도.
도 2a 는 전사 배율에 오차가 없는 경우에 도 1 에 나타낸 샷 형상 계측 마크를 이용하는 오차 검출방법을 나타내는 평면도.
도 2b 는 전사 배율 오차가 작은 경우에 도 1 에 나타낸 샷 형상 계측 마크를 이용하는 오차 검출방법을 나타내는 평면도.
도 3 은 본 발명의 제 2 실시 형태에 관한 샷 형상 계측 마크의 평면도.
도 4a 는 회전이 없는 경우에 도 3 에 나타낸 샷 형상 계측 마크를 이용함으로써 샷 형상의 회전에 의한 오차를 검출하기 위한 오차 검출방법을 나타내는 평면도.
도 4b 는 시계 방향 회전이 있는 경우에 도 3 에 나타낸 샷 형상 계측 마크를 이용함으로써 샷 형상의 회전에 의한 오차를 검출하는 오차 검출방법을 나타내는 평면도.
도 5 는 본 발명의 제 3 실시 형태에 관한 샷 형상 계측 마크의 평면도.
도 6 은 본 발명의 제 4 실시 형태에 관한 샷 형상 계측 마크의 평면도.
*도면의 주요부분에 대한 부호의 설명*
1, 2 : 스크라이브 선 영역3, 5 : 중첩부
4 : 스크라이브 선 중심10 : 레지스트 막
21, 22 : 샷 형상 계측 마크
A1 ~ A3, B1, (C1 ~ C3, D1 : 직선 마크
본 발명에 따른 샷 형상 계측 마크는, 반도체 상에 형성된 레지스트 막 위로 전사되며, 직선 형상이며 서로 평행하게 배열되는 4 개의 직선 마크를 구비하되, 상기 4 개 마크 중 외측 2 개 사이의 중심선이 4 개 마크 중 내측 2 개 사이의 중심선과 일치하는 것을 특징으로 한다.
본 발명에서, 전사 배율 (transferring magnification) 오차, 회전 오차 또는 왜곡 오차 즉, 스큐 (skew) 오차에 기인하는 오차가 있는 경우에는, 외측 2 개 직선 마크 사이의 중심선과 내측 2 개 직선 마크 사이의 중심선이 서로 일치하지 않는다. 따라서, 2 개 중심선의 중첩을 검출함으로써 샷 형상의 정확성을 판단하는 것이 가능하다. 한편, 중심선이 중첩되지 않아서 샷을 수정하여야 하는 경우에는, 그 두 중심선 간의 편차를 피드백하는 것에 의해서 쉽게 새로운 전사 패턴을 정확하게 형성하는 것이 가능하다. 또한, 샷 형상 계측 마크로는 4 개의 직선 마크를 제공하는 것으로 충분하기 때문에, 다른 노광 단계에서 전사된 2 개 패턴의 중첩된 부분의 폭을 충분히 작게 만들 수 있다. 예를 들면, 샷 형상의 정확성은 1 μm 로부터 2 μm 범위의 폭을 가진 중첩된 부분에 의해서 판단할 수 있다. 그러므로, 축소투영 노광장치에 의해 노광할 수 있는 영역을 효과적으로 이용하는 것이 가능하게 된다.
또한, 상기 4 개의 직선 마크 중 3 개는 상기 반도체 웨이퍼의 제 1 칩 형성영역에 있어서의 레티클의 전사와 동시에 형성하고, 나머지 직선 마크는 반도체 웨이퍼의 제 1 칩 형성영역에 인접하는 제 2 칩 형성영역에 있어서의 레티클의 전사와 동시에 형성하는 것이 바람직하다.
또한, 상기 4 개의 직선 마크 중 적어도 1 개는 상기 제 1 및 제 2 칩 형성영역에서의 전사가 중첩되는 영역에 형성하는 것이 바람직하다.
본 발명에 따른 전사 오차 검출방법은, 반도체 웨이퍼 위에 형성된 레지스트 (resist) 막에 서로 평행하게 배열된 3 개의 직선 마크를 상기 반도체 웨이퍼의 제 1 칩 형성영역에 있어서의 레티클의 전사와 동시에 전사하는 공정; 및 상기 레지스트 막에 상기 3 개의 직선 마크에 평행하게 배열된 1 개의 직선 마크를 4 개의 직선 마크 중 외측 2 개 사이의 중심선과 4 개의 직선 마크 중 내측 2 개 사이의 중심선에 일치시키는 방식으로, 상기 반도체 웨이퍼의 제 1 칩 형성영역에 인접하는 제 2 칩 형성영역에 있어서의 레티클의 전사와 동시에 전사하는 공정을 포함하는 것을 특징으로 한다.
또한, 상기 4 개의 직선 마크 중 적어도 1 개는 상기 제 1 및 제 2 칩 형성영역에 있어서의 레티클의 전사가 중첩되는 영역 내에 형성하는 것이 바람직하다.
또한, 상기 4 개의 직선 마크의 위치를 검출하는 것에 의해 상기 2 개의 중심선의 일치를 판단하는 것이 가능하다.
도 1 에서 나타낸 바와 같이, 본 발명의 제 1 실시 형태는 스크라이브 (scribing) 선 영역에 삽입하여 반도체 웨이퍼 표면의 일방향 (이하 Y 방향이라고 한다) 에서의 전사 배율의 오차를 측정하는데 사용하는 샷 형상 계측 마크이다. 스크라이브 선 영역은 Y 방향에 직교하는 일방향 (이하, X 방향이라고 한다) 으로연장하며, 그 스크라이브 선 영역에 스크라이브 (scribing) 선들이 제공된다.
제 1 실시 형태에 따른 샷 형상 계측 마크 (21) 는, 4 개의 직선 마크 (A1, A2, A3 및 B1) 으로 구성되어 있다. 레지스트 막 (10) 은 반도체 웨이퍼 상에 형성되고, 두 샷에 의해서 그 레지스트 막 위에, Y 방향으로 순서대로 배열된 직선 마크 (A1, A2, A3 및 B1) 가 형성된다. 직선 마크 (A1, A2 및 A3) 는 제 1 샷 (제 1 노광공정) 에서 전사되고, 단지 직선 마크 (B1) 만 제 2 샷 (제 2 노광공정) 에서 전사된다. 직선 마크 (A1, A2 및 A3) 는, 제 1 샷에 의해 형성된 패턴의 스크라이브 선 영역 (1) 내에 형성되어 있고, 직선 마크 (B1) 은 제 2 샷에 의해 형성된 패턴의 스크라이브 선 영역 (2) 내에 형성되어 있다. 스크라이브 선 영역들 (1 및 2) 는 부분적으로 중첩되고, 직선 마크 (A3) 는, 예를 들면, 스크라이브 선 영역 (1 및 2) 의 중첩부 (3) 내에 형성되어 있다. 중첩부 (3) 의 X 방향으로 연장되는 중심선이 스크라이브 선 중심 (4) 이 된다. 직선 마크 (A1, A2, A3 및 B1) 은, 예를 들면 약 10 μm 의 길이 이고, 직선 마크 (A1) 과 직선 마크 (B1) 사이의 간격은, 예를 들면 약 20 μm 이며, 직선 마크 (A2) 와 직선 마크 (A3) 사이의 간격은 예를 들면 약 10 μm 정도이다. 이러한 수치는 직선 마크 (A1, A2, A3 및 B1) 이 이러한 직선 마크의 위치를 측정하기 위한 중첩 정확도 측정장치 (overlapping accuracy measuring device) 의 시야에 들어 오는 방식으로 선택된다.
직선 마크 (A1, A2, A3 및 B1) 은, 1 개의 레티클 (reticle) 의 Y 방향으로 일단부에서 스크라이브 선 영역에 직선 마크 (A1, A2 및 A3) 를 형성하기 위한 투과 영역을 형성하고, 타단부의 스크라이브 선 영역에 직선 마크 (B1) 을 형성하기 위한 투과 영역을 형성하며, 이 레티클을 이용하여 축소투영 노광장치 등에 의해 레지스트 막 (10) 을 노광하는 것에 의해 형성할 수 있다. 이러한 경우, 레티클은 직선 마크 (A1) 과 직선 마크 (B1) 사이의 중심선이 직선 마크 (A2) 와 직선 마크 (A3) 사이의 중심선과 일치하는 방식으로 설계되어 있다.
또한, 레지스트 막 (10) 이 포지티브 형인 경우, 직선 마크 (A1, A2, A3 및 B1) 은 그 후의 현상 단계에 의해 제거되고, 레지스트 막 (10) 이 네가티브 형인 경우에는, 이러한 직선 마크들은 그 후의 현상 단계에서 그대로 잔존한다.
다음으로, 전술한 바와 같이 구성된 샷 형상 계측 마크를 이용한 전사 배율 오차 검출방법을, 전사 배율 오차가 없는 경우를 나타내는 도 2a 와 전사 배율의 오차가 작은 경우를 나타내는 도 2b 를 참조하여, 설명한다.
상술한 바와 같이, 샷 형상 계측 마크 는 직선 마크 (A1) 과 직선 마크 (B1) 사이의 중심선이 직선 마크 (A2) 와 직선 마크 (A3) 사이의 중심선과 일치하도록 설계되어 있다. 그러므로, 전사 배율에 오차가 없으면, 도 2a 에 나타낸 바와 같이, 직선 마크 (A1) 과 직선 마크 (B1) 사이의 중심선 (L1) 과, 직선 마크 (A2) 와 직선 마크 (A3) 사이의 중심선 (L2) 가 중첩한다.
한편, 전사 배율이 작은 경우, 직선 마크 (A1, A2 및 A3) 는 제 1 샷에 의해 형성되는 패턴의 중심으로 이동되고, 직선 마크 (B1) 은 제 2 샷에 의해 형성된 패턴의 중심으로 이동된다. 그 결과, 도 2b 에 나타낸 바와 같이, 중심선 (L1) 이 중심선 (L2) 로부터 직선 마크 (B1) 측의 위치로 이동된다. 반대로, 전사배율이 커지는 경우에는, 중심선 (L2) 가 중심선 (L1) 으로부터 직선 마크 (B1) 측의 위치로 이동된다.
그러므로, 현상을 완료한 후에, 적어도 1 방향에서의 직선 마크의 위치를 검출할 수 있는 중첩 측정장치 (overlapping measuring device) 등으로 직선 마크 (A1, A2, A3 및 B1) 의 위치를 검출하여, 그 검출된 위치를 토대로 중심선 L1 과 중심선 L2 와의 위치관계를 얻는 것에 의해 오차의 크기를, 조금이라도 있다면 (if any), 알 수 있다.
그 후, 중심선 (L1) 과 중심선 (L2) 사이의 간격이, 후속 반도체 제조 공정이 악영향을 받을 정도로 크다고 판단되는 경우에는, 레지스트 막 (10) 을 벗기고, 직선 마크 (A1, A2, A3 및 B1) 의 검출된 위치를 축소투영 노광장치에 피드백함으로써, 그 후의 노광 및 현상 단계가 수행 된다. 검출된 위치의 피드백은, 예를 들면, 축소투영 노광장치의 샷 형상의 오프셋 (offset) 값 에 검출된 값을 대입함으로써 행할 수 있다. 한편, 중심선 (L1) 과 중심선 (L2) 가 일치하는 경우 또는 그 사이의 간격이 충분히 작은 경우에는, 그 후의 공정을 일상적인 공정으로 계속 수행할 수 있다.
상이한 샷으로 형성된 2 개의 마크 간의 거리를 측정하는 경우에, 그 거리는 두 개의 샷에서 발생된 편차 즉, 한 샷에서의 편차의 2 배의 값에 일치하게 된다. 그러나, 본 실시 형태에서는, 4 개의 직선 마크들 중 직선 마크 (B1) 만을 제 2 샷에서 형성하기 때문에, 계측된 값을 반으로 나눌 필요가 없다.
또한, 제 1 실시 형태는 Y 방향의 전사 배율 오차를 측정하기 위한 직선 마크이나, 그 직선 마크를 90 도 회전시켜 Y 방향으로 연장하는 스크라이브 선 영역에 삽입함으로써 X 방향의 전사 배율 오차를 계측하는 것이 가능하다.
다음으로, 본 발명의 제 2 실시 형태를 도 3 을 참조하여 설명한다. 제 2 실시 형태는, 반도체 웨이퍼 표면상의 X 방향으로 연장하는 스크라이브 선 영역으로 삽입하여 전사 공정에서 레티클의 회전에 의해 발생하는 오차의 측정에 이용하는 직선 마크들이다.
제 2 실시 형태에 관한 샷 형상 계측 마크 (22) 는 4 개의 직선 마크 (C1, C2, C3 및 D1) 으로 구성되어 있다. 반도체 웨이퍼 상에 레지스트 막 (10) 이 형성되어 있고, 이 레지스트 막 (10) 에 2 개의 샷에 의한 직선 마크 (C1, C2, C3 및 D1) 이 이 순서로 X 방향으로 배열하여 형성된다. 직선 마크 (C1, C2 및 C3) 은 제 1 샷으로 형성되고, 직선 마크 (D1) 은 제 2 샷으로 형성된다. 직선 마크 (C1, C2 및 C3) 는 제 1 샷에 의한 패턴의 스크라이브 선 영역 (1) 내에 형성되어 있고, 직선 마크 D1 은 제 2 샷에 의한 패턴의 스크라이브 선 영역 (2) 내에 형성되어 있다.
제 2 실시 형태에서, 스크라이브 선 영역들 (1 및 2) 의 중첩부 (3) 내에 직선 마크 (C1, C2, C3 및 D1) 이 형성되어 있다. 직선 마크 (C1, C2, C3 및 D1) 은, 예를 들면, 약 5 - 10 μm 정도의 길이이고, 직선 마크 (C1) 과 (D1) 사이의 간격은 예를 들면, 약 20 μm 정도이며, 직선 마크 (C2) 와 (C3) 사이의 간격은, 예를 들면, 약 10 μm 이다. 이러한 수치들은, 직선 마크 (C1, C2, C3 및 D1) 이 직선 마크의 위치를 측정하기 위한 중첩 정확도 측정장치의 시야에 들어 오도록선택된다. 또한, 직선 마크 (C1, C2, C3 및 D1) 의 길이 방향에서의 중심이 스크라이브 선 영역의 중심 (4) 위에 위치하고 있다.
직선 마크 ((C1, (C2), C3 및 D1) 은, 레티클의 X 방향에 있어서의 일단부의 스크라이브 선 영역에 직선 마크 (C1, C2 및 C3) 를 형성하기 위한 투과 영역을 형성하고, 다른 끝부분의 스크라이브 선 영역에 직선 마크 (D1) 을 형성하기 위한 투과 영역을 형성하며, 이 레티클을 이용하여 축소투영 노광장치 등에서 레지스트 막 (10) 을 노광함으로써 형성할 수가 있다. 이러한 경우, 직선 마크 (C1) 과 (D1) 사이의 간격의 중심선이 직선 마크 (C2) 와 직선 마크 (C3) 사이의 중심선과 일치하도록 설계되어 있다.
또한, 직선 마크 (C1, C2, C3 및 D1) 은 레지스트 막 (10) 이 포지티브 형인 경우 그 후의 현상에 의해 제거되며, 레지스트 막 (10) 이 네거티브 형인 경우에는 이러한 직선 마크들은 그 후의 현상에서 그대로 잔존한다.
다음으로, 제 2 실시 형태에 따라 구성된 샷 형상 계측 마크를 이용한 회전 오차 검출방법을, 회전 오차가 없는 경우를 나타내는 도 4a 와 시계방향 회전이 존재하는 경우를 나타내는 도 4b 를 참조하여, 설명한다.
상술한 바와 같이, 샷 형상 계측 마크는 직선 마크직선 마크 (C1)과 직선 마크 (D1) 사이의 중심선이 직선 마크 (C2) 와 직선 마크 (C3) 사이의 중심선과 일치하도록 설계되어 있다. 따라서, 회전에 의한 오차가 없으면, 도 4a 에 나타난 바와 같이 직선 마크 (C1) 과 직선 마크 (D1) 사이의 중심선 (L3) 가 직선 마크 (C2) 와 직선 마크 (C3) 사이의 중심선 (L4) 와 중첩된다. 한편, 시계 방향 회전이 발생한 경우에, 도 4b 에 나타난 대로 중심선 (L4) 가 중심선 (L3) 로부터 직선 마크 (D1) 측의 위치로 이동된다. 역으로, 반시계 방향 회전이 발생한 경우에는 중심선 (L3) 가 중심선 (L4) 로부터 직선 마크 (D1) 측의 위치로 이동된다.
그러므로, 현상이 종료된 후에 적어도 일 방향에서 위치를 검출할 수 있는 중첩 측정장치 등에 의해 직선 마크 (C1, C2, C3 및 D1) 의 위치를 검출하고, 그 검출된 위치를 토대로 중심선 (L3) 와 중심선 (L4) 사이의 위치관계를 구하는 것에 의해, 조금이라도 있다면 (if any), 회전 오차 및 그 크기를 알 수 있다.
또한, 제 2 실시 형태는 X 방향으로 연장하는 스크라이브 선 영역을 기준으로 이용함으로써 회전 오차를 측정하기 위한 직선 마크이나, 마크들을 90 도 회전시켜 Y 방향으로 연장하는 스크라이브 선 영역에 삽입함으로써 Y 방향으로 연장하는 스크라이브 선 영역으로부터의 회전 오차를 계측하는 것이 가능하다. 전사 배율 오차 및 회전 오차만이 발생하는 경우에, X 방향 및 Y 방향으로 각각 연장하는 2 개의 스크라이브 선 영역들로부터의 회전 오차는 일치한다. 그러나, 전사 배율 오차 및 회전 오차 뿐만 아니라, 왜곡 (skew) 이 있는 때에는 이러한 오차들이 일치하지 않는다. 이 경우, 전체 오차 R 은 다음 수학식 1 로 표현된다.
R = ( RX + RY) / 2
여기서, RX 는 기준으로서 X 방향으로 연장하는 스크라이브 선 영역에 관한 오차이고, RY 는 기준으로서 Y 방향으로 연장하는 스크라이브 선 영역에 관한 오차이다.
즉, 각 스크라이브 선 영역을 기준으로 이용하는 것에 의해 측정된 오차들의 평균으로서 전체 오차를 구하는 것이 가능하다.
왜곡 즉, 스큐(skew) S 의 크기는 다음의 수학식 2 로 표현된다.
S = ( RX - RY ) / 2
그 후, 전체 오차 R 또는 스큐 S 가 이후의 제조 공정에 악영향을 미칠 정도로 아주 크다고 판단된 때에는, 레지스트 막 (10) 을 벗기고, 이후 노광 및 현상은 이 검출결과를 축소투영 노광장치에 피드백함으로써 수행한다.
피드백은, 예를 들면, 축소투영 노광장치의 샷 형상의 오프셋 (offset) 값에 검출된 값을 대입함으로써 행할 수 있다. 한편, 중심선 (L3) 와 중심선 (L4) 가 일치하는 경우나 그 사이의 간격이 충분히 작은 경우는 그 후의 공정은 일상적인 공정으로 계속 수행할 수 있다.
상이한 샷에서 형성된 2 개의 마크 간의 거리가 측정될 때, 그 거리는 두 개의 샷에서의 편차 즉, 한 샷에서의 편차의 2 배에 해당한다. 본 실시 형태에서, 4 개의 직선 마크 (C1, C2, C3 및 D1) 중 직선 마크 (D1) 만이 제 2 샷으로 형성되기 때문에, 계측된 값을 반으로 나눌 필요가 없다.
또한, 제 1 및 제 2 실시 형태에서는, 각 직선 마크를 스크라이브 선 영역내에 형성하고 있으나, 직선 마크들을 스크라이브 선 영역의 칩 형성 영역 내에 형성할 수도 있다.
다음으로, 제 1 및 제 2 실시 형태의 조합인, 본 발명의 제 3 실시 형태를도 5 를 참조하여 설명한다.
제 3 실시 형태에서는, 제 1 실시 형태의 샷 형상 계측 마크 (21) 및 제 2 실시 형태의 샷 형상 계측 마크 (22) 를, Y 방향으로 서로 인접한 2 개의 칩 형성 영역 (6) 간에 존재하고 X 방향으로 연장하는 각 스크라이브 선 영역들 (3) 내에 형성하고 있다. 유사하게, 제 1 실시 형태의 샷 형상 계측 마크 (21) 및 제 2 실시 형태의 샷 형상 계측 마크 (22) 를 X 방향에 서로 인접한 2 개의 칩 형성 영역 (6) 간에 존재하고 Y 방향으로 연장하는 각 스크라이브 선 영역들 (5) 내에 형성하고 있다. 스크라이브 선 영역 (5) 내에 형성된 샷 형상 계측 마크 (21 및 22) 는, 도 1 및 도 3 에서 나타난 것들을 각각 90 도 회전시키는 것에 의해 얻어진다.
제 3 실시 형태에 따르면, X 방향 및 Y 방향에서의 전사 배율 오차, 회전에 기인한 오차 및 왜곡에 기인한 오차를 동시에 계측하는 것이 가능하다.
제 2 실시 형태에 따른 2 개의 샷 형상 계측 마크 (22) 를 2 개의 칩 영역 간의 스크라이브 선 영역들에 형성하는 것에 의해, 제 1 실시 형태에 따른 샷 형상 계측 마크 (21) 와 유사하게 X 방향 및 Y 방향에서의 전사 배율 오차를 계측하는 것이 가능하게 된다.
다음으로, 본 발명의 제 4 실시 형태를 도 6 을 참조하여 설명한다. 제 4 실시 형태에서는, 2 개의 샷 형상 계측 마크 (22) 를 Y 방향으로 연장하는 각 스크라이브 선 영역 (5) 내에 형성하고 있다.
제 4 실시 형태에 따르면, 2 개의 샷 형상 계측 마크 (22) 에 의한 계측치를평균화하는 것에 의해, 더욱 정확하게 오차를 계측하는 것이 가능하다.
2 개의 칩 형성 영역간에 형성된 각 스크라이브 선 영역 내에 형성되는 샷 형상 계측 마크의 수는 특히 한정되지 않는다. 그러나, 본 발명에 따른 샷 형상 계측 마크는 2 개의 샷의 중첩에 의해 형성하기 때문에, 샷 배열의 정확도에 의해 영향을 받는다. 그러므로, 복수의 샷 형상 계측 마크를 형성하고 이 샷 형상 계측 마크를 이용하여 계측된 계측치를 평균화함으로써, 보다 정확한 측정이 가능하게 된다. 전사 배율 오차를 계측하기 위해서는, 1 개 이상의 샷 형상 계측 마크를 하나의 스크라이브 선 영역에 형성하는 것이 바람직하고, 회전 및 왜곡 오차를 계측하기 위해서는, 2 개 이상의 샷 형상 계측 마크를 하나의 스크라이브 선 영역에 형성하는 것이 바람직하다.
또한, 제 1 내지 제 4 실시 형태에서, 4 개의 직선 마크 중 외측 1 개를 나머지 3 개의 직선 마크를 전사하는 노광 공정과는 다른 노광 공정에 의해 전사하지만, 4 개의 직선 마크 중 내측 1 개를 나머지 3 개의 직선 마크가 전사되는 노광 공정과는 다른 노광 공정에서 전사하는 것도 가능하다.
이상 상술한 바대로, 본 발명에 의하면 2 개의 중심선의 중첩을 검출하는 것에 의해 샷 형상의 정확성을 판단하는 것이 가능하다. 또한, 중심선이 중첩되지 않아 수정이 필요할 때에는, 그 중심선 간의 편차량을 단순히 피드백하는 것에 의해 새로운 전사 패턴을 정확하고 용이하게 형성하는 것이 가능하다. 또한, 샷 형상 계측을 위해 4 개의 직선 마크가 제공되기 때문에, 2 회의 전사에 의한 중첩부의 폭이 작을 때에도, 축소투영 노광장치에 의해 다뤄지는 영역을 효과적으로 이용하는 것이 가능하다.

Claims (6)

  1. 서로 평행하게 배열되고 반도체 웨이퍼 상에 형성된 레지스트 막에 전사된 4 개의 직선 마크를 포함하고, 상기 4 개의 직선 마크 중 외측 2 개 사이의 중심선이 4 개의 직선 마크 중 내측 2 개 사이의 중심선과 일치하는 것을 특징으로 하는 샷 형상 계측 마크.
  2. 제 1 항에 있어서,
    상기 4 개의 직선 마크 중 3 개는, 상기 반도체 웨이퍼 내의 제 1 칩 형성 영역에서의 전사와 동시에 형성되고, 상기 4 개의 직선 마크 중 나머지 1 개는 상기 반도체 웨이퍼의 상기 제 1 칩 형성 영역에 인접하는 제 2 칩 형성 영역에 있어서의 전사와 동시에 형성되는 것을 특징으로 하는 샷 형상 계측 마크.
  3. 제 2 항에 있어서,
    상기 4 개의 직선 마크 중 적어도 1 개는, 상기 제 1 칩 형성 영역 및 제 2 칩 형성 영역에 있어서의 상기 전사가 중첩되는 영역내에 형성되는 것을 특징으로 하는 샷 형상 계측 마크.
  4. 반도체 웨이퍼 상에 형성된 레지스트 막에 서로 평행하게 배열한 3 개의 직선 마크를 상기 반도체 웨이퍼 내에서의 제 1 칩 형성 영역에 있어서의 전사와 동시에 전사하는 단계; 및
    상기 3 개의 직선 마크와 평행하게 배열되는 1 개의 직선 마크를, 상기 레지스트 막 위에 상기 4 개의 직선 마크 중 외측 2 개 사이의 중심선이 상기 4 개의 직선 마크 중 내측 2 개 사이의 중심선과 일치하도록 상기 제 1 칩 형성 영역에 인접하는 상기 반도체 웨이퍼의 제 2 칩 형성 영역에 있어서의 전사와 동시에 전사하는 단계
    를 포함하는 것을 특징으로 하는 전사 오차 검출방법.
  5. 제 4 항에 있어서,
    상기 4 개의 직선 마크 중 1 개 이상은, 상기 제 1 칩 형성 영역 및 제 2 칩 형성 영역에 있어서의 상기 전사가 중첩되는 영역 내에 형성되는 것을 특징으로 하는 전사 오차 검출방법.
  6. 제 4 항에 있어서,
    상기 4 개의 직선 마크의 위치를 검출함으로써, 상기 2 개의 중심선들의 일치를 판단하는 단계를 더 포함하는 것을 특징으로 하는 전사오차 검출방법.
KR1020020013246A 2001-03-12 2002-03-12 샷 형상 계측 마크 및 이를 이용한 전사 오차 검출 방법 KR20020073093A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001068293A JP2002270489A (ja) 2001-03-12 2001-03-12 ショット形状計測用マーク及びそれを使用した転写の誤差検出方法
JPJP-P-2001-00068293 2001-03-12

Publications (1)

Publication Number Publication Date
KR20020073093A true KR20020073093A (ko) 2002-09-19

Family

ID=18926505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020013246A KR20020073093A (ko) 2001-03-12 2002-03-12 샷 형상 계측 마크 및 이를 이용한 전사 오차 검출 방법

Country Status (3)

Country Link
US (1) US20020127486A1 (ko)
JP (1) JP2002270489A (ko)
KR (1) KR20020073093A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111213B2 (ja) * 2008-04-15 2013-01-09 キヤノン株式会社 計測方法、ステージ移動特性の調整方法、露光方法及びデバイス製造方法
KR101646909B1 (ko) * 2010-08-19 2016-08-09 삼성전자주식회사 반도체 소자 제조 방법
CN111505910B (zh) * 2020-05-08 2021-07-20 长江存储科技有限责任公司 套刻标记的对位方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160003A (ja) * 1991-12-10 1993-06-25 Nikon Corp 投影露光装置
KR19990039601A (ko) * 1997-11-13 1999-06-05 윤종용 반도체 웨이퍼 정렬 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6095435A (ja) * 1983-10-28 1985-05-28 Nippon Kogaku Kk <Nikon> 露光用マスク
JPS60179745A (ja) * 1984-02-28 1985-09-13 Nippon Kogaku Kk <Nikon> パターン転写方法、及び転写装置
JPH0444307A (ja) * 1990-06-12 1992-02-14 Nec Corp 半導体装置の製造方法
JPH08220481A (ja) * 1995-02-20 1996-08-30 Sony Corp 映像投影用レチクル及び投影映像の位置合わせ方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160003A (ja) * 1991-12-10 1993-06-25 Nikon Corp 投影露光装置
KR19990039601A (ko) * 1997-11-13 1999-06-05 윤종용 반도체 웨이퍼 정렬 방법

Also Published As

Publication number Publication date
US20020127486A1 (en) 2002-09-12
JP2002270489A (ja) 2002-09-20

Similar Documents

Publication Publication Date Title
KR100424228B1 (ko) 얼라이먼트 방법, 정합 검사 방법, 및 포토마스크
US9316925B2 (en) Methods for monitoring source symmetry of photolithography systems
JP2988393B2 (ja) 露光方法
JPH10274855A (ja) レチクルおよびそれによって転写されたパターンならびに補正方法
JP2870461B2 (ja) フォトマスクの目合わせマーク及び半導体装置
KR20000029347A (ko) 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법
TWI392978B (zh) 微影光罩、對準程序和檢驗對準精確度的方法
US6127075A (en) Method for checking accuracy of a measuring instrument for overlay registration
KR20020073093A (ko) 샷 형상 계측 마크 및 이를 이용한 전사 오차 검출 방법
US20010033976A1 (en) Reticle for manufacturing semiconductor integrated circuit
JP2970473B2 (ja) アライメント方法およびアライメント誤差検査方法
US20050164096A1 (en) Monitor for variation of critical dimensions (CDs) of reticles
JPH06324475A (ja) レチクル
KR100321442B1 (ko) 반도체 제조 공정에서의 오버레이 측정 방법
KR100319386B1 (ko) 반도체 제조 공정에서의 오버레이 측정 방법
KR100375290B1 (ko) 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치
KR0172287B1 (ko) 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법
KR100284101B1 (ko) 반도체 웨이퍼의 오버레이 마크
KR100255087B1 (ko) 더미셀이 형성된 스테퍼용 레티클
CN105759563B (zh) 光罩以及光罩或晶圆沾污的检测方法
KR20000054903A (ko) 반도체 노광장비용 얼라인키
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
US7306882B2 (en) Phase shift mask including a substrate with recess
JP2004031542A (ja) 半導体装置の製造方法
KR100192171B1 (ko) 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application