JP2870461B2 - フォトマスクの目合わせマーク及び半導体装置 - Google Patents

フォトマスクの目合わせマーク及び半導体装置

Info

Publication number
JP2870461B2
JP2870461B2 JP32931195A JP32931195A JP2870461B2 JP 2870461 B2 JP2870461 B2 JP 2870461B2 JP 32931195 A JP32931195 A JP 32931195A JP 32931195 A JP32931195 A JP 32931195A JP 2870461 B2 JP2870461 B2 JP 2870461B2
Authority
JP
Japan
Prior art keywords
alignment
alignment mark
photomask
caliper
calipers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32931195A
Other languages
English (en)
Other versions
JPH09166866A (ja
Inventor
貴美 比留間
記史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP32931195A priority Critical patent/JP2870461B2/ja
Priority to TW085115508A priority patent/TW410457B/zh
Priority to US08/767,846 priority patent/US5721619A/en
Priority to KR1019960067276A priority patent/KR100242503B1/ko
Publication of JPH09166866A publication Critical patent/JPH09166866A/ja
Application granted granted Critical
Publication of JP2870461B2 publication Critical patent/JP2870461B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造工
程の一つであるフォトリソグラフィ技術において用いら
れるフォトマスクの目合わせマーク技術に関する。
【0002】
【従来の技術】半導体装置の製造工程においては、ウェ
ハ上への配線層、コンタクトホール、イオン注入領域
等、様々な個別要素の形成をそれぞれマスク、フォトレ
ジスト、及び縮小投影露光装置を用いたフォトマスク工
程によって行っている。このような製造工程では、先に
形成されたパターンと、後に形成されるパターンとの位
置合わせを高精度に行う必要があり、そのために先のパ
ターン形成と同時に目合わせマークをウェハに形成して
おき(被目合わせマーク)、後のパターン形成時には、
先に形成されている被目合わせマークを検出し、この被
目合わせマークに対して次に形成されるパターンのマー
ク(目合わせマーク)を利用した目合わせを行ってウェ
ハに対する位置ずれを補正しながら露光を行っている。
【0003】しかしながら、このように形成されるパタ
ーンといえども、繰り返し行われるショット投影露光で
は、ある確率で十分に位置合わせされていないものが発
生してしまう。これのずれの程度が許容範囲を超えたも
のであれば、完成される半導体チップは、例えば配線層
とコンタクトホールとの電気的ショートにより不良品と
なってしまう。そのため、現像後には目合わせずれの検
査を行い、その結果許容できない程度のずれが検出され
たウェハは、フォトレジストを除去し、再びフォトマス
ク工程を行うか、あるいは抜き取り排気を行う必要があ
る。
【0004】このようなフォトマスク工程における目合
わせずれの検査を容易に光学顕微鏡での観察によって行
うために、目合わせマークとしてノギス目盛りを用いる
技術が提案されている。この種のノギス目盛りは図4の
ように、ウェハ平面上の一方向のノギス目盛り(Xノギ
ス目盛り、以下、Xノギス)11と、それに直交する方
向の目盛り(Yノギス目盛り、以下、Yノギス)12と
が一組みとされた構成となっている。これらXノギス1
1とYノギス12のうち、11A,12Aは次の工程で
形成される被目合わせマークとしてのノギスであり、1
1B,12Bは先の工程で形成されている目合わせマー
クとしてのノギスである。両ノギスはそのピッチが幾分
相違しており、通常では被目合わせノギスのピッチに対
して、目合わせノギスのピッチは幾分狭いピッチで構成
されている。
【0005】なお、前記した被目合わせノギスは、マス
ク上の被目合わせノギスがウェハ上のフォトレジスト図
形として転写され、このフォトレジストを用いてエッチ
ング処理を行うことで、その後にフォトレジスト除去後
にもウェハ上に被目合わせノギスが残存される。そし
て、以降のフォトマスク工程において、マスク上の目合
わせノギスがウェハ上のフォトレジスト図形として転写
され、これが目合わせノギスとなり、被目合わせノギス
上に重ねられて目合わせが行われる。
【0006】ここで、同図では目合わせずれが全くない
状態を示しており、目合わせノギス11B,12Bの中
央の目盛りは被目合わせノギス11A,12Aの中央の
目盛りの略中央に位置された状態となる。また、目合わ
せずれがある場合には、目合わせノギスの中央以外の目
盛りが被目合わせノギスの中央以外の目盛りの略中央に
位置された状態となる。したがって、光学顕微鏡によっ
て目合わせノギスのいずれの目盛りが被目合わせノギス
のいずれの目盛りの中央に位置されているか、かつ各ノ
ギスのピッチ寸法を考慮することにより、目合わせずれ
量を測定することができる。
【0007】
【発明が解決しようとする課題】このような従来のXノ
ギスとYノギスを用いた目合わせでは、X方向とY方向
の各目合わせは可能ではあるが、X方向とY方向のいず
れにも所定の角度で傾斜した方向、ここではθ方向と称
する方向の目合わせを光学顕微鏡観察を用いて行い、そ
のずれ量を高精度に測定することは難しいという問題が
ある。例えば、図5(a)はθ方向の目合わせずれが厳
しく要求される半導体スタチックメモリ回路の例であ
り、ワード線WLと、ビット信号取り出しのためのコン
タクトホールCHと、駆動トランジスタのゲート電極G
とが、それぞれ斜め方向にd11,d12及びd13の
間隔で配置され、d11とd12は同じ長さに設計され
ている。ここで、これらワード線WL、ゲート電極G,
コンタクトホールCHとは異なるフォトマスク工程で形
成されるため、θ方向の目合わせずれが生じるとこれら
の間隔に誤差が生じ、ずれ量が大きくなると相互にショ
ートされてしまい、不良品となる。また、図5(b)は
同様に半導体スタチックメモリ回路の電源配線BLと、
記憶ノードのコンタクトホールCH1,CH2の例であ
るが、θ方向の目合わせずれによって間隔d21,d2
2にずれが生じると、相互間でのショートが生じる場合
がある。
【0008】このようなθ方向の目合わせずれの測定
は、図4に示したXノギスとYノギスを用いて行うこと
も不可能ではない。例えば、X方向及びY方向に対して
45°方向の目合わせずれを測定する場合には、X方
向、Y方向それぞれのずれ量、仮にそれぞれに0.1μ
mの目合わせずれが生じていたとすると、斜め45°の
目合わせずれ量は0.1μm×√2≒0.14μmのず
れとなる。斜め45°以外のθ方向のずれ量は、同様な
原理から、測定されたX方向とY方向の各ずれ量を平方
し、その和の平方根を計算すればずれ量の絶対値は測定
できる。
【0009】しかしながら、この方法では、X方向とY
方向のそれぞれの目合わせずれ量を測定し、かつこれら
を用いて前記した計算を行う必要があるために、目合わ
せずれ検査の時間の増大をまねき、半導体装置を量産す
る上では不都合となる。たとえば、前記した例におい
て、目合わせずれの限界を±0.1μmとし、これに合
わせてXノギスとYノギスの管理限界をそれぞれ±0.
1μmと設定した場合、X方向とY方向のずれ量をそれ
ぞれ個々に利用して目合わせずれを判断していたので
は、θ(45°)方向のずれが0.14μmとなって±
0.1μm以内に収まらないことが生じた場合でも、顕
微鏡による目視では直ちに判断することができず、計算
を待たなければならず、検査時間が長いものとなる。
【0010】なお、特開平1−193743号公報で
は、X方向及びY方向以外の目合わせずれを測定する技
術が記載されているが、これはショット単位での回転ず
れを検査するための専用パターンを設けたものであり、
専用パターンをレチクル外周部に配置し、隣接ショット
との重なり具合で回転ずれを検査するようにしたもので
ある。したがって、前記したようなθ方向の目合わせず
れの問題を解消することはできない。
【0011】本発明の目的は、X方向及びY方向の目合
わせずれと共に、θ方向の位置ずれを高精度にかつ迅速
に測定することを可能にしたフォトマスクの目合わせマ
ークとこの目合わせマークを有する半導体装置を提供す
ることにある。
【0012】
【課題を解決するための手段】本発明の目合わせマーク
は、一のフォトマスクに形成された第1の目合わせマー
クと、これに目合わせされる他のフォトマスクに形成さ
れた第2の目合わせマークとはそれぞれX方向の目合わ
せを測定するXノギスと、Y方向の目合わせを測定する
Yノギスと、X方向とY方向の両方に対して傾斜された
θ方向の目合わせを測定するθノギスとで構成されてい
ることを特徴とする。
【0013】例えばθノギスはθ方向に配列された複
数本の目盛りで構成される。また、θノギスは、θ方向
に所定のピッチ間隔を有してX方向またはY方向に配列
された複数本の目盛りで構成されてもよい。さらに、θ
ノギスは、それぞれ異なる傾斜角のθ方向の目合わせを
測定する複数のθノギスで構成されてもよい。なお、X
ノギスはX方向に配列された複数本の目盛りで構成さ
れ、YノギスはY方向に配列された複数本の目盛りで構
成される。
【0014】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1は本発明の第1の実施形態にお
ける被目合わせマークと目合わせマークの各パターン構
成図であり、各マークはX方向に配列されたXノギス1
と、これと直交するY方向に配列されたYノギス2と、
X方向とY方向のいずれにも所定の角度、ここでは45
°で傾斜されたθ1方向に配列されたθ1ノギス3とで
構成されている。そして、前記各ノギス1〜3を構成す
る被目合わせマーク1A,2A,3Aは複数本の太幅の
目盛りで形成され、各目盛りは所定のピッチ間隔で形成
される。一方、各ノギス1,2,3を構成する目合わせ
マーク1B,2B,3Bは被目合わせマーク1A,2
A,3Aと同数本の細幅の目盛りで形成され、各目盛り
は被目合わせマークの目盛りよりも若干小さいピッチ間
隔で形成される。例えば、被目合わせマーク1A,2
A,3Aのピッチ間隔を1μmとし、目合わせマーク1
B,2B,3Bのピッチ間隔を0.95μmとして形成
する。
【0015】このような被目合わせマークと目合わせマ
ークは、これまでと同様に、被目合わせマーク1A,2
A,3Aは先のフォトマスク工程でウェハに形成され、
目合わせマーク1B,2B,3Bは後のフォトマスク工
程でウェハに形成される。そして、光学顕微鏡によりこ
れらのマークを観察することで、目合わせが実行でき
る。例えば、同図では、目合わせマーク1B,2B,3
Bの中央の目盛りが被目合わせマーク1A,2A,3A
の中央の目盛りの中央に位置しており、この状態では両
マーク間での目あわせずれが生じていないことを示して
いる。
【0016】一方、図示は省略するが、目合わせマーク
1B,2B,3Bの中央以外の目盛りが被目合わせマー
ク1A,2A,3Aの中央以外の目盛りの中央に位置し
ている場合には、両マークに目合わせずれが生じている
ことになる。そして、この目合わせずれ量は、両マーク
のピッチ寸法の差、すなわちここでは1−0.95=
0.05μm単位で測定することができる。したがっ
て、両マークを観察したときに、各マークの中央の目盛
りから何番目の目盛りにおいて両マークの中央が重ねら
れているかを確認し、その目盛りの番数と、前記測定単
位の0.05μmとからそのずれ量を測定することがで
きる。なお、この実施形態では、各マークがそれぞれ7
個の目盛りで構成されているため、±0.15μmの範
囲の目合わせずれが測定できる。
【0017】したがって、この実施形態では、Xノギス
1によって両マークのX方向の目合わせずれが、Yノギ
ス2によってY方向の目合わせずれがそれぞれ測定で
き、さらにθ1ノギス3によってθ1方向の目合わせず
れが測定できる。そして、各方向では、それぞれのノギ
スによって前記した0.05μm単位でのずれが測定で
きるため、両マーク、すなわち先のフォトマスクと後の
フォトマスクの各パターンの目合わせずれをX方向、Y
方向及びθ1方向にそれぞれ測定することができる。こ
れにより、θ1方向に目合わせ精度が厳しく要求される
半導体装置の製造においても、高精度の目合わせが実現
できる。したがって、θ方向におけるパターン設計のマ
ージンを小さくでき、半導体装置の高集積化を図る上で
有利となる。また、θ1方向の目合わせも光学顕微鏡の
観察により一目で確認できるため、迅速な目合わせが可
能となる。
【0018】図2は本発明の第2の実施形態を示す図で
あり、図1と等価な部分には同一符号を付してある。こ
の実施形態ではY方向には同じでX方向には逆の方向に
傾斜したθ2方向に沿って被目合わせマーク4Aと目合
わせマーク4Bで構成されるθ2ノギス4を配設した例
であり、このθ2方向が図1のθ1方向と異なるほかは
他の構成は同じであり、図1の実施形態と同様にθ2方
向の目合わせずれを微細な測定単位で迅速に測定するこ
とができ、迅速な目合わせが可能となる。
【0019】また、図3は本発明の第3の実施形態を示
す図であり、Xノギス1及びYノギス2と共にθ1ノギ
ス3とθ2ノギス4を併せて配設し、互いに直交するθ
1方向とθ2方向の目合わせをも同時に行うことができ
るように構成したものである。この実施形態では、θ1
ノギス3とθ2ノギス4の各目盛りは、それぞれ図1、
図2に示された各ノギスの目盛りをY方向に平行移動す
ることにより、θ1方向、θ2方向に所定のピッチ間隔
を有してX方向に配列されているが、その原理は前記各
実施形態と全く同じであり、θ1方向とθ2方向の目合
わせずれを同様にして測定することができる。したがっ
て、X方向、Y方向、θ1方向、θ2方向の各目合わせ
ずれを迅速にかつ高精度で測定することができる。ま
た、このようにθ1ノギスとθ2ノギスの各目盛りをX
方向に配列することで、θ1及びθ2ノギスのY方向の
長さを短くでき、目合わせマーク全体が占める占有面積
を極力小さくでき、半導体装置の高集積化に対応でき
る。また、θ1ノギスとθ2ノギスを並べて配置してい
るため、θ1方向とθ2方向の目合わせずれを対比観察
することができ、観察作業効率を向上することも可能で
ある。
【0020】ここで、前記各実施形態ではθ1方向、θ
2方向はX方向及びY方向に45°で傾斜している例を
示しているが、これ以外の角度、例えばX方向に対して
30°、60°で傾斜される場合においても本発明を同
様に適用できる。また、各θノギスの目盛りはY方向に
並べて配置することも可能である。また、場合によって
は、Xノギスの目盛りをY方向に並べて配置し、Yノギ
スの目盛りをX方向に並べて配置するように構成しても
よく、ウェハにおけるスペースの大きさと形状に合わせ
て適宜に配列を変更することが可能である。また、各ノ
ギスの目盛りのピッチや本数は前記実施形態の値に限ら
れるものでないことは言うまでもない。
【0021】
【発明の効果】以上説明したように本発明の目合わせマ
ークは、X方向の目合わせを測定するXノギスと、Y方
向の目合わせを測定するYノギスと、X方向とY方向の
両方に対して傾斜されたθ方向の目合わせを測定するθ
ノギスとで構成され、前記θノギスはθ方向に配列され
た複数本の目盛りで構成され、あるいは、θ方向に所定
のピッチ間隔を有してX方向またはY方向に配列された
複数本の目盛りで構成されているので、X方向とY方向
の目合わせずれを光学顕微鏡等により観察して容易に測
定できることは勿論のこと、θノギスを同様に観察する
ことでθ方向の目合わせずれを迅速にしかも高精度で測
定することができる。これにより、θ方向の目合わせ精
度が厳しく要求される半導体装置での目合わせずれを高
精度に測定でき、θ方向の設計マージンクを小さくし、
半導体装置の高集積化を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の目合わせマークの構
成図である。
【図2】本発明の第2の実施形態の目合わせマークの構
成図である。
【図3】本発明の第3の実施形態の目合わせマークの構
成図である。
【図4】従来の目合わせマークの構成図である。
【図5】従来のθ方向に目合わせ精度が要求される半導
体装置のパターンの一例を示す図である。
【符号の説明】
1 Xノギス 2 Yノギス 3 θ1ノギス 4 θ2ノギス 1A,2A,3A,4A 被目合わせマーク 1B,2B,3B,4B 目合わせマーク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G03F 1/08 - 1/16

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 一のフォトマスクに形成された第1の目
    合わせマークと、他のフォトマスクに形成された第2の
    目合わせマークとを相対比較して両フォトマスクの目合
    わせを行うための目合わせマークにおいて、前記第1の
    目合わせマークと第2の目合わせマークとはそれぞれX
    方向の目合わせを測定するXノギスと、Y方向の目合わ
    せを測定するYノギスと、X方向とY方向の両方に対し
    て傾斜されたθ方向の目合わせを測定するθノギスとで
    構成され、前記θノギスは前記θ方向に配列された複数
    本の目盛りで構成されていることを特徴とするフォトマ
    スクの目合わせマーク。
  2. 【請求項2】 一のフォトマスクに形成された第1の目
    合わせマークと、他のフォトマスクに形成された第2の
    目合わせマークとを相対比較して両フォトマスクの目合
    わせを行うための目合わせマークにおいて、前記第1の
    目合わせマークと第2の目合わせマークとはそれぞれX
    方向の目合わせを測定するXノギスと、Y方向の目合わ
    せを測定するYノギスと、X方向とY方向の両方に対し
    て傾斜されたθ方向の目合わせを測定するθノギスとで
    構成され、前記θノギスは前記θ方向に所定のピッチ間
    隔を有して前記X方向またはY方向に配列された複数本
    の目盛りで構成されていることを特徴とするフォトマス
    クの目合わせマーク。
  3. 【請求項3】 前記XノギスはX方向に配列された複数
    本の目盛りで構成され、前記YノギスはY方向に配列さ
    れた複数本の目盛りで構成されている請求項1または2
    に記載のフォトマスクの目合わせマーク。
  4. 【請求項4】 前記θノギスは、それぞれ異なる傾斜角
    のθ方向の目合わせを測定する複数のθノギスで構成さ
    れる請求項1ないし3のいずれかに記載のフォトマスク
    の目合わせマーク。
  5. 【請求項5】 前記第1の目合わせマークと、前記第2
    の目合わせマークとは目盛りの幅寸法が相違され、両マ
    ークの重なり位置が観察可能に構成されてなる請求項1
    ないし4のいずれかに記載のフォトマスクの目合わせマ
    ーク。
  6. 【請求項6】 前記第1の目合わせマークが先のフォト
    マスク工程で用いられるフォトマスクに形成され、前記
    第2の目合わせマークが後のフォトマスク工程で用いら
    れるフォトマスクに形成されてなる請求項1ないし5の
    いずれかに記 のフォトマスクの目合わせマーク。
  7. 【請求項7】 請求項1ないし6のいずれかに記載の目
    合わせマークが設けられた半導体装置。
JP32931195A 1995-12-18 1995-12-18 フォトマスクの目合わせマーク及び半導体装置 Expired - Lifetime JP2870461B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32931195A JP2870461B2 (ja) 1995-12-18 1995-12-18 フォトマスクの目合わせマーク及び半導体装置
TW085115508A TW410457B (en) 1995-12-18 1996-12-16 Misergistration detecting marks for pattern formed on semiconductor substrate
US08/767,846 US5721619A (en) 1995-12-18 1996-12-17 Misregistration detecting marks for pattern formed on semiconductor substrate
KR1019960067276A KR100242503B1 (ko) 1995-12-18 1996-12-18 반도체 기판에 형성된 패턴의 오정렬 검출 마크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32931195A JP2870461B2 (ja) 1995-12-18 1995-12-18 フォトマスクの目合わせマーク及び半導体装置

Publications (2)

Publication Number Publication Date
JPH09166866A JPH09166866A (ja) 1997-06-24
JP2870461B2 true JP2870461B2 (ja) 1999-03-17

Family

ID=18220048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32931195A Expired - Lifetime JP2870461B2 (ja) 1995-12-18 1995-12-18 フォトマスクの目合わせマーク及び半導体装置

Country Status (4)

Country Link
US (1) US5721619A (ja)
JP (1) JP2870461B2 (ja)
KR (1) KR100242503B1 (ja)
TW (1) TW410457B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177245A (ja) * 1996-12-18 1998-06-30 Fujitsu Ltd レチクル、半導体基板及び半導体チップ
JP3169068B2 (ja) * 1997-12-04 2001-05-21 日本電気株式会社 電子線露光方法及び半導体ウエハ
JP2000133576A (ja) * 1998-10-28 2000-05-12 Nec Corp 位置ずれ計測マーク及び位置ずれ計測方法
US6833221B2 (en) * 2001-01-05 2004-12-21 Litel Instruments Method and apparatus for proper ordering of registration data
US7001830B2 (en) * 2003-09-02 2006-02-21 Advanced Micro Devices, Inc System and method of pattern recognition and metrology structure for an X-initiative layout design
JP4882354B2 (ja) * 2004-12-01 2012-02-22 株式会社ニコン アライメント調整方法、アライメントマークの形成方法、基材、及び透過型光学素子の製造方法
US7898662B2 (en) * 2006-06-20 2011-03-01 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
NL1036476A1 (nl) * 2008-02-01 2009-08-04 Asml Netherlands Bv Alignment mark and a method of aligning a substrate comprising such an alignment mark.
KR102052307B1 (ko) * 2011-11-09 2019-12-04 스카이워크스 솔루션즈, 인코포레이티드 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치
CN102723294B (zh) * 2012-06-20 2015-04-22 上海华力微电子有限公司 一种检测接触孔和多晶硅栅极对准度的方法
US9257351B2 (en) 2013-08-15 2016-02-09 Globalfoundries Inc. Metrology marks for bidirectional grating superposition patterning processes
US9059102B2 (en) 2013-08-15 2015-06-16 International Business Machines Corporation Metrology marks for unidirectional grating superposition patterning processes
US9653404B1 (en) * 2016-08-23 2017-05-16 United Microelectronics Corp. Overlay target for optically measuring overlay alignment of layers formed on semiconductor wafer
JP2021511532A (ja) * 2018-01-12 2021-05-06 ケーエルエー コーポレイション 傾斜周期構造を有する計測ターゲット及び方法
US20210362509A1 (en) * 2018-07-02 2021-11-25 Hewlett-Packard Development Company, L.P. Alignment patterns
US11182892B2 (en) * 2019-09-16 2021-11-23 Kla Corporation Periodic semiconductor device misregistration metrology system and method
CN112731778B (zh) * 2019-10-28 2022-08-02 长鑫存储技术有限公司 一种半导体套刻精度的控制方法及叠层标记
WO2021158255A1 (en) * 2020-02-07 2021-08-12 Kla Corporation Non-orthogonal target and method for using the same in measuring misregistration of semiconductor devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7606548A (nl) * 1976-06-17 1977-12-20 Philips Nv Werkwijze en inrichting voor het uitrichten van een i.c.-patroon ten opzichte van een halfgelei- dend substraat.
JPS57148347A (en) * 1981-03-09 1982-09-13 Jeol Ltd Measurement of connection accuracy for electron beam exposure
US4669866A (en) * 1985-01-28 1987-06-02 Phillips Edward H Step-and-repeat alignment and exposure system and method therefore
JPS6366846U (ja) * 1986-10-22 1988-05-06
JPH01193743A (ja) * 1988-01-28 1989-08-03 Nec Kyushu Ltd レチクルマスク
DE69120989D1 (de) * 1990-03-12 1996-08-29 Fujitsu Ltd Ausrichtungsmarke, insbesondere für Halbleiter
US5407763A (en) * 1992-05-28 1995-04-18 Ceridian Corporation Mask alignment mark system
US5596413A (en) * 1995-08-17 1997-01-21 Lucent Technologies Inc. Sub-micron through-the-lens positioning utilizing out of phase segmented gratings
JP2773708B2 (ja) * 1995-10-31 1998-07-09 日本電気株式会社 露光用マスク

Also Published As

Publication number Publication date
TW410457B (en) 2000-11-01
US5721619A (en) 1998-02-24
JPH09166866A (ja) 1997-06-24
KR100242503B1 (ko) 2000-03-02

Similar Documents

Publication Publication Date Title
JP2870461B2 (ja) フォトマスクの目合わせマーク及び半導体装置
US5262258A (en) Process of manufacturing semiconductor devices
JP3048517B2 (ja) 半導体装置製造用のレチクル
US5902703A (en) Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor
JP3284641B2 (ja) 重ね合わせ精度測定機の測定条件の最適化方法、並びにアラインメントマーク形状あるいは露光装置におけるアラインメントマーク測定方式の最適化方法
US11675277B2 (en) Self-referencing and self-calibrating interference pattern overlay measurement
JP2988393B2 (ja) 露光方法
JPH02143544A (ja) 目合せ用バーニヤパターンを備えた半導体装置
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
KR20000029347A (ko) 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법
JP4972278B2 (ja) レチクル及び半導体装置の製造方法
JP3511552B2 (ja) 重ね合わせ測定マークおよび測定方法
US20010033976A1 (en) Reticle for manufacturing semiconductor integrated circuit
JP2663623B2 (ja) レジストパターンの形成方法
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
KR100263323B1 (ko) 반도체 노광장비의 정렬 정밀도 측정방법
US20020127486A1 (en) Shot configuration measuring mark and transfer error detection method using the same
JPH0432216A (ja) 重ね合わせ精度及び寸法精度の評価方法
KR100255087B1 (ko) 더미셀이 형성된 스테퍼용 레티클
JPS6348420B2 (ja)
JP2004031542A (ja) 半導体装置の製造方法
JPS588132B2 (ja) 集積回路製造方法
JPH08321534A (ja) 重ね合わせ精度測定方法およびそれに用いる重ね合わせ精度測定用マーク
JPH0837148A (ja) 逐次移動式投影型露光装置によるパターニング方法