JP3048517B2 - 半導体装置製造用のレチクル - Google Patents

半導体装置製造用のレチクル

Info

Publication number
JP3048517B2
JP3048517B2 JP8029510A JP2951096A JP3048517B2 JP 3048517 B2 JP3048517 B2 JP 3048517B2 JP 8029510 A JP8029510 A JP 8029510A JP 2951096 A JP2951096 A JP 2951096A JP 3048517 B2 JP3048517 B2 JP 3048517B2
Authority
JP
Japan
Prior art keywords
pattern
reticle
main scale
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8029510A
Other languages
English (en)
Other versions
JPH09115827A (ja
Inventor
盛 吉 鄭
文 國 宋
ジョン 烈 金
正 煕 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09115827A publication Critical patent/JPH09115827A/ja
Application granted granted Critical
Publication of JP3048517B2 publication Critical patent/JP3048517B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造過
程において使われるレチクルに係り、より詳しくは半導
体ウェーハ上に素子形成のための写真食刻工程の最初の
ステップ時に使われ、レチクル間のアラインミスを検査
できるようにアラインマークが形成された半導体装置製
造用のレチクルに関する。
【０００２】
【従来の技術】半導体の製造工程においてはパターン転
写機構としてマスクやレチクルを用いている。一般に、
マスクは一回の露光でウェーハの全面または他のマスク
上に転写しうるパターンイメージを含むパターン転写機
構と言え、レチクルは全体基板を露光するためにステッ
プアンドリピート(step and repeat) されるパターンイ
メージを含むパターン転写機構と言える。かかるレチク
ルはマスク上にパターンのイメージをプリントする場合
に使われ、ステップアンドリピートアライナ（ステッ
パ）でウェーハ上に直接にイメージを転写する場合に使
われる。
【０００３】このようにレチクルを用いて半導体ウェー
ハ上にステップアンドリピート方式で直接にパターンイ
メージを転写する場合、最初の露光工程（以下、第１ス
テップという）ではパターンのアラインメント上基準と
なるパターンが存在しないのでパターンの縮小や回転の
問題が生ずる。
【０００４】図７は前記第１ステップにおける問題発生
パターンを示した図である。
【０００５】図７（ａ）は、破線で示された予め設計さ
れた所定の実パターン２に比べて、実線で示されたウェ
ーハに実際に露光された露光パターン１が縮小された場
合(−reduction)を示す。図７（ｂ）は、これとは逆
に、実パターン２よりウェーハに露光された露光パター
ン１が拡大された場合（＋reduction)を示す。また、図
７（ｃ）は、レチクルパターンの中心を基準として露光
パターン１が実パターン２に比べて所定角度だけ回転さ
れた場合を示す。また、図示されていないが、パターン
の縮小と回転が同時に発生する場合もある。
【０００６】かかる半導体製造工程中の第１ステップ露
光工程において発生する問題を解決するために、第１ス
テップ時に使われるレチクルには後続する露光工程時に
パターンアラインメントの基準となるアラインマーク
（またはキー）のためのパターンを形成し、通常半導体
素子が形成される素子形成領域の周りのスクライブライ
ン上に形成されている。
【０００７】図８は、スクライブライン上にアラインマ
ークが形成された従来の第１ステップ用レチクルを示し
た概略図である。レチクル１０の中心には有効なチップ
パターンとなる素子形成領域１２が形成され、その周り
に沿ってチップ形成のための切断工程時に切断されるス
クライブラインがある。一方、図８のＹ方向のスクライ
ブラインに形成されたアラインマークであるＸ１とＹ１
は主尺バニア(vernier) として作用し、Ｘ方向のスクラ
イブライン上に形成されたＸ２とＹ２は副尺バニアとし
て作用する。すなわち、第１ステップ用のレチクル１０
を用いてウェーハ上にステップアンドリピート方式でス
クライブラインを重ねて露光すれば、前記Ｘ１とＸ２、
Ｙ１とＹ２は重なってパターンが形成される。レチクル
の回転は、主尺及び副尺パターンの重畳されたパターン
を顕微鏡で検査して確認される。
【０００８】
【発明が解決しようとする課題】しかしながら、前記従
来のレチクルによれば、レチクルの回転の程度がひどい
場合のみ確認でき、パターンの縮小や拡大は殆ど検出で
きない。一方、半導体素子の高集積化がなされるほどデ
ザインルールの微細化により若干のパターンミスが生じ
ても素子の不良が著しく増加する。
【０００９】本発明は従来技術の問題点を解決するため
になされたものであって、その目的は第１ステップ工程
時のパターンのミスをより正確に検査できるようにアラ
インマークが形成されている半導体装置製造用のレチク
ルを提供することである。
【００１０】
【課題を解決するための手段】本発明に係る半導体製造
用のレチクルは、レチクル間のミスアラインが検査でき
るアラインマークがスクライブライン内に形成されてい
る半導体装置製造用のレチクルにおいて、前記アライン
マークは、相互隣接して対をなして形成されている主尺
パターンと副尺パターンよりなり、前記主尺パターンは
四角板状の四角板パターンと該四角板パターンの各辺に
沿って分離形成された棒状のパターンよりなっており、
前記副尺パターンは前記主尺パターンとオーバラップさ
れる場合、前記主尺パターンの前記四角板パターン内に
含まれ前記主尺パターンとの相対的位置関係が検査され
うるように構成されている。
【００１１】前記アラインマークは、レチクルのＸ方向
及びＹ方向の各スクライブライン内に少なくとも２対形
成されており、また、レチクル内の素子形成領域をなす
四角形状の各頂点近傍に形成されているのがパターンミ
スの正確な検査のために望ましい。
【００１２】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施形態をさらに詳しく説明する。
【００１３】図１は、本発明の一実施形態による第１ス
テップ用レクチル２０を概略的に示した図面である。レ
クチル２０は、その中央に有効なチップ部分のパターン
イメージが形成されている四角形状の素子形成領域２２
が形成されており、素子形成領域２２の外部には切断工
程により廃棄されるスクライブライン２４が形成されて
いる。レクチル２０のＸ方向（図面で水平方向）とＹ方
向（図面で垂直方向）の各スクライブライン２４内に
は、主尺パターン２８と副尺パターン２６とが対となっ
たアラインマークが、前記四角形状の素子形成領域２２
の各頂点近傍に、Ｘ方向に一対、Ｙ方向に一対の合計二
対が形成されている。すなわち、レクチルのＸ方向に及
びＹ方向の各スクライブライン内に２対ずつ形成されて
いる。
【００１４】図２は、図１の「Ａ」部分を拡大した図で
ある。
【００１５】図２を参照すると、スクライブライン２４
内に形成された主尺パターン２８は内部に四角板状の四
角形パターン３０が形成され、その周りに各辺に応ずる
第１棒状パターン２９が相互分離され形成されている。
なお、棒状パターン２９は一体形にも形成し得る。
【００１６】一方、主尺パターン２８と隣接して対をな
す副尺パターン２６は主尺パターン２８の第１棒状パタ
ーン２９と同一形状の第２棒状パターン２７よりなり、
ただパターンの大きさのみ縮小された形態である。第２
棒状パターン２７はステップアンドリピート方式の露光
工程で隣接したレチクルと重なって露光される場合、主
尺パターン２８の四角板パターン３０内に位置するよう
に大きさが定められ、副尺パターン２６が四角板パター
ン３０の面積の１／４ほどとなるのがパターンミスの正
確性のために望ましい。
【００１７】図２に示したように、主尺パターン２８と
副尺パターン２６はフォトレジスト層より形成され、図
面でハッチングされた部分がフォトレジスト層を示す。
また、副尺パターン２６の形状は必ずしも棒状でなくて
もよく、主尺パターン２８との間で相対的な位置関係が
示せる形状であればよい。
【００１８】図３は、図１のレチクルを用いて第１ステ
ップ工程を半導体ウェーハ上で行った後のアラインマー
クの配列を示す図である。各レチクル２０の主尺パター
ン２８と副尺パターン２６は隣接するレチクル２０の主
尺パターン２８と副尺パターン２６が相互交差するよう
にオーバラップされる。
【００１９】図４は、図３の「Ｂ」位置において見た各
種のパターンミスがあった場合を示す図である。図３の
左上側に位置したレチクルの素子形成領域２２の中心点
Ｏ（Ｘ、Ｙ）を基準点（０、０）とした。
【００２０】図４（ａ）及び図４（ｂ）は、副尺パター
ンが主尺パターン内の上側または下側に変移して互いに
反対方向に回転されることを示し、図４（ｃ）及び図４
（ｄ）は副尺パターンが主尺パターン内の左側または右
側に変移して互いに反対方向に縮小されることを示す。
また、図４（ｅ）は縮小と回転が同時に発生することを
示し、図４（ｆ）はパターンのミスが生じない場合であ
って、副尺パターンの第２棒状パターン２７が主尺パタ
ーンの第１棒状パターン２９内の真ん中に位置する。
【００２１】図５及び図６は縮小と回転がそれぞれ５Ｐ
ＰＭ存する場合、オーバレイ装置でパターンミスを検査
した例を示したもので、図５はＸ方向のアラインマーク
で検査した場合を示し、図６はＹ方向のアラインマーク
で検査した場合を示す。
【００２２】図５ではＸ方向の縮小が１０ＰＰＭ、Ｙ方
向の縮小が０ＰＰＭ、Ｘ方向の回転が０ＰＰＭ、Ｙ方向
の回転が１０ＰＰＭと検査され、図６ではＸ方向の縮小
が０ＰＰＭ、Ｙ方向の縮小が１０ＰＰＭ、Ｘ方向の回転
が１０ＰＰＭ、Ｙ方向の回転が０ＰＰＭと検査される。
【００２３】前記モニタリングされたデータからＸ方向
やＹ方向のうちいずれかをチェックしても縮小及び回転
の値は決定されうることがわかる。一方、縮小または回
転値が５ＰＰＭにもかかわらず、モニタリング値がそれ
ぞれ１０ＰＰＭとなるのは第１ステップ工程でレチクル
のショット（ｓｈｏｔ）間のパターンミスは同時に両方
向に変わるので、補正値を計算するためにはＸ方向のモ
ニタリング値とＹ方向のモニタリング値との和を１／２
に割ればよい。前記補正値はステッパに入力され設定値
を再設定してパターンミスを最小化する。
【００２４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、露光工程の第１ステップで使うレチクルにアライ
ンマークをより正確で合理的に形成することによりパタ
ーンミスを正確に検査できる。従って、半導体素子のパ
ターンミスが減少して製品の品質及び収率が向上する。
【図面の簡単な説明】
【図１】本発明の一実施形態による半導体装置の製造の
ための第１ステップ工程に使われるレチクルのアライン
マークの配列を示す図である。
【図２】図１の「Ａ」部分を拡大した図である。
【図３】図１のレチクルをウェーハ上に露光した時のア
ラインマークの配列状態を示す図である。
【図４】図３の「Ｂ」部分で見た各種のパターンミスの
例を簡略に示した図である。
【図５】Ｘ方向にあるアラインマークで特定のパターン
ミスを検査した例を示した図である。
【図６】Ｙ方向にあるアラインマークで特定のパターン
ミスを検査した例を示した図である。
【図７】半導体ウェーハ上に初めてパターンを形成する
第１ステップ時に発生しうる問題点を示した図である。
【図８】従来の半導体装置の製造のための第１ステップ
工程に使われるレチクルのアラインマークの配列を示す
図である。
【符号の説明】
１ 露光パターン ２ 実パターン １０、２０ レチクル １２、２２ 素子形成領域 ２４ スクライブライン ２６ 副尺パターン ２７、２９ 棒状パターン ２８ 主尺パターン ３０ 四角板パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 正 煕 大韓民国京畿道水原市長安区亭子洞東信 アパートメント201−1410 (56)参考文献 特開 平４−61111（ＪＰ，Ａ) 特開 昭60−148117（ＪＰ，Ａ) 特開 平２−174110（ＪＰ，Ａ) 特開 昭57−166034（ＪＰ，Ａ) 実開 昭59−155734（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 9/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 レクチル間のミスアラインが検査できる
    アラインマークがスクライブライン内に形成されている
    半導体装置製造用のレクチルにおいて、 前記アラインマークは、相互隣接して対をなして形成さ
    れていてステップしたときに互いに重ねられる主尺パタ
    ーンと副尺パターンよりなり、 前記主尺パターンは、四角板状の四角板パターンと該四
    角板パターンの各辺に沿って分離形成された棒状パター
    ンよりなっており、 前記副尺パターンは、前記主尺パターンと重ねられる場
    合、前記主尺パターンの前記四角板パターン内に含まれ
    て前記主尺パターンとの相対的位置関係が検査されうる
    ように構成されていることを特徴とする半導体装置製造
    用のレクチル。
  2. 【請求項２】 前記アラインマークは、レクチルのＸ方
    向及びＹ方向の各スクライブライン内に少なくとも２対
    形成されていることを特徴とする請求項１に記載の半導
    体装置製造用のレクチル。
  3. 【請求項３】 前記アラインマークは、レクチル内の素
    子形成領域をなす四角形状の各頂点近傍に形成されてい
    ることを特徴とする請求項１に記載の半導体装置製造用
    のレクチル。
  4. 【請求項４】 前記副尺パターンは、前記主尺パターン
    の棒状パターンの縮小形状であることを特徴とする請求
    項１に記載の半導体装置製造用のレクチル。
JP8029510A 1995-10-05 1996-02-16 半導体装置製造用のレチクル Expired - Fee Related JP3048517B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950034169A KR0156422B1 (ko) 1995-10-05 1995-10-05 반도체장치 제조용 레티클
KR1995-34169 1995-10-05

Publications (2)

Publication Number Publication Date
JPH09115827A JPH09115827A (ja) 1997-05-02
JP3048517B2 true JP3048517B2 (ja) 2000-06-05

Family

ID=19429365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8029510A Expired - Fee Related JP3048517B2 (ja) 1995-10-05 1996-02-16 半導体装置製造用のレチクル

Country Status (4)

Country Link
US (1) US5733690A (ja)
JP (1) JP3048517B2 (ja)
KR (1) KR0156422B1 (ja)
TW (1) TW371348B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5827629A (en) * 1995-05-11 1998-10-27 Sumitomo Heavy Industries, Ltd. Position detecting method with observation of position detecting marks
KR19990021288A (ko) * 1997-08-30 1999-03-25 윤종용 반도체소자 제조용 레티클
US5932376A (en) * 1997-09-23 1999-08-03 United Microelectronics Corp. Phase-shifting mask structure
JPH11258776A (ja) * 1998-03-13 1999-09-24 Sony Corp 重ね合わせ測定パターン、フォトマスク、重ね合わせ測定方法及び重ね合わせ測定装置
US6200708B1 (en) * 1998-03-30 2001-03-13 Worldwide Semiconductor Manufacturing Corporation Method for automatically determining adjustments for stepping photolithography exposures
US6042972A (en) * 1998-06-17 2000-03-28 Siemens Aktiengesellschaft Phase shift mask having multiple alignment indications and method of manufacture
TW436878B (en) * 1998-09-08 2001-05-28 Mosel Vitelic Inc Method for checking accuracy of a measuring instrument for overlay machine
US6003223A (en) * 1998-11-19 1999-12-21 Headway Technologies, Inc. Common alignment target image field stitching method for step and repeat alignment in photoresist
KR100329772B1 (ko) * 1998-12-24 2002-06-20 박종섭 포커스높이검사를위한보조패턴을구비하는레티클
JP4040210B2 (ja) * 1999-06-30 2008-01-30 株式会社東芝 露光方法、レチクル及び半導体装置の製造方法
JP3371852B2 (ja) * 1999-07-09 2003-01-27 日本電気株式会社 レチクル
US6383894B1 (en) * 2000-03-31 2002-05-07 Intel Corporation Method of forming scribe line planarization layer
US6552790B1 (en) * 2001-02-20 2003-04-22 Advanced Micro Devices, Inc. System and method for facilitating wafer alignment by mitigating effects of reticle rotation on overlay
KR100720444B1 (ko) * 2002-03-13 2007-05-22 엘지.필립스 엘시디 주식회사 액정 표시 장치의 제조 방법
KR100720443B1 (ko) * 2002-02-27 2007-05-22 엘지.필립스 엘시디 주식회사 액정 표시 장치의 제조 방법
KR100720414B1 (ko) * 2002-02-27 2007-05-22 엘지.필립스 엘시디 주식회사 액정 표시 장치의 제조 방법
KR100710156B1 (ko) * 2002-03-15 2007-04-20 엘지.필립스 엘시디 주식회사 액정표시소자의 진공 합착 장치
KR100769188B1 (ko) * 2002-03-20 2007-10-23 엘지.필립스 엘시디 주식회사 합착기의 스테이지
KR100720422B1 (ko) * 2002-11-15 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자 제조 장치 및 이를 이용한 제조 방법
KR100626742B1 (ko) * 2004-11-03 2006-09-25 주식회사 하이닉스반도체 반도체소자의 제조방법
JP4712641B2 (ja) * 2006-08-09 2011-06-29 富士通セミコンダクター株式会社 半導体ウエハとその試験方法
JP5182143B2 (ja) * 2009-02-19 2013-04-10 ソニー株式会社 半導体装置の製造方法
NL2006228A (en) * 2010-03-17 2011-09-20 Asml Netherlands Bv Alignment mark, substrate, set of patterning devices, and device manufacturing method.
CN102540732A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 一种判断半导体生产中一次光刻结果的方法
US9165889B2 (en) * 2013-06-28 2015-10-20 Infineon Technologies Ag Alignment mark definer
CN104934413B (zh) * 2014-03-18 2018-03-23 中芯国际集成电路制造(上海)有限公司 重叠对准标记和具有该重叠对准标记的基片
KR102631933B1 (ko) * 2018-08-10 2024-02-02 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102378837B1 (ko) * 2018-08-24 2022-03-24 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010666B1 (ko) * 1993-12-27 1997-06-30 현대전자산업 주식회사 반도체 소자의 패턴 중첩오차 측정방법

Also Published As

Publication number Publication date
TW371348B (en) 1999-10-01
KR970022513A (ko) 1997-05-28
KR0156422B1 (ko) 1999-02-01
US5733690A (en) 1998-03-31
JPH09115827A (ja) 1997-05-02

Similar Documents

Publication Publication Date Title
JP3048517B2 (ja) 半導体装置製造用のレチクル
EP0370834B1 (en) Method of manufacturing a semiconductor device
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
EP1162507B1 (en) Alignment method, overlay deviation inspection method and photomask
JP2988393B2 (ja) 露光方法
EP0466335B1 (en) Process of manufacturing semiconductor devices
US6218200B1 (en) Multi-layer registration control for photolithography processes
US6645823B2 (en) Reticle and method of fabricating semiconductor device
JP4528464B2 (ja) アライメント方法、重ね合わせ検査方法及びフォトマスク
JP2870461B2 (ja) フォトマスクの目合わせマーク及び半導体装置
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
US7939224B2 (en) Mask with registration marks and method of fabricating integrated circuits
JP2859855B2 (ja) 半導体素子の微細パターンアライメント方法
EP1128215A2 (en) Alignment mark set and method of measuring alignment accuracy
US6489067B2 (en) Reticle for manufacturing semiconductor integrated circuit
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
EP0459737A2 (en) Reticle for a reduced projection exposure apparatus
WO2021164608A1 (zh) 应用于半导体光刻工艺中的掩膜版及光刻工艺方法
US20050110969A1 (en) Overlay and cd process window structure
JP2002134397A (ja) フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置
JP2663623B2 (ja) レジストパターンの形成方法
JPH06324475A (ja) レチクル
JPH09127680A (ja) 露光用マスク
JPH0387013A (ja) 半導体装置の製造方法
JP2727784B2 (ja) 縮小投影露光装置用レティクル

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080324

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees