JP4972278B2 - レチクル及び半導体装置の製造方法 - Google Patents

レチクル及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4972278B2
JP4972278B2 JP2004344474A JP2004344474A JP4972278B2 JP 4972278 B2 JP4972278 B2 JP 4972278B2 JP 2004344474 A JP2004344474 A JP 2004344474A JP 2004344474 A JP2004344474 A JP 2004344474A JP 4972278 B2 JP4972278 B2 JP 4972278B2
Authority
JP
Japan
Prior art keywords
length measurement
pattern
center line
dicing
measurement pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004344474A
Other languages
English (en)
Other versions
JP2006154265A (ja
Inventor
鉄男 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004344474A priority Critical patent/JP4972278B2/ja
Priority to KR1020050016490A priority patent/KR100643626B1/ko
Priority to US11/066,154 priority patent/US7405025B2/en
Priority to CN2005100590809A priority patent/CN1782867B/zh
Publication of JP2006154265A publication Critical patent/JP2006154265A/ja
Priority to US12/213,908 priority patent/US7642103B2/en
Application granted granted Critical
Publication of JP4972278B2 publication Critical patent/JP4972278B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70655—Non-optical, e.g. atomic force microscope [AFM] or critical dimension scanning electron microscope [CD-SEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、加工精度の検証等に好適なレチクル及び半導体装置の製造方法に関する。
従来、レチクルを用いてレジスト膜にパターンを転写した後には、その精度の確認等を目的として、測長を行っている。また、この測長の際には、実際の回路を構成するパターンの測長を行うのではなく、測長専用の測長パターンを転写しておき、この測長パターンの測長を行う。そして、この測長パターンは、近時、ダイシングライン上に形成されるようになっている。
図８は、従来のレチクルを示す模式図である。レチクル１０１は、実際の回路を構成するパターンが形成された回路領域１０２と、その周囲に設けられたダイシング領域１０３とに区画されている。ダイシング領域１０３には、回路のパターンは形成されていないが、測長パターン１０４が形成されている。測長パターン１０４は、ダイシング領域１０３の中央に形成されている。
ウェハ上に形成されたレジスト膜に、このようなレチクル１０１を用いてパターンの転写を複数回行い、更に現像を行うと、図９に示すように、縦横に延びるダイシングライン１１２と、ダイシングライン１１２に囲まれたチップ領域１１１とがレジスト膜に形成される。また、ダイシングライン１１２の中心線上には、左右対称の測長パターン１１３が形成される。なお、図９中の二点鎖線で囲まれた領域が、１ショットで転写される部分である。但し、この領域内には２個の測長パターン１１３が存在しているが、右側の測長パターン１１３は、別のショットで転写される部分である。
このような転写及び現像が行われたレジスト膜に対して、測長走査型電子顕微鏡（ＣＤ−ＳＥＭ：Critical Dimension Scanning Electron Microscope）を用いて測長を行う場合には、図１０に示すように、複数のチップ領域１１１のうちから測長対象チップ領域１１１ａを指定した後、その左方に位置する測長パターン１１３の位置を特定する。そして、測長パターン１１３を構成する２個の線状部位の間隔を測定する。但し、この測定に当たっては、ダイシングライン１１２の中心線よりも測長対象チップ領域１１１ａ側の測定箇所１１４ａの間隔を測定する必要がある。これは、測長パターン１１３を基準として測長対象チップ領域１１１ａの反対側に位置する隣接チップ領域１１１ｂ側の測長箇所１１４ｂの間隔を測定すると、実際には所望の測長を行っているにもかかわらず、ＣＤ−ＳＥＭから隣接チップ領域１１１ｂに対する測長を行っている旨の表示等がされ、混乱を来たすからである。
ところが、従来の方法では、ダイシングライン１１２の中心線より測長対象チップ領域１１１ａ側の測長箇所１１４ａと隣接チップ領域１１１ｂ側の測長箇所１１４ｂとを区別することが困難であり、誤って測長箇所１１４ｂの間隔を測定してしまうことがある。
このような問題は、１ショットで１チップの露光を行う場合だけでなく、図１１に示すように、１ショットで複数チップの露光を行う場合にも生じている。
特開平８−１４８４９０号公報 特開平５−３３３５２６号公報 特開昭５９−５５０２９号公報
本発明は、測長の際に正確にパターンの所望の位置を特定することができるレチクル及び半導体装置の製造方法を提供することを目的とする。
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係るレチクルは、回路を構成するパターンが形成された回路領域と、前記回路領域の周囲に設けられ、ダイシングラインに相当するダイシング領域と、を有し、前記ダイシング領域には、前記回路領域及び前記ダイシング領域がレジスト膜に転写された場合に、前記ダイシングラインの中心線から離間する部位を含む測長パターンが形成されており、前記部位は、前記回路領域及び前記ダイシング領域がレジスト膜に転写された場合に、前記中心線よりも前記回路を構成するパターン側に位置し、前記回路を構成するパターンの転写及び前記測長パターンの転写が、前記レジスト膜のチップ領域の１個分ずつずらしながら行われ、前記測長パターンの測長では、前記ダイシングラインの中心線よりも測長対象の回路を構成するパターン側の部位の測長が行われることを特徴とする。
本発明に係る半導体装置の製造方法は、レジスト膜のチップ領域内に回路パターンを転写すると共に、前記レジスト膜のダイシングライン内に測長パターンを転写する工程と、測長の対象とするチップ領域と同じショットで転写された測長パターンの測長を行う工程と、を有し、前記回路パターンの転写及び前記測長パターンの転写を、前記レジスト膜のチップ領域の１個分ずつずらしながら行う半導体装置の製造方法であって、前記測長パターンは、前記ダイシングラインの中心線から離間する部位を含み、前記部位は、前記中心線よりも前記回路パターン側に位置し、前記測長パターンの測長を行う工程は、前記ダイシングラインの中心線を基準として前記測長パターンの位置を特定する工程と、前記ダイシングラインの中心線よりも測長対象のチップ領域側の部位の測長を行う工程と、を有することを特徴とする。
本発明によれば、確実に測長パターンの所望の位置において測長を行うことができる。このため、ＣＤ−ＳＥＭを用いて測長を行う場合であっても、無用な混乱を受けることを回避することができる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図１は、本発明の実施形態に係るレチクルを示す模式図である。
本実施形態に係るレチクル１は、実際の回路を構成するパターンが形成された回路領域２と、その周囲に設けられたダイシング領域３とに区画されている。ダイシング領域３には、回路のパターンは形成されていないが、測長パターン４が形成されている。測長パターン４は、ダイシング領域３の中心線よりも回路領域２側に形成されている。測長パターン４は、例えば、互いに離間した２つの線状部位を備えている。また、これらの線状部位は、互いに直交する方向に延びている。更に、測長パターン４は、回路領域２を間に挟むようにして、ダイシング領域３の２箇所に形成されている。
そして、ウェハ上に形成されたレジスト膜に、このようなレチクル１を用いて露光を行うと、回路領域２に形成されたパターン（図示せず）及び測長パターン４がレジスト膜に転写される。また、露光の度に、１チップ分ずつウェハの位置をずらすことにより、ウェハの全体に上述のようなパターンを転写することができる。そして、現像を行うことにより、レズスト膜のポジ型／ネガ型に応じて、転写したパターンが残存するか、又は除去され、他の部分が除去されるか、又は残存することになる。この結果、図２に示すように、縦横に延びるダイシングライン１２と、ダイシングライン１２に囲まれたチップ領域１１とがレジスト膜に形成される。また、ダイシングライン１２内には、その中心線を間に挟むようにして対をなす測長パターン１３が形成される。
このようなパターンの形成が行われたレジスト膜に対して、ＣＤ−ＳＥＭを用いて測長を行う場合には、図３に示すように、複数のチップ領域１１のうちから測長対象チップ領域１１ａを指定した後、その左方に位置する測長パターン１３ａの位置を特定する。そして、測長パターン１３ａを構成する２個の線状部位の間隔を測定する。但し、この測定に当たっては、前述のように、ダイシングライン１２の中心線よりも測長対象チップ領域１１ａ側の測定箇所１４の間隔を測定する必要がある。
本実施形態では、ダイシングライン１２の中心線よりも測長対象チップ領域１１ａ側に位置する測長パターン１３ａと、隣接チップ領域１１ｂ側に位置する測長パターン１３ｂとが互いに分離されているため、従来とは異なり、測長パターン１３ｂではなく、確実に測長パターン１３ａの位置を特定し、その測長箇所１４の間隔を測定することができる。従って、ＣＤ−ＳＥＭに備えられた表示装置に測長の対象としている旨の表示がされるチップ領域１１と測長を行っている測長パターン１３との整合性を確実に確保することができる。このため、混乱を来たすことがない。
また、１ショットの露光でチップ領域１１を間に挟む２箇所に測長パターン１３が転写されるため、当該露光における全体的なずれ等を容易に把握することも可能である。
なお、レチクルに設ける測長パターン４の形態は、図１に示すものに限定されることはない。例えば、図４に示すように、ダイシング領域３の中心線と交差する１本の線状部位と、中心線を間に挟んで中心線と平行に延びる２本の線状部位とから構成された測長パターン４を設けてもよい。この場合、転写の際に隣り合うチップ領域間で測長パターンが重なり合わないようにするために、測長パターン４は、回路領域２の左右で対称とならないようにする。例えば、回路領域２の左側のみに測長パターン４を設ける。
そして、このようなレチクル１を用いてレジスト膜に形成された測長パターン１３は、図５に示すようなものとなる。即ち、測長パターン１３は、ダイシングライン１２の中心線と交差する１本の線状部位と、中心線を間に挟んで中心線と平行に延びる２本の線状部位とから構成されたものとなる。
この場合においても、中心線と平行に延びる２本の線状部位に関しては、ダイシングライン１２の中心線よりも測長対象チップ領域１１ａ側に位置するものと、隣接チップ領域１１ｂ側に位置するものとが互いに分離されているため、確実に所望の測長箇所１４の間隔を測定することができる。従って、ＣＤ−ＳＥＭにより、測長の対象としている旨の表示等がされるチップ領域１１と測長を行っている測長パターン１３との整合性を確実に確保することができ、混乱を来たすことがない。
また、図６に示すように、図１に示す測長パターン４を回路領域２の一側方のみに設けてもよい。この場合には、図７に示すような測長パターン１３がレジスト膜に形成されるため、確実に所望の測長箇所１４の間隔を測定することができ、混乱を来たすことがない。
なお、これらの説明では、レチクル１のダイシング領域３がレジスト膜に形成されるダイシングライン１２と整合し、ダイシング領域３の中心線よりも回路領域２側に形成されたパターンが、ダイシングライン１２の中心線よりも同じショットで形成されるチップ領域１１側に転写されるものとしているが、これらの事項は必須ではない。例えば、ダイシング領域３の中心線よりも外側に形成された測長パターン４であっても、これがダイシングライン１２の中心線よりも同じショットで形成されるチップ領域１１側に転写され、所望の測長箇所１４を、隣接するチップ領域側に存在する測長箇所から分離されていれば、確実に所望の測長箇所１４の間隔を測定することができ、測定対象チップ領域１１ａと隣接チップ領域１１ｂとの間で混乱を来たすことがない。
また、レチクル１に形成する測長パターン４は、レジスト膜のポジ型／ネガ型等に応じて、抜きパターン又は残しパターンのいずれかにすることができる。
レチクル１を用いずに電子線描画等によりレジスト膜に直接測長パターン１３を形成してもよい。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
回路を構成するパターンが形成された回路領域と、
前記回路領域の周囲に設けられ、ダイシングラインに相当するダイシング領域と、
を有し、
前記ダイシング領域には、その中心線の内側に測長パターンが形成されていることを特徴とするレチクル。
（付記２）
前記測長パターンは、前記中心線の外側にパターンが形成されている場合には、少なくとも前記外側のパターンから分離された部位を有することを特徴とする付記１に記載のレチクル。
（付記３）
前記測長パターンは、互いに離間して配置された少なくとも２個の線状部位を有することを特徴とする付記１又は２に記載のレチクル。
（付記４）
前記測長パターンは、前記ダイシング領域内の少なくとも２箇所に形成されていることを特徴とする付記１乃至３のいずれか１項に記載のレチクル。
（付記５）
前記測長パターンは、前記回路領域を間に挟む２箇所に形成されていることを特徴とする付記４に記載のレチクル。
（付記６）
前記測長パターンは、
前記中心線の内側に形成され、前記中心線と平行に延びる第１の線状部位と、
前記第１の線状部位から離間して配置され、前記中心線と直交する方向に延びる第２の線状部位と、
を有することを特徴とする付記１乃至５のいずれか１項に記載のレチクル。
（付記７）
チップ領域内に回路パターンを転写すると共に、ダイシングライン内に測長パターンを転写する工程と、
測長の対象とするチップ領域と同じショットで転写された測長パターンの測長を行う工程と、
を有する半導体装置の製造方法であって、
前記測長パターンとして、前記ダイシングラインの中心線の同じショットで転写されるチップ領域側に、その反対側から分離された部位を有する測長パターンを転写することを特徴とする半導体装置の製造方法。
（付記８）
前記測長パターンの測長を行う工程において、測長走査型電子顕微鏡を用いることを特徴とする付記７に記載の半導体装置の製造方法。
（付記９）
前記測長パターンとして、互いに離間して配置された少なくとも２個の線状部位を有するものを転写することを特徴とする付記７又は８に記載の半導体装置の製造方法。
（付記１０）
前記測長パターンを、１ショットで前記ダイシングライン内の少なくとも２箇所に転写することを特徴とする付記７乃至９のいずれか１項に記載の半導体装置の製造方法。
（付記１１）
前記測長パターンを、前記チップ領域を間に挟む２箇所に転写することを特徴とする付記１０に記載の半導体装置の製造方法。
（付記１２）
前記測長パターンの測長を行う工程は、
前記ダイシングラインの中心線を基準として前記測長パターンの位置を特定する工程と、
前記測長パターンの前記中心線よりもチップ領域側の部位の測長を行う工程と、
を有することを特徴とする付記７乃至１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）
前記測長パターンとして、
前記ダイシングラインの中心線の同じショットで転写されるチップ領域側に形成され、前記中心線と平行に延びる第１の線状部位と、
前記第１の線状部位から離間して配置され、前記中心線と直交する方向に延びる第２の線状部位と、
を有するものを転写することを特徴とする付記７乃至１２のいずれか１項に記載の半導体装置の製造方法。
（付記１４）
前記測長の結果を、測長の対象としたチップ領域と共に表示装置に表示させる工程を有することを特徴とする付記７乃至１３のいずれか１項に記載の半導体装置の製造方法。
本発明の実施形態に係るレチクルを示す図である。 レジスト膜に転写されるパターンを示す図である。 本発明の実施形態における測長方法を示す図である。 レチクルの他の例を示す図である。 図４に示すレチクルを用いた場合に転写されるパターンを示す図である。 レチクルの更に他の例を示す図である。 図６に示すレチクルを用いた場合に転写されるパターンを示す図である。 従来のレチクルを示す図である。 １ショットで１チップの露光を行った場合のパターンを示す図である。 従来の方法でレジスト膜に転写された測長パターンを示す図である。 １ショットで複数チップの露光を行った場合のパターンを示す図である。
符号の説明
１：レチクル
２：回路領域
３：ダイシング領域
４：測長パターン
１１：チップ領域
１１ａ：測長対象チップ領域
１１ｂ：隣接チップ領域
１２：ダイシングライン
１３、１３ａ、１３ｂ：測長パターン

Claims (9)

  1. 回路を構成するパターンが形成された回路領域と、
    前記回路領域の周囲に設けられ、ダイシングラインに相当するダイシング領域と、
    を有し、
    前記ダイシング領域には、前記回路領域及び前記ダイシング領域がレジスト膜に転写された場合に、前記ダイシングラインの中心線から離間する部位を含む測長パターンが形成されており、
    前記部位は、前記回路領域及び前記ダイシング領域がレジスト膜に転写された場合に、前記中心線よりも前記回路を構成するパターン側に位置し、
    前記回路を構成するパターンの転写及び前記測長パターンの転写が、前記レジスト膜のチップ領域の１個分ずつずらしながら行われ、
    前記測長パターンの測長では、前記ダイシングラインの中心線よりも測長対象の回路を構成するパターン側の部位の測長が行われることを特徴とするレチクル。
  2. 前記測長パターンは、前記中心線の外側にパターンが形成されている場合には、少なくとも前記外側のパターンから分離された部位を有することを特徴とする請求項１に記載のレチクル。
  3. 前記測長パターンは、互いに離間して配置された少なくとも２個の線状部位を有することを特徴とする請求項１又は２に記載のレチクル。
  4. 前記測長パターンは、前記ダイシング領域内の少なくとも２箇所に形成されていることを特徴とする請求項１乃至３のいずれか１項に記載のレチクル。
  5. 前記測長パターンは、
    前記中心線の内側に形成され、前記中心線と平行に延びる第１の線状部位と、
    前記第１の線状部位から離間して配置され、前記中心線と直交する方向に延びる第２の線状部位と、
    を有することを特徴とする請求項１乃至４のいずれか１項に記載のレチクル。
  6. レジスト膜のチップ領域内に回路パターンを転写すると共に、前記レジスト膜のダイシングライン内に測長パターンを転写する工程と、
    測長の対象とするチップ領域と同じショットで転写された測長パターンの測長を行う工程と、
    を有し、
    前記回路パターンの転写及び前記測長パターンの転写を、前記レジスト膜のチップ領域の１個分ずつずらしながら行う半導体装置の製造方法であって、
    前記測長パターンは、前記ダイシングラインの中心線から離間する部位を含み、
    前記部位は、前記中心線よりも前記回路パターン側に位置し、
    前記測長パターンの測長を行う工程は、
    前記ダイシングラインの中心線を基準として前記測長パターンの位置を特定する工程と、
    前記ダイシングラインの中心線よりも測長対象のチップ領域側の部位の測長を行う工程と、
    を有することを特徴とする半導体装置の製造方法。
  7. 前記測長パターンとして、互いに離間して配置された少なくとも２個の線状部位を有するものを転写することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記測長パターンを、１ショットで前記ダイシングライン内の少なくとも２箇所に転写することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
  9. 前記測長パターンとして、
    前記ダイシングラインの中心線の同じショットで転写されるチップ領域側に形成され、前記中心線と平行に延びる第１の線状部位と、
    前記第１の線状部位から離間して配置され、前記中心線と直交する方向に延びる第２の線状部位と、
    を有するものを転写することを特徴とする請求項６乃至８のいずれか１項に記載の半導体装置の製造方法。
JP2004344474A 2004-11-29 2004-11-29 レチクル及び半導体装置の製造方法 Expired - Fee Related JP4972278B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004344474A JP4972278B2 (ja) 2004-11-29 2004-11-29 レチクル及び半導体装置の製造方法
KR1020050016490A KR100643626B1 (ko) 2004-11-29 2005-02-28 레티클 및 반도체 장치의 제조 방법
US11/066,154 US7405025B2 (en) 2004-11-29 2005-02-28 Reticle and method of fabricating semiconductor device
CN2005100590809A CN1782867B (zh) 2004-11-29 2005-03-21 制造半导体器件的标线片和方法
US12/213,908 US7642103B2 (en) 2004-11-29 2008-06-26 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004344474A JP4972278B2 (ja) 2004-11-29 2004-11-29 レチクル及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006154265A JP2006154265A (ja) 2006-06-15
JP4972278B2 true JP4972278B2 (ja) 2012-07-11

Family

ID=36567758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004344474A Expired - Fee Related JP4972278B2 (ja) 2004-11-29 2004-11-29 レチクル及び半導体装置の製造方法

Country Status (4)

Country Link
US (2) US7405025B2 (ja)
JP (1) JP4972278B2 (ja)
KR (1) KR100643626B1 (ja)
CN (1) CN1782867B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342235B2 (en) 2019-12-10 2022-05-24 Samsung Electronics Co., Ltd. Semiconductor devices including scribe lane and method of manufacturing the semiconductor devices

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5061520B2 (ja) * 2006-07-18 2012-10-31 富士通セミコンダクター株式会社 半導体装置及び半導体ウェーハ
US8039366B2 (en) * 2009-02-19 2011-10-18 International Business Machines Corporation Method for providing rotationally symmetric alignment marks for an alignment system that requires asymmetric geometric layout
US9411223B2 (en) * 2012-09-10 2016-08-09 Globalfoundries Inc. On-product focus offset metrology for use in semiconductor chip manufacturing
US9411249B2 (en) 2013-09-23 2016-08-09 Globalfoundries Inc. Differential dose and focus monitor
US9659873B2 (en) 2015-08-26 2017-05-23 United Microelectronics Corp. Semiconductor structure with aligning mark and method of forming the same
CN106707697B (zh) * 2017-01-04 2018-10-26 上海华虹宏力半导体制造有限公司 芯片的图形尺寸检测方法
US11100272B2 (en) * 2018-08-17 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer-to-design image analysis (WDIA) system
CN115616867B (zh) * 2021-12-03 2024-01-12 和舰芯片制造(苏州)股份有限公司 一种光罩上对最小线宽制程监控的方法
CN114236973B (zh) * 2021-12-14 2024-03-08 上海华力集成电路制造有限公司 提升拼接工艺窗口容许度的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074525A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置の製造方法
JP2874261B2 (ja) * 1990-03-19 1999-03-24 富士通株式会社 投影露光マスク
JPH03269433A (ja) * 1990-03-19 1991-12-02 Fujitsu Ltd 投影露光マスク
JPH0815854A (ja) * 1994-06-30 1996-01-19 Fujitsu Ltd 半導体装置の製造方法
JP3110669B2 (ja) * 1996-01-29 2000-11-20 川崎製鉄株式会社 半導体装置の製造方法
JPH10274855A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp レチクルおよびそれによって転写されたパターンならびに補正方法
JP4301584B2 (ja) * 1998-01-14 2009-07-22 株式会社ルネサステクノロジ レチクル、それを用いた露光装置、露光方法および半導体装置の製造方法
JP3592518B2 (ja) * 1998-04-07 2004-11-24 宮城沖電気株式会社 半導体装置及びその製造方法
US6569587B2 (en) * 1999-01-29 2003-05-27 Fuji Electric Imaging Co., Ltd. Photosensitive body for electrophotography and manufacturing method for the same
JP4040210B2 (ja) * 1999-06-30 2008-01-30 株式会社東芝 露光方法、レチクル及び半導体装置の製造方法
US6569584B1 (en) * 2001-06-29 2003-05-27 Xilinx, Inc. Methods and structures for protecting reticles from electrostatic damage
US6773939B1 (en) * 2001-07-02 2004-08-10 Advanced Micro Devices, Inc. Method and apparatus for determining critical dimension variation in a line structure
US6815128B2 (en) * 2002-04-01 2004-11-09 Micrel, Inc. Box-in-box field-to-field alignment structure
US6664121B2 (en) * 2002-05-20 2003-12-16 Nikon Precision, Inc. Method and apparatus for position measurement of a pattern formed by a lithographic exposure tool
JP4078257B2 (ja) * 2003-06-27 2008-04-23 株式会社日立ハイテクノロジーズ 試料寸法測定方法及び荷電粒子線装置
US7241538B2 (en) * 2003-11-05 2007-07-10 Promos Technologies Method for providing representative features for use in inspection of photolithography mask and for use in inspection photo-lithographically developed and/or patterned wafer layers, and products of same
US7642101B2 (en) * 2006-12-05 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having in-chip critical dimension and focus patterns

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342235B2 (en) 2019-12-10 2022-05-24 Samsung Electronics Co., Ltd. Semiconductor devices including scribe lane and method of manufacturing the semiconductor devices
US11756843B2 (en) 2019-12-10 2023-09-12 Samsung Electronics Co., Ltd. Semiconductor devices including scribe lane and method of manufacturing the semiconductor devices

Also Published As

Publication number Publication date
US20060115743A1 (en) 2006-06-01
CN1782867B (zh) 2010-05-05
KR20060059765A (ko) 2006-06-02
CN1782867A (zh) 2006-06-07
US7642103B2 (en) 2010-01-05
KR100643626B1 (ko) 2006-11-10
US20080274568A1 (en) 2008-11-06
JP2006154265A (ja) 2006-06-15
US7405025B2 (en) 2008-07-29

Similar Documents

Publication Publication Date Title
KR100643626B1 (ko) 레티클 및 반도체 장치의 제조 방법
EP0466335A2 (en) Process of manufacturing semiconductor devices
KR100242503B1 (ko) 반도체 기판에 형성된 패턴의 오정렬 검출 마크
JPH02143544A (ja) 目合せ用バーニヤパターンを備えた半導体装置
JP5821490B2 (ja) 半導体装置の製造方法
JP4525067B2 (ja) 位置ずれ検出用マーク
US7413834B2 (en) Photomask with alignment marks for the current layer
US8729716B2 (en) Alignment accuracy mark
JP2008205312A (ja) 露光方法
CN105759563B (zh) 光罩以及光罩或晶圆沾污的检测方法
KR100644068B1 (ko) 포토리소그라피용 마스크
JP6094630B2 (ja) 半導体装置
KR20080001734A (ko) 마스크 결함 위치 검사 방법
JPS6232783B2 (ja)
KR100284101B1 (ko) 반도체 웨이퍼의 오버레이 마크
KR100591132B1 (ko) 반도체 공정 마진 확인용 패턴
JPH04237115A (ja) 描画パターンの精度モニタ方法
JP2005072213A (ja) 荷電粒子線露光方法
KR100611069B1 (ko) 얼라인 마크를 이용하여 오버레이 보정 및 정렬 보정을수행하는 방법
JP2011023646A (ja) 半導体装置及び半導体装置の製造管理方法
JPH03154329A (ja) 半導体装置の製造方法
JP2005072341A (ja) 半導体装置の製造方法
KR20100039037A (ko) 반도체 소자의 오버레이 버니어
KR20080101469A (ko) 오버레이 버니어 및 반도체 소자의 형성 방법
KR19990074688A (ko) 마스크 오정렬 검사용 키

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071004

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees