CN1782867B - 制造半导体器件的标线片和方法 - Google Patents

制造半导体器件的标线片和方法 Download PDF

Info

Publication number
CN1782867B
CN1782867B CN2005100590809A CN200510059080A CN1782867B CN 1782867 B CN1782867 B CN 1782867B CN 2005100590809 A CN2005100590809 A CN 2005100590809A CN 200510059080 A CN200510059080 A CN 200510059080A CN 1782867 B CN1782867 B CN 1782867B
Authority
CN
China
Prior art keywords
critical dimension
straight line
center line
dimension pattern
chip area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100590809A
Other languages
English (en)
Other versions
CN1782867A (zh
Inventor
八重樫铁男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN1782867A publication Critical patent/CN1782867A/zh
Application granted granted Critical
Publication of CN1782867B publication Critical patent/CN1782867B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof

Abstract

制造半导体器件的标线片和方法。在抗蚀掩模上形成纵向和横向延伸的切割线以及由该切割线包围的芯片区域。在该切割线中成对地形成临界尺寸图案，同时使该切割线的中心线位于它们之间。通过从多个芯片区域中指定一个测量目标芯片区域，并且指定位于其左侧的临界尺寸图案的位置，在CD-SEM下对其中形成有这些图案的抗蚀膜的尺寸进行测量。然后，测量构成该临界尺寸图案的两个直线部分的距离，其中对从切割线的中心线观察位于测量目标芯片区域侧的测量点处的部分进行测量。

Description

制造半导体器件的标线片和方法
技术领域
本发明涉及一种适于检验加工精度等的制造半导体器件的标线片和方法。
背景技术
为了确认精度，要对使用标线片转印到抗蚀膜上的任何图案进行尺寸测量。该测量是对预先转印到抗蚀膜上的专用于该测量的临界尺寸图案进行的，而不是对构成用于实际应用的电路的图案进行的。在切割线上形成临界尺寸图案已经变得愈加普遍。
图8表示传统标线片的示意图。标线片101被划分为其中形成有构成实际应用的电路的电路区域102以及围绕该电路区域102设置的切割区域103。切割区域103中形成有临界尺寸图案104，而没有形成电路图案。临界尺寸图案104形成在切割区域103的中央部分。
通过这种标线片101将图案两次或更多次地转印到形成在晶片上的抗蚀膜上，并且后续的显影导致形成了纵向和横向延伸的切割线112以及由切割线112包围的芯片区域111，如图9所示。在切割线112的中心线上，形成有具有对称几何形状的临界尺寸图案113。图9中由双点划线包围的区域与通过单次曝光照射而转印的区域相对应。在该区域中看起来好像有两个临界尺寸图案113，但是要注意，右侧的临界尺寸图案113是通过另一次曝光照射而转印的图案。
当在CD-SEM(临界尺寸扫描电子显微镜)下对转印和显影之后的抗蚀膜进行尺寸测量时，在多个芯片区域111中指定一个测量目标芯片区域111a，如图10所示，并且指定位于左侧的临界尺寸图案113的位置。然后测量构成临界尺寸图案113的两个直线部分之间的距离。这里，在测量中，需要对测量点114a处的距离进行测量，从切割线112的中心线观察，该测量点114a位于测量目标芯片区域111a侧。这是因为在相邻芯片区域111b上的测量点114b(根据临界尺寸图案113，该测量点114b位于测量目标芯片区域111a的相对侧)处另外进行的测量可能会造成混淆，导致CD-SEM显示好像是对相邻芯片区域111b进行尺寸测量的状态，尽管实际测量是正确进行的。
然而，传统的方法难以区分从切割线112观察时，位于测量目标芯片区域111a侧的测量点114a与相邻芯片区域111b侧的测量点114b，从而可能错误地对测量点114b处的距离进行测量。
不仅在通过单次曝光照射来曝光一个芯片的情况下会出现类似的问题，而且在通过单次曝光照射来曝光多个芯片的情况下也会出现类似的问题。
在日本专利申请公开No.Hei 8-148490、日本专利申请公开No.Hei5-333526和日本专利申请公开No.Sho 59-55029中公开了多种现有技术。
发明内容
因此，本发明的目的是提供一种制造半导体器件的标线片和方法，两者能够精确地指定在测量过程中所需的图案位置。
在对上述问题的解决方案进行广泛研究之后，本发明人构想了以下描述的本发明的多个实施例。
根据本发明的标线片包括：电路区域，具有电路构成图案；以及围绕该电路区域设置的切割区域，该切割区域与切割线相对应。该切割区域在其中心线内具有临界尺寸图案。
在根据本发明的制造半导体器件的方法中，在将电路图案和临界尺寸图案分别转印到芯片区域中和切割线中之后，对通过与测量目标芯片区域同一次曝光照射而转印的临界尺寸图案的尺寸进行测量。作为临界尺寸图案，从切割线的中心线观察，所转印的临界尺寸图案具有与通过同一次曝光照射而转印的芯片区域位于同一侧的部分，该部分与位于相对侧的另一部分相分离。
附图说明
图1是根据本发明一实施例的标线片的示意图；
图2是转印到抗蚀膜上的图案的示意图；
图3是表示根据本发明该实施例的尺寸测量方法的示意图；
图4是标线片的另一示例的示意图；
图5是通过图4中所示的标线片转印的图案的示意图；
图6是标线片的另一示例的示意图；
图7是通过图6中所示的标线片转印的图案的示意图；
图8是传统的标线片的示意图；
图9是通过单次照射单个芯片的工艺获得的图案的示意图；
图10是通过传统的方法转印到抗蚀膜上的临界尺寸图案的示意图；以及
图11是通过单次照射多个芯片的工艺获得的图案的示意图。
具体实施方式
以下段落将参照附图详细说明本发明的实施例。图1是表示根据本发明一实施例的标线片的示意图。
根据本实施例的标线片1分为：电路区域2，其中形成有实际电路构成图案；以及设置在该电路区域2周围的切割区域3。切割区域3没有电路图案，但是其中形成有临界尺寸图案4。从切割区域3的中心线观察，临界尺寸图案4形成在电路区域2侧。临界尺寸图案4例如具有两个彼此分离的直线部分。这些直线部分沿彼此正交的方向延伸。在切割区域3中的两个点处形成临界尺寸图案4，同时使电路区域2位于其之间。
通过标线片1对形成在晶片上的抗蚀膜进行的曝光使得电路区域2的图案(未示出)和临界尺寸图案4被转印到抗蚀膜上。通过每一次曝光照射将晶片的位置移动一个芯片，可以将上述图案转印到整个晶片部分上。后续的显影使所转印的图案被保留或去除，并且使其它部分被去除或保留，这取决于抗蚀膜的正属性或负属性。由此，在抗蚀膜中形成了纵向和横向延伸的切割线12以及由切割线12包围的芯片区域11，如图2所示。在切割线12中，成对的形成有临界尺寸图案13，同时使中心线位于其之间。
在使用CD-SEM对其中形成有这些图案的抗蚀膜进行尺寸测量的过程中，从多个芯片区域11中指定一个测量目标芯片区域11a，如图3所示，并且指定位于其左侧的临界尺寸图案13a的位置.测量构成临界尺寸图案13a的两个直线部分的距离.如上所述，在此需要对测量点14处的部分进行测量，从切割线12的中心线观察，该测量点14位于测量目标芯片区域11a侧.
在本实施例中，从切割线12的中心线观察，位于测量目标芯片区域11a侧的临界尺寸图案13a与位于相邻芯片区域11b侧的临界尺寸图案13b彼此分离，从而使得可以确切地指定临界尺寸图案13a的位置，而不是临界尺寸图案13b的位置，并且使得可以对测量点14处的距离进行测量，而不象传统技术那样。因此使得可以确保作为尺寸测量的当前目标出现在CD-SEM的显示器上的芯片区域11与当前进行尺寸测量的临界尺寸图案13之间的一致性。这成功地避免了任何混淆。
通过单次曝光照射转印两个临界尺寸图案13以使芯片区域11位于其之间，使得可以容易地理解曝光中可能出现的一般性未对准等。
注意，为标线片设置的临界尺寸图案4的几何形状决不限于图1中所示的形状。例如，如图4所示，可以将临界尺寸图案4设置为具有与切割区域3的中心线交叉的单个直线部分以及位于该中心线两侧与该中心线平行延伸的两个直线部分。在这种情况下，在电路区域2的左右两侧非对称地形成临界尺寸图案4，以避免在图案转印过程中相邻芯片区域之间的临界尺寸图案发生重叠。一个优选示例仅在电路区域2的左侧只形成单一临界尺寸图案4。
通过标线片1形成在抗蚀膜上的临界尺寸图案13如图5所示。也就是说，在此获得的临界尺寸图案13是由与切割线12的中心线交叉的单个直线部分以及位于该中心线两侧与该中心线平行地延伸的两个直线部分构成的。
此外，在这种情况下，对于与该中心线平行地延伸的两个直线部分，从切割线12的中心线观察，位于测量目标芯片区域11a侧的一个直线部分与位于相邻芯片区域11b侧的另一直线部分彼此分离，从而使得可以正确地对测量点14处的距离进行测量。因此，这使得可以确保例如由CD-SEM作为尺寸测量的当前目标进行显示的芯片区域11与当前进行尺寸测量的临界尺寸图案13之间的一致性，而不会导致任何混淆。
如图6所示，还允许仅在电路区域2的一侧设置图1中所示的临界尺寸图案4。在这种情况下，在抗蚀膜上形成了图7中所示的临界尺寸图案13，并且这使得可以正确地对测量点14处的距离进行测量，而不会造成任何混淆。
上述说明讨论了标线片1上的切割区域3与形成在抗蚀膜上的切割线12对齐的情况，使得从切割区域3的中心线观察，形成在电路区域2侧的图案转印到从切割线12的中心线观察的芯片区域11侧(通过同一次曝光照射形成该芯片)，但这些并不是本质的问题。例如，如果从切割线12的中心线观察，图案4转印到芯片区域11侧(该芯片区域11是通过同一次曝光照射形成的)，并且如果所期望的测量点14与位于相邻芯片区域侧的测量点分离，则即使越过切割区域3的中心线形成临界尺寸图案4，也使得可以正确地对测量点14处的距离进行测量，而不会造成测量目标芯片区域11a与相邻芯片区域11b之间的任何混淆。
根据抗蚀膜的正属性或负属性，形成在标线片1上的临界尺寸图案4可以是所去除的图案或者所保留的图案。
通常还允许通过电子束光刻法直接在抗蚀膜上形成临界尺寸图案13，而不需要使用标线片1。
本发明使得可以在所期望的位置处正确地进行临界尺寸图案的测量。这使得即使在CD-SEM下进行尺寸测量时，也可以成功地避免不必要的混淆。
本申请基于2004年11月29日提交的在先日本专利申请No.2004-344474，并要求其优先权的权益，在此通过引用并入其全部内容。

Claims (11)

1.一种标线片，其包括：
芯片区域，具有电路构成图案；以及
包围所述芯片区域设置的切割区域，该切割区域与切割线相对应，所述切割区域具有比所述切割区域的中心线更接近所述芯片区域并且被设置为与所述中心线间隔开的临界尺寸图案，
其中所述临界尺寸图案具有：
第一直线部分，该第一直线部分形成为比所述中心线更接近所述芯片区域，并且与所述中心线平行地延伸；以及
第二直线部分，该第二直线部分被设置为与所述第一直线部分间隔开，并且沿与所述中心线垂直的方向延伸。
2.根据权利要求1所述的标线片，其中在所述切割区域中的至少两个点处形成所述临界尺寸图案。
3.根据权利要求2所述的标线片，其中在将所述电路区域置于其之间的两个点处形成所述临界尺寸图案。
4.一种标线片，其包括：
芯片区域，具有电路构成图案；以及
包围所述芯片区域设置的切割区域，该切割区域与切割线相对应，所述切割区域具有临界尺寸图案，
其中所述临界尺寸图案具有：
第一直线部分，该第一直线部分被设置为与所述切割区域的中心线间隔开，被形成为比所述中心线更接近所述芯片区域，并且与所述中心线平行地延伸；
第二直线部分，该第二直线部分被设置为与所述中心线交叉，被设置为与所述第一直线部分间隔开，并且沿与所述中心线垂直的方向延伸；以及
第三直线部分，该第二直线部分被设置为与所述中心线、所述第一直线部分和所述第二直线部分间隔开，被形成为比所述中心线更远离所述芯片区域，并且与所述中心线平行地延伸。
5.一种制造半导体器件的方法，包括以下步骤：
将电路图案转印到芯片区域中，并且将临界尺寸图案转印到切割线中；以及
对通过与测量目标芯片区域同一次曝光照射而转印的临界尺寸图案的尺寸进行测量，作为所述临界尺寸图案，从所述切割线的中心线观察，所转印的临界尺寸图案具有与通过同一次曝光照射而转印的芯片区域位于同一侧的一部分，该部分与位于相对侧的另一部分相分离，
其中，作为所述临界尺寸图案，被转印的临界尺寸图案具有被设置为彼此间隔开的至少两个直线部分，并且这两个直线部分彼此垂直地延伸。
6.根据权利要求5所述的制造半导体器件的方法，其中在临界尺寸扫描电子显微镜下对所述临界尺寸图案进行测量。
7.根据权利要求5所述的制造半导体器件的方法，其中，通过单次曝光照射在所述切割线中的至少两个点处转印所述临界尺寸图案。
8.根据权利要求7所述的制造半导体器件的方法，其中在将所述电路区域置于其之间的两个点处形成所述临界尺寸图案.
9.根据权利要求5所述的制造半导体器件的方法，其中测量所述临界尺寸图案的所述步骤包括下述步骤：
根据所述切割线的中心线来指定所述临界尺寸图案的位置；以及
测量所述临界尺寸图案的一部分，从所述切割线的中心线观察，所述部分与所述芯片区域位于同一侧。
10.根据权利要求5所述的制造半导体器件的方法，其中，作为所述临界尺寸图案，所转印的临界尺寸图案具有：
第一直线部分，从所述切割线的中心线观察，该第一直线部分与通过同一次曝光照射而转印的芯片区域位于同一侧，并且该第一直线部分与所述中心线平行地延伸；以及
第二直线部分，该第二直线部分与所述第一直线部分间隔开，并且沿与所述中心线垂直的方向延伸。
11.根据权利要求5所述的制造半导体器件的方法，还包括下述步骤：
将所述测量的结果与测量目标芯片区域一起显示在显示器上。
CN2005100590809A 2004-11-29 2005-03-21 制造半导体器件的标线片和方法 Expired - Fee Related CN1782867B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004344474A JP4972278B2 (ja) 2004-11-29 2004-11-29 レチクル及び半導体装置の製造方法
JP2004344474 2004-11-29
JP2004-344474 2004-11-29

Publications (2)

Publication Number Publication Date
CN1782867A CN1782867A (zh) 2006-06-07
CN1782867B true CN1782867B (zh) 2010-05-05

Family

ID=36567758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100590809A Expired - Fee Related CN1782867B (zh) 2004-11-29 2005-03-21 制造半导体器件的标线片和方法

Country Status (4)

Country Link
US (2) US7405025B2 (zh)
JP (1) JP4972278B2 (zh)
KR (1) KR100643626B1 (zh)
CN (1) CN1782867B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5061520B2 (ja) * 2006-07-18 2012-10-31 富士通セミコンダクター株式会社 半導体装置及び半導体ウェーハ
US8039366B2 (en) * 2009-02-19 2011-10-18 International Business Machines Corporation Method for providing rotationally symmetric alignment marks for an alignment system that requires asymmetric geometric layout
US9411223B2 (en) * 2012-09-10 2016-08-09 Globalfoundries Inc. On-product focus offset metrology for use in semiconductor chip manufacturing
US9411249B2 (en) 2013-09-23 2016-08-09 Globalfoundries Inc. Differential dose and focus monitor
US9659873B2 (en) 2015-08-26 2017-05-23 United Microelectronics Corp. Semiconductor structure with aligning mark and method of forming the same
CN106707697B (zh) * 2017-01-04 2018-10-26 上海华虹宏力半导体制造有限公司 芯片的图形尺寸检测方法
US11100272B2 (en) * 2018-08-17 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer-to-design image analysis (WDIA) system
KR20210073178A (ko) 2019-12-10 2021-06-18 삼성전자주식회사 스크라이브 레인을 갖는 반도체 소자들 및 그 형성 방법
CN115616867B (zh) * 2021-12-03 2024-01-12 和舰芯片制造(苏州)股份有限公司 一种光罩上对最小线宽制程监控的方法
CN114236973B (zh) * 2021-12-14 2024-03-08 上海华力集成电路制造有限公司 提升拼接工艺窗口容许度的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5868560A (en) * 1997-03-31 1999-02-09 Mitsubishi Denki Kabushiki Kaisha Reticle, pattern transferred thereby, and correction method
TW382746B (en) * 1998-01-14 2000-02-21 Mitsubishi Electric Corp Reticle and method and apparatus for exposure using the reticle
US6093511A (en) * 1994-06-30 2000-07-25 Fujitsu Limited Method of manufacturing semiconductor device
US6558852B1 (en) * 1999-06-30 2003-05-06 Kabushiki Kaisha Toshiba Exposure method, reticle, and method of manufacturing semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074525A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置の製造方法
JP2874261B2 (ja) * 1990-03-19 1999-03-24 富士通株式会社 投影露光マスク
JPH03269433A (ja) * 1990-03-19 1991-12-02 Fujitsu Ltd 投影露光マスク
JP3110669B2 (ja) * 1996-01-29 2000-11-20 川崎製鉄株式会社 半導体装置の製造方法
JP3592518B2 (ja) * 1998-04-07 2004-11-24 宮城沖電気株式会社 半導体装置及びその製造方法
US6569587B2 (en) * 1999-01-29 2003-05-27 Fuji Electric Imaging Co., Ltd. Photosensitive body for electrophotography and manufacturing method for the same
US6569584B1 (en) * 2001-06-29 2003-05-27 Xilinx, Inc. Methods and structures for protecting reticles from electrostatic damage
US6773939B1 (en) * 2001-07-02 2004-08-10 Advanced Micro Devices, Inc. Method and apparatus for determining critical dimension variation in a line structure
US6815128B2 (en) * 2002-04-01 2004-11-09 Micrel, Inc. Box-in-box field-to-field alignment structure
US6664121B2 (en) * 2002-05-20 2003-12-16 Nikon Precision, Inc. Method and apparatus for position measurement of a pattern formed by a lithographic exposure tool
JP4078257B2 (ja) * 2003-06-27 2008-04-23 株式会社日立ハイテクノロジーズ 試料寸法測定方法及び荷電粒子線装置
US7241538B2 (en) * 2003-11-05 2007-07-10 Promos Technologies Method for providing representative features for use in inspection of photolithography mask and for use in inspection photo-lithographically developed and/or patterned wafer layers, and products of same
US7642101B2 (en) * 2006-12-05 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having in-chip critical dimension and focus patterns

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093511A (en) * 1994-06-30 2000-07-25 Fujitsu Limited Method of manufacturing semiconductor device
US5868560A (en) * 1997-03-31 1999-02-09 Mitsubishi Denki Kabushiki Kaisha Reticle, pattern transferred thereby, and correction method
TW382746B (en) * 1998-01-14 2000-02-21 Mitsubishi Electric Corp Reticle and method and apparatus for exposure using the reticle
US6114072A (en) * 1998-01-14 2000-09-05 Mitsubishi Denki Kabushiki Kaisha Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same
US6558852B1 (en) * 1999-06-30 2003-05-06 Kabushiki Kaisha Toshiba Exposure method, reticle, and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US7642103B2 (en) 2010-01-05
US7405025B2 (en) 2008-07-29
KR100643626B1 (ko) 2006-11-10
JP4972278B2 (ja) 2012-07-11
KR20060059765A (ko) 2006-06-02
CN1782867A (zh) 2006-06-07
JP2006154265A (ja) 2006-06-15
US20060115743A1 (en) 2006-06-01
US20080274568A1 (en) 2008-11-06

Similar Documents

Publication Publication Date Title
CN1782867B (zh) 制造半导体器件的标线片和方法
US8043928B2 (en) Efficient provision of alignment marks on semiconductor wafer
US5017514A (en) Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
EP0061536A1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US8823936B2 (en) Structure for critical dimension and overlay measurement
JP2002252157A (ja) マスク作製用部材およびその製造方法ならびにマスクおよびその製造方法ならびに露光方法ならびに半導体装置の製造方法
US8847416B2 (en) Multi-layer chip overlay target and measurement
CN103246155B (zh) 光刻版以及该光刻版的曝光方法
CN115097691B (zh) 一种掩模板及形成方法
KR100381881B1 (ko) 얼라인먼트 마크 세트 및 얼라인먼트 정밀도 계측 방법
CN117406545B (zh) 一种半导体掩膜版及其制作方法
US6489067B2 (en) Reticle for manufacturing semiconductor integrated circuit
KR20180033971A (ko) 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법
JP2009282386A (ja) フォトマスクと半導体チップの製造方法
CN113219798B (zh) 晶圆半导体产品、掩膜版与光刻机
CN116500855B (zh) 一种掩模版及半导体结构
KR100298193B1 (ko) 웨이퍼의수평정렬을위한레티클
JP2001230181A (ja) ショットマップ作成方法
KR20020045744A (ko) 반도체 소자의 오버레이 마크
KR100349106B1 (ko) 반도체 미세 패턴 변위 측정 방법
JPS59161033A (ja) フオトマスク
JPS58173832A (ja) ウエ−ハアラインメント方法
JP2007053139A (ja) 半導体装置
JP2007053138A (ja) 半導体装置
JPH0222532B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081017

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081017

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20170321