JP3110669B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3110669B2 JP3110669B2 JP08012401A JP1240196A JP3110669B2 JP 3110669 B2 JP3110669 B2 JP 3110669B2 JP 08012401 A JP08012401 A JP 08012401A JP 1240196 A JP1240196 A JP 1240196A JP 3110669 B2 JP3110669 B2 JP 3110669B2
- Authority
- JP
- Japan
- Prior art keywords
- rectangular area
- semiconductor device
- exposure
- rectangular
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置作製の
リソグラフィープロセスにおける、露光時の半導体装置
の配位に関するものである。
リソグラフィープロセスにおける、露光時の半導体装置
の配位に関するものである。
【０００２】
【従来の技術】従来、半導体装置の組立前のチップサイ
ズはリソグラフィープロセスでの露光装置の露光可能範
囲の寸法（以下、「フィールドサイズ」と称する）によ
って制限されていた。このフィールドサイズを大きくす
るために、一般に半導体製造に用いられる光学系のステ
ップアンドリピード方式の露光装置（以下「ステッパ」
と称する）では、レンズの大口径化・高精度化等の工夫
がなされてきた。さらに、装置の工夫としてはレンズデ
ィストーションの悪影響を軽減するためのスキャン方式
の露光装置も開発され、市販もされている。
ズはリソグラフィープロセスでの露光装置の露光可能範
囲の寸法（以下、「フィールドサイズ」と称する）によ
って制限されていた。このフィールドサイズを大きくす
るために、一般に半導体製造に用いられる光学系のステ
ップアンドリピード方式の露光装置（以下「ステッパ」
と称する）では、レンズの大口径化・高精度化等の工夫
がなされてきた。さらに、装置の工夫としてはレンズデ
ィストーションの悪影響を軽減するためのスキャン方式
の露光装置も開発され、市販もされている。
【０００３】一方、露光装置の使い方の工夫として、特
開平４−１９６５１２号公報、特開平６−４５５８１号
公報のように複数のレチクルを用い、つなぎ合わせて使
用する方法がある。これは、図６に示すようにデバイス
を矩形の辺と平行な方向に分割し、図７（Ａ）に示すよ
うに、レジスト塗布後に第１のマスクで露光エリア１３
を露光し、続いて図７（Ｂ）のように第２のマスクを用
いて露光し、その後現像してパターン形成を行うもので
ある。この２つのマスクのつなぎ目は、図６（Ｂ）に示
すようにつなぎしろ部分１６を２度露光することによっ
て接続する。このつなぎ合わせのアライメント精度を上
げるためにの工夫が、特開昭５１−３８７８号公報、特
開平５−３４３２８５号公報、特開平７−５６１８３号
公報等に提案されている。
開平４−１９６５１２号公報、特開平６−４５５８１号
公報のように複数のレチクルを用い、つなぎ合わせて使
用する方法がある。これは、図６に示すようにデバイス
を矩形の辺と平行な方向に分割し、図７（Ａ）に示すよ
うに、レジスト塗布後に第１のマスクで露光エリア１３
を露光し、続いて図７（Ｂ）のように第２のマスクを用
いて露光し、その後現像してパターン形成を行うもので
ある。この２つのマスクのつなぎ目は、図６（Ｂ）に示
すようにつなぎしろ部分１６を２度露光することによっ
て接続する。このつなぎ合わせのアライメント精度を上
げるためにの工夫が、特開昭５１−３８７８号公報、特
開平５−３４３２８５号公報、特開平７−５６１８３号
公報等に提案されている。
【０００４】
【発明が解決しようとする課題】フィールドサイズを大
きくするハードウェアの工夫は、その開発に多くの時間
・費用・負荷がかかるという欠点があり、装置も高価な
ものになる欠点がある。一方、レチクルのつなぎ合わせ
では、露光装置固有のステージ精度の問題から、同じス
テッパーで露光する必要がある。同じステッパーで露光
のみを２回連続して行おうとすると、その工程の複雑さ
から、通常のパターニング工程を２回行なう以上にスル
ープットを低下させ、２枚ずつ必要なレチクルと合わせ
て、非常に高価なプロセスとなるという欠点がある。２
回露光のシーケンスがスムースになるような、特開昭６
３−２７１９５０号公報のような露光装置に関する発明
もなされているが、本質的に工程を簡略化するものでは
ない。
きくするハードウェアの工夫は、その開発に多くの時間
・費用・負荷がかかるという欠点があり、装置も高価な
ものになる欠点がある。一方、レチクルのつなぎ合わせ
では、露光装置固有のステージ精度の問題から、同じス
テッパーで露光する必要がある。同じステッパーで露光
のみを２回連続して行おうとすると、その工程の複雑さ
から、通常のパターニング工程を２回行なう以上にスル
ープットを低下させ、２枚ずつ必要なレチクルと合わせ
て、非常に高価なプロセスとなるという欠点がある。２
回露光のシーケンスがスムースになるような、特開昭６
３−２７１９５０号公報のような露光装置に関する発明
もなされているが、本質的に工程を簡略化するものでは
ない。
【０００５】本発明は、フィールドサイズそのものの面
積を拡大するものではないが、従来の露光装置を使用
し、１回の露光プロセスにより、露光エリアの辺の長さ
より長い辺を持つ半導体装置を作製することを目的とす
る。
積を拡大するものではないが、従来の露光装置を使用
し、１回の露光プロセスにより、露光エリアの辺の長さ
より長い辺を持つ半導体装置を作製することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明請求項１は、四角
い露光エリアをその四角に対して斜めに使うことと、従
来のレチクルのつなぎ合わせの技術を同一レチクルのサ
イクリックな配置に対し用いることによることを特徴と
する。請求項２は請求項１の配置に関する具体的方法で
あり、矩形領域をその領域の一つの辺との一つ角を含む
直角三角形と、その角に対向する角とその直角三角形の
斜辺とを最短で結ぶ線分により３分することを特徴とす
る。
い露光エリアをその四角に対して斜めに使うことと、従
来のレチクルのつなぎ合わせの技術を同一レチクルのサ
イクリックな配置に対し用いることによることを特徴と
する。請求項２は請求項１の配置に関する具体的方法で
あり、矩形領域をその領域の一つの辺との一つ角を含む
直角三角形と、その角に対向する角とその直角三角形の
斜辺とを最短で結ぶ線分により３分することを特徴とす
る。
【０００７】請求項３も同様に請求項１の配置に関する
具体的方法であり、矩形領域が正方形で、矩形領域を分
割する線分が矩形領域の辺に対して４５度の角度をなし
ていることを特徴とする。
具体的方法であり、矩形領域が正方形で、矩形領域を分
割する線分が矩形領域の辺に対して４５度の角度をなし
ていることを特徴とする。
【０００８】
【発明の実施の形態】図１は本発明請求項１および２の
一実施形態の詳細図である。図１（Ａ）のように、露光
エリア１を一つの角を含む直角三角形とその角に対向す
る角とその直角三角形とを最短距離で結ぶ線分により３
分割する。この露光エリア１を、図１（Ｃ）のようにそ
れぞれ縦・横に接するように半導体ウエハ７上で配置す
る。すると、露光エリア１とは別の長方形８が形成され
る。この新たにできる長方形８が、一つの半導体装置と
して有意な機能をもつようにマスクの設計・配位を行
う。つなぎ目に関しては、従来のつなぎ合わせ技術と同
様に、図１（Ｂ）に示すように配線線幅に余裕を持た
せ、重複して露光するエリアを設けるなどして接続す
る。
一実施形態の詳細図である。図１（Ａ）のように、露光
エリア１を一つの角を含む直角三角形とその角に対向す
る角とその直角三角形とを最短距離で結ぶ線分により３
分割する。この露光エリア１を、図１（Ｃ）のようにそ
れぞれ縦・横に接するように半導体ウエハ７上で配置す
る。すると、露光エリア１とは別の長方形８が形成され
る。この新たにできる長方形８が、一つの半導体装置と
して有意な機能をもつようにマスクの設計・配位を行
う。つなぎ目に関しては、従来のつなぎ合わせ技術と同
様に、図１（Ｂ）に示すように配線線幅に余裕を持た
せ、重複して露光するエリアを設けるなどして接続す
る。
【０００９】露光エリア１内は具体的には図１（Ｂ）の
ように、スクライブライン６、ボンディングバッド５、
素子部４で構成される。図示しない素子評価用ＴＥＧ、
アライメントマーク、測長パターン等は、例えばスクラ
イブライン６上に配位する。半導体装置の素子の向き
は、レチクルを作製しやすいようにレチクルの辺と平行
方向に配位するのが望ましい。しかし、素子の動作速度
・製造プロセスに制限がある場合にはその制限に適応で
きるよう、素子の向きを配位すれば良い。また、回路の
特性上、素子特性がそろっている必要のある部分がある
場合、その特定部分は分割する線分をまたがらないよう
にすれば、露光ショット毎に微妙に素子寸法が異なる等
の影響を受けずに済む。
ように、スクライブライン６、ボンディングバッド５、
素子部４で構成される。図示しない素子評価用ＴＥＧ、
アライメントマーク、測長パターン等は、例えばスクラ
イブライン６上に配位する。半導体装置の素子の向き
は、レチクルを作製しやすいようにレチクルの辺と平行
方向に配位するのが望ましい。しかし、素子の動作速度
・製造プロセスに制限がある場合にはその制限に適応で
きるよう、素子の向きを配位すれば良い。また、回路の
特性上、素子特性がそろっている必要のある部分がある
場合、その特定部分は分割する線分をまたがらないよう
にすれば、露光ショット毎に微妙に素子寸法が異なる等
の影響を受けずに済む。
【００１０】図２は、本発明請求項１および３の一実施
形態の説明図である。図２（Ａ）のように、正方形の露
光エリア１をその正方形の辺に対して４５°の角度を持
つ線分１９により分割する。これを図２（Ｂ）のように
サイクリックにウエハ上に配位すると、２種類の長方形
が形成される。この２種類の長方形を、それぞれ一つの
半導体装置として機能するようにしても良いし、他方を
ＴＥＧスペースとしても良いし、その使い方は任意であ
る。
形態の説明図である。図２（Ａ）のように、正方形の露
光エリア１をその正方形の辺に対して４５°の角度を持
つ線分１９により分割する。これを図２（Ｂ）のように
サイクリックにウエハ上に配位すると、２種類の長方形
が形成される。この２種類の長方形を、それぞれ一つの
半導体装置として機能するようにしても良いし、他方を
ＴＥＧスペースとしても良いし、その使い方は任意であ
る。
【００１１】また、図３（Ａ）のようにレチクル上また
は装置上からブラインドエリア１１を形成することで、
図３（Ｂ）のように単一チップを作製することも可能で
ある。このように、請求項３は、その分割方法に関し様
々なバリエーションが存在する。本発明は、上述の実施
例のように一つの露光エリアを一つの矩形領域として扱
うのみならず、図４に示すように、一つの露光エリア１
内に複数の矩形領域２０を配位しても良い。図４のよう
に分割すれば、工夫次第で露光ショット数を減らすこと
が可能となる。また図示は省略するが、レチクルをつな
ぎ合わせて複数のレチクルで一つの矩形領域を形成して
も良い。本発明によれば、つなぎ合わせレチクル枚数を
減らすことも可能となる。
は装置上からブラインドエリア１１を形成することで、
図３（Ｂ）のように単一チップを作製することも可能で
ある。このように、請求項３は、その分割方法に関し様
々なバリエーションが存在する。本発明は、上述の実施
例のように一つの露光エリアを一つの矩形領域として扱
うのみならず、図４に示すように、一つの露光エリア１
内に複数の矩形領域２０を配位しても良い。図４のよう
に分割すれば、工夫次第で露光ショット数を減らすこと
が可能となる。また図示は省略するが、レチクルをつな
ぎ合わせて複数のレチクルで一つの矩形領域を形成して
も良い。本発明によれば、つなぎ合わせレチクル枚数を
減らすことも可能となる。
【００１２】なお、上述のいずれの実施形態において
も、隣接する露光ショットに対するアライメントが必要
になる。しかし、従来のつなぎ合わせ技術と同様に、メ
タル配線以外のつなぎ合わせを行わない等してクリティ
カルなアライメントが必要なレイヤーを絞り込む、つな
ぎ合わせる部分に対し余裕を持たせ設計する等すればそ
の負荷は大きくならない。
も、隣接する露光ショットに対するアライメントが必要
になる。しかし、従来のつなぎ合わせ技術と同様に、メ
タル配線以外のつなぎ合わせを行わない等してクリティ
カルなアライメントが必要なレイヤーを絞り込む、つな
ぎ合わせる部分に対し余裕を持たせ設計する等すればそ
の負荷は大きくならない。
【００１３】また、上述のいずれの実施形態においても
半導体チップは格子状には並ばないため、従来方法と全
く同じ方法ではチップのダイシングができない。しか
し、新たに簡単な治具を作製するだけで、従来のダイシ
ング装置を用いてのダイシングが可能である。図５を例
に説明すると、まず行方向（図５（Ａ）に示す矢印Ａ方
向）にダイシングを行い、１行おきに切り出す。テープ
上に残した、図５（Ｃ）に示す行は従来どおりの方法で
切り出し、最初に切り出した行は治具２２にはめ込む等
して別途切り出せば良い。また、一旦行毎に分割して、
各行ごとに治具にはめ込む等してダイシングしても良
い。治具や切り出した行に直線合わせ用のマークを設け
ておけば正確なダイシングが可能であるし、治具にダイ
シング用のガイド溝を設け、切り出した行が精度良く治
具にはまるようにしておけば、直線合わせも必要ない。
ダイシング装置によってダイシングの難しい結晶方位が
あるならば、最初から完成時を想定して、ダイシングし
やすいような結晶方位にオリフラ１８を切っておけば良
い。このダイシング工程は、従来のようにチップが格子
状に並んでいる場合に比べると複雑な工程にはなるが、
ダイシング工程はリソグラフィー工程に比べ、安価であ
るに加え１回で済み、そのコスト・時間を比較すれば本
発明のメリットが失われるものではない。
半導体チップは格子状には並ばないため、従来方法と全
く同じ方法ではチップのダイシングができない。しか
し、新たに簡単な治具を作製するだけで、従来のダイシ
ング装置を用いてのダイシングが可能である。図５を例
に説明すると、まず行方向（図５（Ａ）に示す矢印Ａ方
向）にダイシングを行い、１行おきに切り出す。テープ
上に残した、図５（Ｃ）に示す行は従来どおりの方法で
切り出し、最初に切り出した行は治具２２にはめ込む等
して別途切り出せば良い。また、一旦行毎に分割して、
各行ごとに治具にはめ込む等してダイシングしても良
い。治具や切り出した行に直線合わせ用のマークを設け
ておけば正確なダイシングが可能であるし、治具にダイ
シング用のガイド溝を設け、切り出した行が精度良く治
具にはまるようにしておけば、直線合わせも必要ない。
ダイシング装置によってダイシングの難しい結晶方位が
あるならば、最初から完成時を想定して、ダイシングし
やすいような結晶方位にオリフラ１８を切っておけば良
い。このダイシング工程は、従来のようにチップが格子
状に並んでいる場合に比べると複雑な工程にはなるが、
ダイシング工程はリソグラフィー工程に比べ、安価であ
るに加え１回で済み、そのコスト・時間を比較すれば本
発明のメリットが失われるものではない。
【００１４】本発明請求項１の斜めに露光エリアを使用
するというアイデアのみを利用して、請求項２，３以外
の方法により露光エリアを分割し、本発明と同様にサイ
クリックに配置し、露光エリアの辺より長い半導体チッ
プを作製することは可能である。しかし、それではチッ
プが一直線上に並ばず、従来のダイシング装置が使用で
きなかったり、ウエハ上に半導体素子を形成しない無駄
部分が大きくなったりする。本発明請求項２，３は、前
述のアイデアに留まらず、現在の組立技術を用いて実現
可能であり、かつウエハ面内で無駄スペースを最小にす
るようにその分割方法・配位を最適化した点に特徴を持
つ。また、本発明は光源・ステージ動作方式等を問わ
ず、全ての露光装置に対して適用可能である。
するというアイデアのみを利用して、請求項２，３以外
の方法により露光エリアを分割し、本発明と同様にサイ
クリックに配置し、露光エリアの辺より長い半導体チッ
プを作製することは可能である。しかし、それではチッ
プが一直線上に並ばず、従来のダイシング装置が使用で
きなかったり、ウエハ上に半導体素子を形成しない無駄
部分が大きくなったりする。本発明請求項２，３は、前
述のアイデアに留まらず、現在の組立技術を用いて実現
可能であり、かつウエハ面内で無駄スペースを最小にす
るようにその分割方法・配位を最適化した点に特徴を持
つ。また、本発明は光源・ステージ動作方式等を問わ
ず、全ての露光装置に対して適用可能である。
【００１５】
【発明の効果】半導体装置のチップサイズは、例えばパ
ッケージサイズの制限や、入出力数の都合等から、必ず
しも正方形が最適ではなく、その用途・機能・性能に応
じて最適なものが存在する。本発明はフィールドサイズ
より長い辺を持つ半導体チップを作製する際に、リソグ
ラフィープロセスを大幅に簡素化し、コストダウン・Ｔ
ＡＴ短縮に寄与する。
ッケージサイズの制限や、入出力数の都合等から、必ず
しも正方形が最適ではなく、その用途・機能・性能に応
じて最適なものが存在する。本発明はフィールドサイズ
より長い辺を持つ半導体チップを作製する際に、リソグ
ラフィープロセスを大幅に簡素化し、コストダウン・Ｔ
ＡＴ短縮に寄与する。
【００１６】本発明の具体的な効果としては、例えば２
２×２２ｍｍのフィールドサイズのステッパーにより３
０×１５ｍｍの半導体装置を作成する場合、従来技術で
はフィールドサイズの面積より小さいチップにもかかわ
らず２種類のレチクルをつなぎ合わせて作成するしかな
いが、本発明によれば１枚のレチクルによる１回の露光
で作製可能となる。
２×２２ｍｍのフィールドサイズのステッパーにより３
０×１５ｍｍの半導体装置を作成する場合、従来技術で
はフィールドサイズの面積より小さいチップにもかかわ
らず２種類のレチクルをつなぎ合わせて作成するしかな
いが、本発明によれば１枚のレチクルによる１回の露光
で作製可能となる。
【図１】本発明請求項１および２の一実施形態の詳細図
である。
である。
【図２】本発明請求項１および３の一実施形態の説明図
である。
である。
【図３】本発明請求項１および３の他の実施形態の説明
図である。
図である。
【図４】本発明により作製した半導体チップを、半導体
ウェハから切出すダイシングの要領を説明する図であ
る。
ウェハから切出すダイシングの要領を説明する図であ
る。
【図５】本発明請求項１および２の他の実施形態の説明
図である。
図である。
【図６】従来の、レチクルのつなぎ合わせ技術を説明す
るための図である。
るための図である。
【図７】従来の、レチクルのつなぎ合わせ技術を説明す
るための図である。
るための図である。
１ 露光エリア ２ 対角線 ３ 線分 ４ 素子部 ５ ボンディングバッド ６ スクライブライン ７ 半導体ウエハ ９，１０，１２ 長方形 １１ ブラインドエリア １７ 半導体チップ １８ オリフラ １９ 線分 ２０ 矩形領域 ２１ 長方形 ２２ 治具
Claims (3)
- 【請求項１】 半導体回路のパターニングを行うリソグ
ラフィープロセスおいて、 一つもしくは複数の露光エリアから成る一つの矩形領
域、あるいは１つもしくは複数の露光エリアから成る複
数の矩形領域それぞれを、該矩形領域を構成する辺に対
し斜めに延びるとともに互いに垂直な線分により分割
し、ウエハ上で該矩形領域が接するあるいは部分的に重
なるように配置・露光することにより、分割した部分を
つなぎ合わせて該矩形領域に跨る前記線分により半導体
チップの外形を形成することを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記矩形領域の分割方法に関し、前記矩
形領域を矩形領域の一つの辺と一つの角を含む直角三角
形と、その角に対向する角とその直角三角形の斜辺とを
最短で結ぶ線分により３分することを特徴とする半導体
装置の製造方法。 - 【請求項３】 前記矩形領域の分割方法に関し、前記矩
形領域が正方形で、前記の斜めに延びるとともに互いに
垂直な線分がその正方形の辺に対し４５度の角度をなし
ていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08012401A JP3110669B2 (ja) | 1996-01-29 | 1996-01-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08012401A JP3110669B2 (ja) | 1996-01-29 | 1996-01-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09205052A JPH09205052A (ja) | 1997-08-05 |
| JP3110669B2 true JP3110669B2 (ja) | 2000-11-20 |
Family
ID=11804250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08012401A Expired - Fee Related JP3110669B2 (ja) | 1996-01-29 | 1996-01-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110669B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001010069A (ja) * | 1999-07-01 | 2001-01-16 | Casio Comput Co Ltd | インクジェットプリントヘッドの製造方法 |
| JP4972278B2 (ja) * | 2004-11-29 | 2012-07-11 | 富士通セミコンダクター株式会社 | レチクル及び半導体装置の製造方法 |
-
1996
- 1996-01-29 JP JP08012401A patent/JP3110669B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09205052A (ja) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5716889A (en) | Method of arranging alignment marks | |
| US5440138A (en) | Exposure method | |
| JPH11345866A (ja) | 半導体デバイスおよび位置合せの方法 | |
| US4488806A (en) | Shot arranging method in a divisional printing apparatus | |
| JP4299420B2 (ja) | 逐次露光方法 | |
| KR0168772B1 (ko) | 포토마스크 및 그를 이용한 반도체 장치 제조 방법 | |
| US5485495A (en) | X-ray mask, and exposure apparatus and device production using the mask | |
| US7951512B2 (en) | Reticle for projection exposure apparatus and exposure method using the same | |
| US6329700B1 (en) | Semiconductor wafer and semiconductor device | |
| JP3110669B2 (ja) | 半導体装置の製造方法 | |
| US6005294A (en) | Method of arranging alignment marks | |
| JP4390355B2 (ja) | 半導体集積回路用レチクル | |
| JPH11233458A (ja) | 半導体素子の製造方法およびその製造に用いる半導体ウエハ | |
| US6436589B1 (en) | Reticle having an interleave kerf | |
| JP2005084379A (ja) | フォトマスクおよび半導体装置の製造方法 | |
| JPH09127680A (ja) | 露光用マスク | |
| JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
| JP2003037038A (ja) | 投影露光方法 | |
| JPH10335205A (ja) | 半導体集積回路のパターン設計方法 | |
| JP2977471B2 (ja) | ウエハのアラインメントマークの配置方法 | |
| JPH022606A (ja) | 半導体装置の製造方法 | |
| JPH10209002A (ja) | 露光用マスク並びに半導体デバイス及びその製造方法 | |
| JPS62126634A (ja) | 半導体ウエハの位置合せマ−ク | |
| JPH05335203A (ja) | 縮小投影露光用レチクルとそのレチクルを用いた露光法 | |
| JPH03180017A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |