JPS62126634A - 半導体ウエハの位置合せマ−ク - Google Patents
半導体ウエハの位置合せマ−クInfo
- Publication number
- JPS62126634A JPS62126634A JP60265988A JP26598885A JPS62126634A JP S62126634 A JPS62126634 A JP S62126634A JP 60265988 A JP60265988 A JP 60265988A JP 26598885 A JP26598885 A JP 26598885A JP S62126634 A JPS62126634 A JP S62126634A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- shot
- exposed
- patterns
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の分野］
本発明は半導体集積回路の製造工程において半導体チッ
プ表面上に形成する各工程パターンの重ね合せ精度を向
上させる位置合せマークとその製造法とに関するもので
ある。
プ表面上に形成する各工程パターンの重ね合せ精度を向
上させる位置合せマークとその製造法とに関するもので
ある。
［発明の背景］
半導体素子の高集積化が進むにつれてパターンは微細化
し、それに伴なって半導体ウェハ上に転写されるマスク
像が前工程のパターンに対してどれだけ正確に位置合せ
できるかが素子の歩留りを上げる上で非常に重要な課題
となっている。
し、それに伴なって半導体ウェハ上に転写されるマスク
像が前工程のパターンに対してどれだけ正確に位置合せ
できるかが素子の歩留りを上げる上で非常に重要な課題
となっている。
従来マスクとウェハとの相対位置合せの手段として第２
（ａ）図に示すパターンをウェハ上に形成しておき、第
２（ｂ）図に示すパターンをマスク上に形成しておく。
（ａ）図に示すパターンをウェハ上に形成しておき、第
２（ｂ）図に示すパターンをマスク上に形成しておく。
第２（ｃ）図に矢印で示すようにレーザービームで走査
して、マスクパターンとウェハパターンとのずれ量を測
定し、ウェハパターン（第２（ａ）図）のちょうど中央
にマスクパターン（第２（ｂ）図）がくるように位置合
せする。ウェハ上にフォトレジストが塗布された状態で
この位置合せをしなければならないが、ウェハパターン
のエツジ部でレジストの塗られ方が非対称となっている
ことがあるとそれが位置合せ精度を劣化させる原因とな
っていることが判明した。
して、マスクパターンとウェハパターンとのずれ量を測
定し、ウェハパターン（第２（ａ）図）のちょうど中央
にマスクパターン（第２（ｂ）図）がくるように位置合
せする。ウェハ上にフォトレジストが塗布された状態で
この位置合せをしなければならないが、ウェハパターン
のエツジ部でレジストの塗られ方が非対称となっている
ことがあるとそれが位置合せ精度を劣化させる原因とな
っていることが判明した。
［発明の目的］
本発明の目的は、フォトレジストの塗布ムラを軽減して
高精度の位置合せを可能とするウェハ用位置合せマーク
と、その位置合せマークを精度よく作成するためのマス
クと、位置合せマークの作成方法とを提供することにあ
る。
高精度の位置合せを可能とするウェハ用位置合せマーク
と、その位置合せマークを精度よく作成するためのマス
クと、位置合せマークの作成方法とを提供することにあ
る。
この目的は本発明に従って、ライン・スペースパターン
の水平直線と二重山形パターンの斜行直線とを交差した
状態で組合せて半導体ウェハの位置合せマークを形成し
、レジストの塗布時にライン・スペース部がレジストの
流れの影響を軽減しその塗布の非対称性を回避して位置
合せ精度の向上を達成する。
の水平直線と二重山形パターンの斜行直線とを交差した
状態で組合せて半導体ウェハの位置合せマークを形成し
、レジストの塗布時にライン・スペース部がレジストの
流れの影響を軽減しその塗布の非対称性を回避して位置
合せ精度の向上を達成する。
又、本発明に従って、実素子エリアの対向辺に沿ってラ
イン・スペースパターンと二重山形パターンのいずれか
一方のパターンを有し、そしてその外側に他方のパター
ンを有するマスクパターンを半導体ウェハに投影し、シ
ョットとショットの間のスクライブ線上に前記のライン
・スペースパターンと山形パターンとを重ね露光するこ
とにより高精度で半導体ウェハに前記の位置合せマーク
を露光焼付する。
イン・スペースパターンと二重山形パターンのいずれか
一方のパターンを有し、そしてその外側に他方のパター
ンを有するマスクパターンを半導体ウェハに投影し、シ
ョットとショットの間のスクライブ線上に前記のライン
・スペースパターンと山形パターンとを重ね露光するこ
とにより高精度で半導体ウェハに前記の位置合せマーク
を露光焼付する。
［実施例］
第１（ａ〉図は本発明の半導体ウェハの位置合せマーク
の実施例を示す。第１（Ｃ）図は二重山形パターンで、
このパターンを半導体ウェハの位置合せマークとして形
成すると、レジストの塗布方向によって異なる位置合せ
ずれが生じる。本発明に従ってライン・スペースパター
ン（第１（ｂ）図）と二重山形パターン（第１（Ｃ）図
）とを組み合せて半導体ウェハの位置合せマーク（第１
（ａ ）図）を作ることによりライン・スペース部分が
レジストの塗布流れの影響を軽減し、レジストによる位
置合せずれを軽減することが可能となる。
の実施例を示す。第１（Ｃ）図は二重山形パターンで、
このパターンを半導体ウェハの位置合せマークとして形
成すると、レジストの塗布方向によって異なる位置合せ
ずれが生じる。本発明に従ってライン・スペースパター
ン（第１（ｂ）図）と二重山形パターン（第１（Ｃ）図
）とを組み合せて半導体ウェハの位置合せマーク（第１
（ａ ）図）を作ることによりライン・スペース部分が
レジストの塗布流れの影響を軽減し、レジストによる位
置合せずれを軽減することが可能となる。
ところで、一般にマスクパターンを半導体ウェハに投影
露光して半導体ウェハ上に塗布されたフォトレジストの
像を形成する場合マスクパターンの像は正確に再現され
ない。特にパターンの角部が丸まってしまうことが認め
られている。
露光して半導体ウェハ上に塗布されたフォトレジストの
像を形成する場合マスクパターンの像は正確に再現され
ない。特にパターンの角部が丸まってしまうことが認め
られている。
ライン・スペースパターンと二重山形パターンとの組合
せである本発明の半導体ウェハの位置合せマークを半導
体ウェハ上に露光焼付するとき、その組合せパターンと
同じマスクパターンを半導体ウェハに投影露光すると両
パターンの交差部における４５度傾斜のエツジは丸ま：
つてしまい、そしてそのような位置合せマークを使用す
ると当然位置合せ精度は低下することとなる。
せである本発明の半導体ウェハの位置合せマークを半導
体ウェハ上に露光焼付するとき、その組合せパターンと
同じマスクパターンを半導体ウェハに投影露光すると両
パターンの交差部における４５度傾斜のエツジは丸ま：
つてしまい、そしてそのような位置合せマークを使用す
ると当然位置合せ精度は低下することとなる。
ラインースペースパターンを有するマスクと二重山形パ
ターンを有するマスクとを使用し、ウェハに塗布されて
いるのがポジレジストであるとして、２つのパターンを
重ね露光してフォトレジスト像を形成する。このように
して得られたフォトレジスト像の両パターンの交差部の
傾斜エツジは、ライン・スペースパターンと二重山形パ
ターンとを組合せて有するマスクを使用して得たフォト
レジスト像の両パターンの交差部の傾斜エツジよりも先
鋭である。
ターンを有するマスクとを使用し、ウェハに塗布されて
いるのがポジレジストであるとして、２つのパターンを
重ね露光してフォトレジスト像を形成する。このように
して得られたフォトレジスト像の両パターンの交差部の
傾斜エツジは、ライン・スペースパターンと二重山形パ
ターンとを組合せて有するマスクを使用して得たフォト
レジスト像の両パターンの交差部の傾斜エツジよりも先
鋭である。
半導体ウェハを歩進させながらその上に縮小投影したマ
スク像を露光するステッパにおいて、第１（ｄ）図に示
すようなマスクを使用すれば、ステッパーの通常の露光
操作で両パターンの重ね°露光が可能となり、スルーブ
ツトを低下させることはない。
スク像を露光するステッパにおいて、第１（ｄ）図に示
すようなマスクを使用すれば、ステッパーの通常の露光
操作で両パターンの重ね°露光が可能となり、スルーブ
ツトを低下させることはない。
すなわち、第１（ｄ）図に示すように、実素子エリアの
対向辺に沿って二重山形パターンを配し、そしてその外
側にライン・スペースパターンを配した半導体ウェハ露
光用マスクを用い、第３（ａ）図に示すように第１シヨ
ツトで露光した二重山形パターンの上に第２シヨツトで
ライン・スペースパターンを露光し、そして同時に第１
シヨツトで露光したライン・スペースパターンの上に第
２シヨツトで二重山形パターンを露光する。次いで、第
３（ｂ）図に示すように第２シヨツトで露光した二重山
形パターンの上に第３シヨツトでライン・スペースパタ
ーンを露光し、そして同時に第２シヨツトで露光したラ
イン・スペースパターンの上に第３シヨツトで二重山形
パターンを露光し、以下このようにして各ショット毎に
ショットとショットの間のスクライブ線上に両パターン
の組合せパターンを形成する。
対向辺に沿って二重山形パターンを配し、そしてその外
側にライン・スペースパターンを配した半導体ウェハ露
光用マスクを用い、第３（ａ）図に示すように第１シヨ
ツトで露光した二重山形パターンの上に第２シヨツトで
ライン・スペースパターンを露光し、そして同時に第１
シヨツトで露光したライン・スペースパターンの上に第
２シヨツトで二重山形パターンを露光する。次いで、第
３（ｂ）図に示すように第２シヨツトで露光した二重山
形パターンの上に第３シヨツトでライン・スペースパタ
ーンを露光し、そして同時に第２シヨツトで露光したラ
イン・スペースパターンの上に第３シヨツトで二重山形
パターンを露光し、以下このようにして各ショット毎に
ショットとショットの間のスクライブ線上に両パターン
の組合せパターンを形成する。
［発明の効果］
以上説明したように本発明により集積回路製作の一連の
露光焼付工程においてマスクに対してウェハを高精度で
位置合せすることができ、それにより半導体装置の高集
積化と歩留りの向上とを達成する。
露光焼付工程においてマスクに対してウェハを高精度で
位置合せすることができ、それにより半導体装置の高集
積化と歩留りの向上とを達成する。
第１（ａ）図は本発明の半導体ウェハの位置合せマーク
の実施例を示す。 第１（ｂ）図はライン・スペースパターンを示す。 第１（Ｃ）図は二重山形パターンを示す。 第１（ｄ）図は本発明の半導体ウェハの位置合せマーク
を露光焼付するのに使用するマスクの一例を示す。 第２（ａ）図は従来の半導体ウェハの位置合せマークを
示す。 第２（ｂ）図はマスクの位置合せマークを示す。 第２（Ｏ）図はマスクと半導体ウェハとの位置合せがな
された状態におけるマスクと半導体ウェハの位置合せマ
ークの位置関係を示す。 第３（ａ）図は、第２シヨツトにおいてライン・スペー
スマークと二重山形マークとを二重露光する様子を示す
説明図である。 第３（ｂ）図は、第３シヨツトにおいてライン・スペー
スマークと二重山形マークとを二重露光する様子を示す
説明図である。図中Ａは実素子エリアを示す。
の実施例を示す。 第１（ｂ）図はライン・スペースパターンを示す。 第１（Ｃ）図は二重山形パターンを示す。 第１（ｄ）図は本発明の半導体ウェハの位置合せマーク
を露光焼付するのに使用するマスクの一例を示す。 第２（ａ）図は従来の半導体ウェハの位置合せマークを
示す。 第２（ｂ）図はマスクの位置合せマークを示す。 第２（Ｏ）図はマスクと半導体ウェハとの位置合せがな
された状態におけるマスクと半導体ウェハの位置合せマ
ークの位置関係を示す。 第３（ａ）図は、第２シヨツトにおいてライン・スペー
スマークと二重山形マークとを二重露光する様子を示す
説明図である。 第３（ｂ）図は、第３シヨツトにおいてライン・スペー
スマークと二重山形マークとを二重露光する様子を示す
説明図である。図中Ａは実素子エリアを示す。
Claims (1)
- 【特許請求の範囲】 １、ライン・スペースパターンの水平直線と二重山形パ
ターンの斜行直線とを交差した状態で組合せて成ること
を特徴とする半導体ウェハの位置合せマーク。 ２、実素子エリアの対向辺に沿ってライン・スペースパ
ターンと二重山形パターンのいずれか一方のパターンを
有し、そしてその外側に他方のパターンを有することを
特徴とする半導体ウェハ露光用マスク。 ３、実素子エリアの対向辺に沿つてライン・スペースパ
ターンと二重山形パターンのいずれか一方のパターンを
有し、そしてその外側に他方のパターンを有するマスク
・パターンを半導体ウェハに投影し、ショットとショッ
トの間のスクライブ線上に前記のライン・スペースパタ
ーンと山形パターンとを重ね露光することを特徴とする
半導体ウェハの位置合せマークの露光焼付法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265988A JPS62126634A (ja) | 1985-11-28 | 1985-11-28 | 半導体ウエハの位置合せマ−ク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265988A JPS62126634A (ja) | 1985-11-28 | 1985-11-28 | 半導体ウエハの位置合せマ−ク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62126634A true JPS62126634A (ja) | 1987-06-08 |
Family
ID=17424805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60265988A Pending JPS62126634A (ja) | 1985-11-28 | 1985-11-28 | 半導体ウエハの位置合せマ−ク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62126634A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022269A3 (en) * | 2003-09-02 | 2005-04-21 | Advanced Micro Devices Inc | Pattern recognition and metrology structure for an x-initiative layout design |
| CN112731778A (zh) * | 2019-10-28 | 2021-04-30 | 长鑫存储技术有限公司 | 一种半导体套刻精度的控制方法及叠层标记 |
-
1985
- 1985-11-28 JP JP60265988A patent/JPS62126634A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022269A3 (en) * | 2003-09-02 | 2005-04-21 | Advanced Micro Devices Inc | Pattern recognition and metrology structure for an x-initiative layout design |
| CN112731778A (zh) * | 2019-10-28 | 2021-04-30 | 长鑫存储技术有限公司 | 一种半导体套刻精度的控制方法及叠层标记 |
| CN112731778B (zh) * | 2019-10-28 | 2022-08-02 | 长鑫存储技术有限公司 | 一种半导体套刻精度的控制方法及叠层标记 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5316878A (en) | Pattern forming method and photomasks used therefor | |
| EP0534463A2 (en) | Pattern exposing method using phase shift and mask used therefor | |
| JPH0519448A (ja) | 半導体装置製造用フオトレテイクル | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| US4610948A (en) | Electron beam peripheral patterning of integrated circuits | |
| JPS62126634A (ja) | 半導体ウエハの位置合せマ−ク | |
| TW200924015A (en) | A self-compensating mark design for stepper alignment | |
| JPS6245026A (ja) | 半導体集積回路の写真製版方法 | |
| JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
| JP3120345B2 (ja) | 位相シフトマスク及び半導体装置 | |
| JPH022606A (ja) | 半導体装置の製造方法 | |
| JPH09127680A (ja) | 露光用マスク | |
| JPH0864502A (ja) | 半導体装置製造用フォトマスク | |
| JP3961707B2 (ja) | 露光方法 | |
| JP2001223155A (ja) | フォトリソグラフィ方法 | |
| JPS6035514A (ja) | ホトリングラフイパタ−ン | |
| JPH0144009B2 (ja) | ||
| JPH1041210A (ja) | アライメントマークおよびアライメント方法 | |
| JP3624920B2 (ja) | 露光方法 | |
| JP2892014B2 (ja) | 光露光用マスク及び露光方法 | |
| JPS62264052A (ja) | 露光用マスク | |
| JPS63194329A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS60170935A (ja) | 集積回路用ホトマスク | |
| JPS5986221A (ja) | 特殊基準マ−クを用いたマスクのアライメント方法 | |
| JPH09205052A (ja) | 半導体装置の製造方法 |