JPH0864502A - 半導体装置製造用フォトマスク - Google Patents
半導体装置製造用フォトマスクInfo
- Publication number
- JPH0864502A JPH0864502A JP20112394A JP20112394A JPH0864502A JP H0864502 A JPH0864502 A JP H0864502A JP 20112394 A JP20112394 A JP 20112394A JP 20112394 A JP20112394 A JP 20112394A JP H0864502 A JPH0864502 A JP H0864502A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- scribe
- area
- semiconductor device
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】 パターン消失、ショート、パーティクル発生
等の不良を防止することで製品の歩留向上、品質向上を
図ることのできる半導体装置製造用フォトマスクを提供
する。 【構成】 デバイスパターン２０、２１が形成された実
デバイス領域１７と、スクライブパターン２２、２３が
形成されたスクライブ領域１８との間に、パターンが何
も形成されない空白領域１９が設けられ、この空白領域
１９の幅Ｗが、露光装置の持つステップ・アンド・リピ
ート方式による露光時の重ね合わせずれ量と当該の半導
体装置製造プロセスにおける最小加工寸法との和よりも
大きくなるように設定されている。
等の不良を防止することで製品の歩留向上、品質向上を
図ることのできる半導体装置製造用フォトマスクを提供
する。 【構成】 デバイスパターン２０、２１が形成された実
デバイス領域１７と、スクライブパターン２２、２３が
形成されたスクライブ領域１８との間に、パターンが何
も形成されない空白領域１９が設けられ、この空白領域
１９の幅Ｗが、露光装置の持つステップ・アンド・リピ
ート方式による露光時の重ね合わせずれ量と当該の半導
体装置製造プロセスにおける最小加工寸法との和よりも
大きくなるように設定されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置を製造する
ためのフォトマスク、特に、微細化プロセスに用いても
パターン不良の発生を防止し得るフォトマスクに関する
ものである。
ためのフォトマスク、特に、微細化プロセスに用いても
パターン不良の発生を防止し得るフォトマスクに関する
ものである。
【０００２】
【従来の技術】周知のように、半導体製造用フォトマス
クには種々のタイプのものがあるが、現在最も解像度の
高いパターン形成が可能なものとしてステップ・アンド
・リピート方式の縮小投影露光用フォトマスクがある。
ステップ・アンド・リピート方式とは、露光装置のステ
ップ送りによって半導体ウエハの全面に例えば数チップ
のブロックで１ショットずつパターンを焼き付けていく
という露光方式である。
クには種々のタイプのものがあるが、現在最も解像度の
高いパターン形成が可能なものとしてステップ・アンド
・リピート方式の縮小投影露光用フォトマスクがある。
ステップ・アンド・リピート方式とは、露光装置のステ
ップ送りによって半導体ウエハの全面に例えば数チップ
のブロックで１ショットずつパターンを焼き付けていく
という露光方式である。
【０００３】また、この種のフォトマスクの一例を図６
に示すが、デバイスパターン１、２が形成された実デバ
イス領域３の周囲に半導体デバイス組立時にダイシング
を行なうためのスクライブ領域４が設けられた構成とな
っている。そして、通常、スクライブ領域４には、露光
装置において工程間での重ね合わせの基準として用いる
アライメントマークや電気特性、寸法等の測定用のＴＥ
Ｇパターン等、デバイスとしては寄与しないスクライブ
パターン５、６が形成されている。
に示すが、デバイスパターン１、２が形成された実デバ
イス領域３の周囲に半導体デバイス組立時にダイシング
を行なうためのスクライブ領域４が設けられた構成とな
っている。そして、通常、スクライブ領域４には、露光
装置において工程間での重ね合わせの基準として用いる
アライメントマークや電気特性、寸法等の測定用のＴＥ
Ｇパターン等、デバイスとしては寄与しないスクライブ
パターン５、６が形成されている。
【０００４】そして、露光工程では、ダイシングで必要
とする以上にスクライブ領域が大きくなることで半導体
ウエハ全体における有効チップ面積が小さくならないよ
うに、隣接するブロックのスクライブ領域同士を重ね合
わせるように露光する場合がある。例えば、左から右の
方向に１ブロックずつパターンを露光する場合、１ショ
ット目の右端のスクライブ領域上に２ショット目の左端
のスクライブ領域を重ね合わせるように露光するのであ
る。
とする以上にスクライブ領域が大きくなることで半導体
ウエハ全体における有効チップ面積が小さくならないよ
うに、隣接するブロックのスクライブ領域同士を重ね合
わせるように露光する場合がある。例えば、左から右の
方向に１ブロックずつパターンを露光する場合、１ショ
ット目の右端のスクライブ領域上に２ショット目の左端
のスクライブ領域を重ね合わせるように露光するのであ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来のステップ・アンド・リピート方式の縮小投影露光に
おいて、露光装置が持つ機械的な重ね合わせずれが完全
にゼロとはならないので、それに起因するデバイスパタ
ーン不良が発生することがある。すなわち、ポジレジス
トプロセスの場合で考えると、１ショット目の露光では
デバイスパターン通り正常に露光が行なわれ、クロムパ
ターン下は感光しないのでレジストが残る。ところが、
図７に示すように、重ね合わせずれにより１ショット目
の実デバイス領域３ａのデバイスパターン１（クロムパ
ターン）上に２ショット目のスクライブ領域４ｂのパタ
ーンの無い部分（ガラス部分）が重なったとすると、２
ショット目の露光でスクライブ領域４ｂのガラス部分と
重なった部分１ａが感光してこの部分１ａだけレジスト
パターンが消失してしまい、結果としてデバイスパター
ン異常となってしまうのである。
来のステップ・アンド・リピート方式の縮小投影露光に
おいて、露光装置が持つ機械的な重ね合わせずれが完全
にゼロとはならないので、それに起因するデバイスパタ
ーン不良が発生することがある。すなわち、ポジレジス
トプロセスの場合で考えると、１ショット目の露光では
デバイスパターン通り正常に露光が行なわれ、クロムパ
ターン下は感光しないのでレジストが残る。ところが、
図７に示すように、重ね合わせずれにより１ショット目
の実デバイス領域３ａのデバイスパターン１（クロムパ
ターン）上に２ショット目のスクライブ領域４ｂのパタ
ーンの無い部分（ガラス部分）が重なったとすると、２
ショット目の露光でスクライブ領域４ｂのガラス部分と
重なった部分１ａが感光してこの部分１ａだけレジスト
パターンが消失してしまい、結果としてデバイスパター
ン異常となってしまうのである。
【０００６】ところで、実デバイス領域内では、製造プ
ロセスに対応してパターン設計の際に接近したパターン
同士の許容最小間隔等を制限する、いわゆるデザインル
ールが規定されている。しかしながら、スクライブ領域
にはデザインルールが適用されない個所もあり、面積的
に限りのあるスクライブ領域内に所定寸法のアライメン
トマークやＴＥＧパターンを納める必要があることか
ら、実デバイス領域のデバイスパターンとスクライブ領
域のスクライブパターンが必然的に当該製造プロセスの
最小加工寸法以下の間隔にまで接近してしまうことがあ
る。
ロセスに対応してパターン設計の際に接近したパターン
同士の許容最小間隔等を制限する、いわゆるデザインル
ールが規定されている。しかしながら、スクライブ領域
にはデザインルールが適用されない個所もあり、面積的
に限りのあるスクライブ領域内に所定寸法のアライメン
トマークやＴＥＧパターンを納める必要があることか
ら、実デバイス領域のデバイスパターンとスクライブ領
域のスクライブパターンが必然的に当該製造プロセスの
最小加工寸法以下の間隔にまで接近してしまうことがあ
る。
【０００７】すると、例えばポジレジストプロセスの場
合、図８（ａ）に示すように、接近したパターン７、８
がクロムパターン同士の場合には、接近したクロムパタ
ーン７、８間の隙間９が完全に隙間として解像されず、
双方のレジストパターンのショート不良１０が発生する
ことになる。また、図８（ｂ）に示すように、接近した
パターン１１、１２がガラスパターン同士の場合には、
接近したガラスパターン１１、１２間のクロム部分１３
の下が細い糸状のレジスト１４となり、このレジスト１
４が下地１５と密着できずに剥離してパーティクルが発
生するため、このパーティクル発生が種々の不良の原因
となっていた。
合、図８（ａ）に示すように、接近したパターン７、８
がクロムパターン同士の場合には、接近したクロムパタ
ーン７、８間の隙間９が完全に隙間として解像されず、
双方のレジストパターンのショート不良１０が発生する
ことになる。また、図８（ｂ）に示すように、接近した
パターン１１、１２がガラスパターン同士の場合には、
接近したガラスパターン１１、１２間のクロム部分１３
の下が細い糸状のレジスト１４となり、このレジスト１
４が下地１５と密着できずに剥離してパーティクルが発
生するため、このパーティクル発生が種々の不良の原因
となっていた。
【０００８】つまり、従来のフォトマスクでは、微細化
プロセスに対応するべくステップ・アンド・リピート方
式の縮小投影露光用フォトマスクを使用しているにもか
かわらず、上記のようなパターン消失不良、ショート不
良、パーティクル発生不良等の不良を発生させ、結果的
に製品の歩留低下、品質低下を招いてしまうという大き
な問題があった。
プロセスに対応するべくステップ・アンド・リピート方
式の縮小投影露光用フォトマスクを使用しているにもか
かわらず、上記のようなパターン消失不良、ショート不
良、パーティクル発生不良等の不良を発生させ、結果的
に製品の歩留低下、品質低下を招いてしまうという大き
な問題があった。
【０００９】本発明は、前記の課題を解決するためにな
されたものであって、上記のような不良を防止すること
で製品の歩留向上、品質向上を図ることのできる半導体
装置製造用フォトマスクを提供することを目的とする。
されたものであって、上記のような不良を防止すること
で製品の歩留向上、品質向上を図ることのできる半導体
装置製造用フォトマスクを提供することを目的とする。
【００１０】
【課題を解決するための手段】前記の目的を達成するた
めに、請求項１記載の半導体装置製造用フォトマスク
は、デバイスパターンが形成された実デバイス領域の周
囲に、スクライブパターンが形成され半導体装置組立時
にダイシングを行なうためのスクライブ領域が設けられ
た構成とされるとともに、ステップ・アンド・リピート
方式により隣接するチップ間で前記スクライブ領域同士
を重ね合わせるように露光を行なうための半導体装置製
造用フォトマスクにおいて、前記実デバイス領域と前記
スクライブ領域との間にパターンが何も形成されない空
白領域が設けられ、この空白領域の幅が、露光装置の持
つステップ・アンド・リピート方式による露光時の重ね
合わせずれ量よりも大きくなるように設定されているこ
とを特徴とするものである。
めに、請求項１記載の半導体装置製造用フォトマスク
は、デバイスパターンが形成された実デバイス領域の周
囲に、スクライブパターンが形成され半導体装置組立時
にダイシングを行なうためのスクライブ領域が設けられ
た構成とされるとともに、ステップ・アンド・リピート
方式により隣接するチップ間で前記スクライブ領域同士
を重ね合わせるように露光を行なうための半導体装置製
造用フォトマスクにおいて、前記実デバイス領域と前記
スクライブ領域との間にパターンが何も形成されない空
白領域が設けられ、この空白領域の幅が、露光装置の持
つステップ・アンド・リピート方式による露光時の重ね
合わせずれ量よりも大きくなるように設定されているこ
とを特徴とするものである。
【００１１】また、請求項２記載の半導体装置製造用フ
ォトマスクは、前記空白領域の幅が、当該の半導体装置
製造プロセスにおける最小加工寸法よりも大きくなるよ
うに設定されていることを特徴とするものである。
ォトマスクは、前記空白領域の幅が、当該の半導体装置
製造プロセスにおける最小加工寸法よりも大きくなるよ
うに設定されていることを特徴とするものである。
【００１２】また、請求項３記載の半導体装置製造用フ
ォトマスクは、前記空白領域の幅が、露光装置の持つス
テップ・アンド・リピート方式による露光時の重ね合わ
せずれ量と当該の半導体装置製造プロセスにおける最小
加工寸法との和よりも大きくなるように設定されている
ことを特徴とするものである。
ォトマスクは、前記空白領域の幅が、露光装置の持つス
テップ・アンド・リピート方式による露光時の重ね合わ
せずれ量と当該の半導体装置製造プロセスにおける最小
加工寸法との和よりも大きくなるように設定されている
ことを特徴とするものである。
【００１３】
【作用】請求項１記載の半導体装置製造用フォトマスク
においては、実デバイス領域とスクライブ領域との間に
パターンが何も形成されない空白領域を設け、しかも、
この空白領域の幅を、ステップ・アンド・リピート方式
による露光時の重ね合わせずれ量よりも大きくなるよう
に設定したことによって、重ね合わせずれ分が空白領域
内で吸収されることでずれの影響が実デバイス領域に及
ばないようになる。すなわち、ステップ・アンド・リピ
ート方式による露光時に最もずれが大きい場合でも１シ
ョット目の空白領域上に２ショット目のスクライブ領域
が重なり、従来のフォトマスクを用いた場合のように１
ショット目の実デバイス領域上に２ショット目のスクラ
イブ領域が重なることはないため、実デバイス領域のデ
バイスパターンには何ら影響がなく正常なパターンが形
成される。
においては、実デバイス領域とスクライブ領域との間に
パターンが何も形成されない空白領域を設け、しかも、
この空白領域の幅を、ステップ・アンド・リピート方式
による露光時の重ね合わせずれ量よりも大きくなるよう
に設定したことによって、重ね合わせずれ分が空白領域
内で吸収されることでずれの影響が実デバイス領域に及
ばないようになる。すなわち、ステップ・アンド・リピ
ート方式による露光時に最もずれが大きい場合でも１シ
ョット目の空白領域上に２ショット目のスクライブ領域
が重なり、従来のフォトマスクを用いた場合のように１
ショット目の実デバイス領域上に２ショット目のスクラ
イブ領域が重なることはないため、実デバイス領域のデ
バイスパターンには何ら影響がなく正常なパターンが形
成される。
【００１４】また、請求項２記載の半導体装置製造用フ
ォトマスクにおいては、前記空白領域を設け、その空白
領域の幅を、当該の半導体装置製造プロセスにおける最
小加工寸法よりも大きくなるように設定したことによっ
て、互いに近接した実デバイス領域のデバイスパターン
とスクライブ領域のスクライブパターンの間隔が実質的
に広がることになり、その間隔は当該の半導体装置製造
プロセスにおける最小加工寸法より大きくなる。したが
って、パターン同士が最小加工寸法以下に接近すること
に起因して発生するショート不良やパーティクル発生不
良を防止することができる。
ォトマスクにおいては、前記空白領域を設け、その空白
領域の幅を、当該の半導体装置製造プロセスにおける最
小加工寸法よりも大きくなるように設定したことによっ
て、互いに近接した実デバイス領域のデバイスパターン
とスクライブ領域のスクライブパターンの間隔が実質的
に広がることになり、その間隔は当該の半導体装置製造
プロセスにおける最小加工寸法より大きくなる。したが
って、パターン同士が最小加工寸法以下に接近すること
に起因して発生するショート不良やパーティクル発生不
良を防止することができる。
【００１５】また、請求項３記載の半導体装置製造用フ
ォトマスクにおいては、空白領域の幅を、ステップ・ア
ンド・リピート方式による露光時の重ね合わせずれ量と
当該の半導体装置製造プロセスにおける最小加工寸法と
の和よりも大きくなるように設定したことによって、最
もずれが大きい場合を想定しても上記の重ね合わせずれ
に起因する不良と接近したパターンに起因する不良の双
方を同時に防止することができる。すなわち、最もずれ
が大きい場合でも、上記のように１ショット目の空白領
域上に２ショット目のスクライブ領域が重なるため、実
デバイス領域のデバイスパターンは正常なパターンが形
成され、さらに、１ショット目の実デバイス領域と２シ
ョット目のスクライブ領域との余裕、すなわち、空白領
域の幅から重ね合わせずれ量を引いた値は最小加工寸法
よりも大きいため、最小加工寸法以下に接近したパター
ンに起因するショート不良やパーティクル発生不良を防
止することができる。
ォトマスクにおいては、空白領域の幅を、ステップ・ア
ンド・リピート方式による露光時の重ね合わせずれ量と
当該の半導体装置製造プロセスにおける最小加工寸法と
の和よりも大きくなるように設定したことによって、最
もずれが大きい場合を想定しても上記の重ね合わせずれ
に起因する不良と接近したパターンに起因する不良の双
方を同時に防止することができる。すなわち、最もずれ
が大きい場合でも、上記のように１ショット目の空白領
域上に２ショット目のスクライブ領域が重なるため、実
デバイス領域のデバイスパターンは正常なパターンが形
成され、さらに、１ショット目の実デバイス領域と２シ
ョット目のスクライブ領域との余裕、すなわち、空白領
域の幅から重ね合わせずれ量を引いた値は最小加工寸法
よりも大きいため、最小加工寸法以下に接近したパター
ンに起因するショート不良やパーティクル発生不良を防
止することができる。
【００１６】
【実施例】以下、本発明の一実施例を図１ないし図３を
参照して説明する。図１は本実施例の半導体装置製造用
フォトマスク１６の構成を示す図であり、図中符号１７
は実デバイス領域、１８はスクライブ領域、１９は空白
領域である。なお、本実施例においては、クロムパター
ン下の感光しない部分のレジストが残るポジレジストプ
ロセス用のフォトマスクを例とし、また、このフォトマ
スク１６を適用する製造プロセスの最小加工寸法を例え
ば１μｍ、使用する露光装置のステップ・アンド・リピ
ート時の重ね合わせずれ量を例えば０．３μｍとして説
明する。
参照して説明する。図１は本実施例の半導体装置製造用
フォトマスク１６の構成を示す図であり、図中符号１７
は実デバイス領域、１８はスクライブ領域、１９は空白
領域である。なお、本実施例においては、クロムパター
ン下の感光しない部分のレジストが残るポジレジストプ
ロセス用のフォトマスクを例とし、また、このフォトマ
スク１６を適用する製造プロセスの最小加工寸法を例え
ば１μｍ、使用する露光装置のステップ・アンド・リピ
ート時の重ね合わせずれ量を例えば０．３μｍとして説
明する。
【００１７】デバイスパターン（クロムパターン）２
０、２１が形成された実デバイス領域１７の周囲に、ス
クライブパターン（クロムパターン）２２、２３、保護
パターン（クロムパターン）２４、２５が形成され、半
導体デバイス組立時にダイシングを行なうためのスクラ
イブ領域１８が設けられている。なお、保護パターン２
４、２５は、１ショット目の露光時に形成されたスクラ
イブパターン２２、２３のレジストが２ショット目の露
光時に感光しないように重ね打ちを行なうことにより保
護するためのものであって、スクライブパターン２２、
２３の寸法に重ね合わせずれ量を加味した寸法に設計さ
れている。
０、２１が形成された実デバイス領域１７の周囲に、ス
クライブパターン（クロムパターン）２２、２３、保護
パターン（クロムパターン）２４、２５が形成され、半
導体デバイス組立時にダイシングを行なうためのスクラ
イブ領域１８が設けられている。なお、保護パターン２
４、２５は、１ショット目の露光時に形成されたスクラ
イブパターン２２、２３のレジストが２ショット目の露
光時に感光しないように重ね打ちを行なうことにより保
護するためのものであって、スクライブパターン２２、
２３の寸法に重ね合わせずれ量を加味した寸法に設計さ
れている。
【００１８】また、実デバイス領域１７とスクライブ領
域１８との間にはパターンが何も形成されていない空白
領域（ガラス部分）１９が設けられている。そして、空
白領域１９の幅Ｗは、使用露光装置のステップ・アンド
・リピート時の重ね合わせずれ量（０．３μｍ）と製造
プロセスの最小加工寸法（１μｍ）との和より大きい
１．５μｍに設定されている。
域１８との間にはパターンが何も形成されていない空白
領域（ガラス部分）１９が設けられている。そして、空
白領域１９の幅Ｗは、使用露光装置のステップ・アンド
・リピート時の重ね合わせずれ量（０．３μｍ）と製造
プロセスの最小加工寸法（１μｍ）との和より大きい
１．５μｍに設定されている。
【００１９】本実施例のフォトマスク１６においては、
実デバイス領域１７とスクライブ領域１８との間にパタ
ーンが何も形成されていない空白領域１９が設けられ、
しかも、空白領域１９の幅Ｗが、使用露光装置のステッ
プ・アンド・リピート時の重ね合わせずれ量と製造プロ
セスの最小加工寸法との和より大きく設定されたこと
で、以下に示す効果を奏することができる。
実デバイス領域１７とスクライブ領域１８との間にパタ
ーンが何も形成されていない空白領域１９が設けられ、
しかも、空白領域１９の幅Ｗが、使用露光装置のステッ
プ・アンド・リピート時の重ね合わせずれ量と製造プロ
セスの最小加工寸法との和より大きく設定されたこと
で、以下に示す効果を奏することができる。
【００２０】まず、重ね合わせずれの影響が実デバイス
領域に直接影響していた従来の場合と異なり、重ね合わ
せずれ分が空白領域１９内で吸収されることでずれの影
響が実デバイス領域１７に及ばないようになる。すなわ
ち、ずれが無い場合に正常なパターンが形成されるのは
勿論であるが、図２に示すように、ずれ量ｄ1 が最も大
きい０．３μｍとなった場合でも１ショット目の空白領
域１９ａ上に２ショット目のスクライブ領域１８ｂが重
なった状態で１ショット目の実デバイス領域１７ａの端
部まではまだ１．２μｍの余裕ｄ2 が有り、１ショット
目の露光時に空白領域１９ａ下で感光したレジストに対
して２ショット目のスクライブ領域１８ｂのガラス部分
が重なり再度その部分が感光するだけのことである。し
たがって、従来のフォトマスクを用いた場合のように、
１ショット目の実デバイス領域１７ａ上に２ショット目
のスクライブ領域１８ｂが重なって１ショット目の露光
時に形成されたデバイスパターン２０ａのレジストが２
ショット目のスクライブ領域１８ｂのガラス部分で感光
し、その部分が消失するようなことがないため、実デバ
イス領域１７ａのデバイスパターン２０ａには何ら影響
がなく正常なデバイスパターンを形成することができ
る。
領域に直接影響していた従来の場合と異なり、重ね合わ
せずれ分が空白領域１９内で吸収されることでずれの影
響が実デバイス領域１７に及ばないようになる。すなわ
ち、ずれが無い場合に正常なパターンが形成されるのは
勿論であるが、図２に示すように、ずれ量ｄ1 が最も大
きい０．３μｍとなった場合でも１ショット目の空白領
域１９ａ上に２ショット目のスクライブ領域１８ｂが重
なった状態で１ショット目の実デバイス領域１７ａの端
部まではまだ１．２μｍの余裕ｄ2 が有り、１ショット
目の露光時に空白領域１９ａ下で感光したレジストに対
して２ショット目のスクライブ領域１８ｂのガラス部分
が重なり再度その部分が感光するだけのことである。し
たがって、従来のフォトマスクを用いた場合のように、
１ショット目の実デバイス領域１７ａ上に２ショット目
のスクライブ領域１８ｂが重なって１ショット目の露光
時に形成されたデバイスパターン２０ａのレジストが２
ショット目のスクライブ領域１８ｂのガラス部分で感光
し、その部分が消失するようなことがないため、実デバ
イス領域１７ａのデバイスパターン２０ａには何ら影響
がなく正常なデバイスパターンを形成することができ
る。
【００２１】さらに、互いに近接した実デバイス領域の
デバイスパターンとスクライブ領域のスクライブパター
ンの間隔が実質的に広がることになる。すなわち、図３
に示すように、仮に空白領域が無ければ実デバイス領域
１７右端のデバイスパターン２０とスクライブ領域１８
左端のスクライブパターン２２との間隔ｄ3 が最小加工
寸法以下、例えば０．５μｍと接近した状態となる位置
関係に各パターン２０、２２がある場合でも、実デバイ
ス領域１７とスクライブ領域１８との間に幅Ｗ＝１．５
μｍの空白領域１９があることにより実際のパターンの
間隔ｄ4 は０．５＋１．５＝２．０μｍ（重ね合わせず
れ量が０の場合）となり、最小加工寸法より大きくな
る。これにより、最小加工寸法１μｍのプロセスにおい
て、０．５μｍのパターンの隙間ｄ3 では解像が不可能
であっても２．０μｍの隙間ｄ4 であれば解像が可能と
なるので、レジストパターン同士２６、２７がショート
不良となることを防止することができる。したがって、
間隔ｄ3 が０．５μｍより小さい、仮にほぼ０μｍに近
く、かつ、重ね合わせずれ量が最大の０．３μｍである
という最も不良の発生しやすい条件を想定した場合で
も、幅Ｗ＝１．５μｍの空白領域１９があることにより
実際のパターンの間隔ｄ4 は０＋１．５−０．３＝１．
２となるので、ショート不良を確実に防止することがで
きる。
デバイスパターンとスクライブ領域のスクライブパター
ンの間隔が実質的に広がることになる。すなわち、図３
に示すように、仮に空白領域が無ければ実デバイス領域
１７右端のデバイスパターン２０とスクライブ領域１８
左端のスクライブパターン２２との間隔ｄ3 が最小加工
寸法以下、例えば０．５μｍと接近した状態となる位置
関係に各パターン２０、２２がある場合でも、実デバイ
ス領域１７とスクライブ領域１８との間に幅Ｗ＝１．５
μｍの空白領域１９があることにより実際のパターンの
間隔ｄ4 は０．５＋１．５＝２．０μｍ（重ね合わせず
れ量が０の場合）となり、最小加工寸法より大きくな
る。これにより、最小加工寸法１μｍのプロセスにおい
て、０．５μｍのパターンの隙間ｄ3 では解像が不可能
であっても２．０μｍの隙間ｄ4 であれば解像が可能と
なるので、レジストパターン同士２６、２７がショート
不良となることを防止することができる。したがって、
間隔ｄ3 が０．５μｍより小さい、仮にほぼ０μｍに近
く、かつ、重ね合わせずれ量が最大の０．３μｍである
という最も不良の発生しやすい条件を想定した場合で
も、幅Ｗ＝１．５μｍの空白領域１９があることにより
実際のパターンの間隔ｄ4 は０＋１．５−０．３＝１．
２となるので、ショート不良を確実に防止することがで
きる。
【００２２】以上のように、本実施例のフォトマスク１
６を使用することにより、ステップ・アンド・リピート
時の重ね合わせずれに起因するパターン消失不良と、互
いに接近したデバイスパターンとスクライブパターンに
起因するショート不良を同時に防止することができ、こ
のフォトマスク１６を用いて製造する半導体デバイスの
歩留向上、品質向上を図ることができる。
６を使用することにより、ステップ・アンド・リピート
時の重ね合わせずれに起因するパターン消失不良と、互
いに接近したデバイスパターンとスクライブパターンに
起因するショート不良を同時に防止することができ、こ
のフォトマスク１６を用いて製造する半導体デバイスの
歩留向上、品質向上を図ることができる。
【００２３】また、本実施例のフォトマスク１６におい
ては、１ショット目の露光時に形成されるスクライブパ
ターン２２、２３を２ショット目の露光時に保護するた
めの重ね合わせずれ分を加味した保護パターン２４、２
５が設けられているので、重ね合わせずれの有無にかか
わらずスクライブパターン２２、２３を確実に形成する
ことができ、スクライブパターンであるアライメントマ
ークやＴＥＧパターンを用いて行なう露光時のアライメ
ントや電気特性測定、寸法測定等の作業を支障なく円滑
に行なうことができる。
ては、１ショット目の露光時に形成されるスクライブパ
ターン２２、２３を２ショット目の露光時に保護するた
めの重ね合わせずれ分を加味した保護パターン２４、２
５が設けられているので、重ね合わせずれの有無にかか
わらずスクライブパターン２２、２３を確実に形成する
ことができ、スクライブパターンであるアライメントマ
ークやＴＥＧパターンを用いて行なう露光時のアライメ
ントや電気特性測定、寸法測定等の作業を支障なく円滑
に行なうことができる。
【００２４】ところで、図４に示すように、フォトマス
クを製作する際の基礎となるＣＡＤ（Computer Aided D
esign ）データ上のパターン２８を考え、これを実際の
フォトマスク上に実現する場合、パターン内をクロムパ
ターンにする場合（図４（ａ）に示す）とガラスパター
ンにする場合（図４（ｂ）に示す）とがある。そして、
本実施例においては、実デバイス領域１７とスクライブ
領域１８において接近したパターンを考えるときにそれ
らがクロムパターンであるとともに、図４（ｃ）に示す
空白領域１９はＣＡＤデータ上で何もパターンが形成さ
れていない、すなわちガラス部分である場合とした。こ
の本実施例のケースに代えて、接近したパターンを白抜
きのガラスパターンとする場合であっても本発明を適用
することができる。
クを製作する際の基礎となるＣＡＤ（Computer Aided D
esign ）データ上のパターン２８を考え、これを実際の
フォトマスク上に実現する場合、パターン内をクロムパ
ターンにする場合（図４（ａ）に示す）とガラスパター
ンにする場合（図４（ｂ）に示す）とがある。そして、
本実施例においては、実デバイス領域１７とスクライブ
領域１８において接近したパターンを考えるときにそれ
らがクロムパターンであるとともに、図４（ｃ）に示す
空白領域１９はＣＡＤデータ上で何もパターンが形成さ
れていない、すなわちガラス部分である場合とした。こ
の本実施例のケースに代えて、接近したパターンを白抜
きのガラスパターンとする場合であっても本発明を適用
することができる。
【００２５】すなわち、図５に示すように、これがガラ
スパターン２９、３０である場合、仮に空白領域１９が
無ければこれらパターン２９、３０間は非常に細いクロ
ム部分３１となるので、最小加工寸法以下の細い糸状の
レジスト３２が形成された後にこれが剥離してパーティ
クル発生不良につながることになる。これに対して、空
白領域１９、ただし、このケースではＣＡＤデータ上で
何もパターンが形成されていない部分は本実施例とは逆
にクロムパターンとなるので、クロムパターンである空
白領域１９を実デバイス領域１７とスクライブ領域１８
との間に設けることによって、非常に細いクロム部分３
１が実質的に広がることになり、形成されるレジスト３
３の幅も太くなる。したがって、下地３４に対するレジ
スト３３の密着性が高くなることで、レジスト剥離によ
るパーティクル不良の発生を防止することができる。
スパターン２９、３０である場合、仮に空白領域１９が
無ければこれらパターン２９、３０間は非常に細いクロ
ム部分３１となるので、最小加工寸法以下の細い糸状の
レジスト３２が形成された後にこれが剥離してパーティ
クル発生不良につながることになる。これに対して、空
白領域１９、ただし、このケースではＣＡＤデータ上で
何もパターンが形成されていない部分は本実施例とは逆
にクロムパターンとなるので、クロムパターンである空
白領域１９を実デバイス領域１７とスクライブ領域１８
との間に設けることによって、非常に細いクロム部分３
１が実質的に広がることになり、形成されるレジスト３
３の幅も太くなる。したがって、下地３４に対するレジ
スト３３の密着性が高くなることで、レジスト剥離によ
るパーティクル不良の発生を防止することができる。
【００２６】以上のことから、本発明における空白領域
とは、ＣＡＤデータ上で何もパターンが形成されていな
い領域のことを意味するのであり、ＣＡＤパターンを実
際のフォトマスク上においてクロムパターン、ガラスパ
ターンのいずれで実現するかに対応して、空白領域の全
面がクロムである場合と、全面がガラスである場合の双
方が存在するわけである。
とは、ＣＡＤデータ上で何もパターンが形成されていな
い領域のことを意味するのであり、ＣＡＤパターンを実
際のフォトマスク上においてクロムパターン、ガラスパ
ターンのいずれで実現するかに対応して、空白領域の全
面がクロムである場合と、全面がガラスである場合の双
方が存在するわけである。
【００２７】また、本実施例では、ポジレジストプロセ
ス用のフォトマスクの場合を例として説明したが、これ
に代えて、本実施例のフォトマスク１６におけるクロム
部分とガラス部分を完全に反転させたネガレジストプロ
セス用のフォトマスクとしてもよく、その場合でも形成
されるレジストの状態は本実施例の場合と全く同様とな
ることから本実施例と同様の効果を奏することができ
る。さらに、本実施例においては空白領域１９の幅Ｗを
１．５μｍとしたが、この値は適用する製造プロセスの
最小加工寸法や使用露光装置の重ね合わせずれ量に合わ
せて適宜変更してよいことは勿論、パターン消失不良
と、ショート不良またはパーティクル発生不良のいずれ
か一方のみを対策すればよい場合であれば、空白領域１
９の幅Ｗを、重ね合わせずれ量より大きくするか、最小
加工寸法より大きくするかのいずれか一方の条件のみを
満足するように設定してもよい。
ス用のフォトマスクの場合を例として説明したが、これ
に代えて、本実施例のフォトマスク１６におけるクロム
部分とガラス部分を完全に反転させたネガレジストプロ
セス用のフォトマスクとしてもよく、その場合でも形成
されるレジストの状態は本実施例の場合と全く同様とな
ることから本実施例と同様の効果を奏することができ
る。さらに、本実施例においては空白領域１９の幅Ｗを
１．５μｍとしたが、この値は適用する製造プロセスの
最小加工寸法や使用露光装置の重ね合わせずれ量に合わ
せて適宜変更してよいことは勿論、パターン消失不良
と、ショート不良またはパーティクル発生不良のいずれ
か一方のみを対策すればよい場合であれば、空白領域１
９の幅Ｗを、重ね合わせずれ量より大きくするか、最小
加工寸法より大きくするかのいずれか一方の条件のみを
満足するように設定してもよい。
【００２８】
【発明の効果】以上、詳細に説明したように、請求項１
記載の半導体装置製造用フォトマスクにおいては、実デ
バイス領域とスクライブ領域との間にパターンが全く形
成されない空白領域を設け、しかも、この空白領域の幅
を、ステップ・アンド・リピート方式による露光時の重
ね合わせずれ量よりも大きくなるように設定したことに
よって、重ね合わせずれ分が空白領域内で吸収されるこ
とでずれの影響が実デバイス領域に及ばないため、実デ
バイス領域のデバイスパターンには何ら影響がなく正常
なパターンを形成することができる。したがって、ステ
ップ・アンド・リピート時の重ね合わせずれに起因する
パターン消失不良を防止することができ、このフォトマ
スクを用いて製造する半導体装置の歩留向上、品質向上
を図ることができる。
記載の半導体装置製造用フォトマスクにおいては、実デ
バイス領域とスクライブ領域との間にパターンが全く形
成されない空白領域を設け、しかも、この空白領域の幅
を、ステップ・アンド・リピート方式による露光時の重
ね合わせずれ量よりも大きくなるように設定したことに
よって、重ね合わせずれ分が空白領域内で吸収されるこ
とでずれの影響が実デバイス領域に及ばないため、実デ
バイス領域のデバイスパターンには何ら影響がなく正常
なパターンを形成することができる。したがって、ステ
ップ・アンド・リピート時の重ね合わせずれに起因する
パターン消失不良を防止することができ、このフォトマ
スクを用いて製造する半導体装置の歩留向上、品質向上
を図ることができる。
【００２９】また、請求項２記載の半導体装置製造用フ
ォトマスクにおいては、前記空白領域を設け、その空白
領域の幅を、当該の半導体装置製造プロセスにおける最
小加工寸法よりも大きくなるように設定したことによっ
て、互いに近接した実デバイス領域のデバイスパターン
とスクライブ領域のスクライブパターンの間隔が実質的
に広がることになり、その間隔は必ず当該の半導体装置
製造プロセスにおける最小加工寸法より大きくなる。し
たがって、パターン同士が最小加工寸法以下に接近する
ことに起因して発生するショート不良やパーティクル発
生不良を防止することができ、このフォトマスクを用い
て製造する半導体装置の歩留向上、品質向上を図ること
ができる。
ォトマスクにおいては、前記空白領域を設け、その空白
領域の幅を、当該の半導体装置製造プロセスにおける最
小加工寸法よりも大きくなるように設定したことによっ
て、互いに近接した実デバイス領域のデバイスパターン
とスクライブ領域のスクライブパターンの間隔が実質的
に広がることになり、その間隔は必ず当該の半導体装置
製造プロセスにおける最小加工寸法より大きくなる。し
たがって、パターン同士が最小加工寸法以下に接近する
ことに起因して発生するショート不良やパーティクル発
生不良を防止することができ、このフォトマスクを用い
て製造する半導体装置の歩留向上、品質向上を図ること
ができる。
【００３０】また、請求項３記載の半導体装置製造用フ
ォトマスクにおいては、空白領域の幅を、ステップ・ア
ンド・リピート方式による露光時の重ね合わせずれ量と
当該の半導体装置製造プロセスにおける最小加工寸法と
の和よりも大きくなるように設定したことによって、最
もずれが大きい場合を想定しても、上記のように重ね合
わせずれ分が空白領域内で吸収されるとともに、互いに
近接した実デバイス領域のデバイスパターンとスクライ
ブ領域のスクライブパターンの間隔が当該の半導体装置
製造プロセスにおける最小加工寸法より大きくなる。し
たがって、ステップ・アンド・リピート時の重ね合わせ
ずれに起因するパターン消失不良と互いに接近したデバ
イスパターンとスクライブパターンに起因するショート
不良やパーティクル発生不良を同時に防止することがで
き、製造する半導体装置の歩留向上、品質向上を図るこ
とができる。
ォトマスクにおいては、空白領域の幅を、ステップ・ア
ンド・リピート方式による露光時の重ね合わせずれ量と
当該の半導体装置製造プロセスにおける最小加工寸法と
の和よりも大きくなるように設定したことによって、最
もずれが大きい場合を想定しても、上記のように重ね合
わせずれ分が空白領域内で吸収されるとともに、互いに
近接した実デバイス領域のデバイスパターンとスクライ
ブ領域のスクライブパターンの間隔が当該の半導体装置
製造プロセスにおける最小加工寸法より大きくなる。し
たがって、ステップ・アンド・リピート時の重ね合わせ
ずれに起因するパターン消失不良と互いに接近したデバ
イスパターンとスクライブパターンに起因するショート
不良やパーティクル発生不良を同時に防止することがで
き、製造する半導体装置の歩留向上、品質向上を図るこ
とができる。
【図１】本発明の一実施例である半導体装置製造用フォ
トマスクを示す平面図である。
トマスクを示す平面図である。
【図２】同、フォトマスクを露光に使用する際にステッ
プ・アンド・リピート方式によりチップを重ね合わせた
状態を示す図である。
プ・アンド・リピート方式によりチップを重ね合わせた
状態を示す図である。
【図３】同、フォトマスクにおいて実デバイス領域とス
クライブ領域とで接近したパターンがある場合の効果を
示す図である。
クライブ領域とで接近したパターンがある場合の効果を
示す図である。
【図４】ＣＡＤパターンを実際のフォトマスク上に実現
する２つのケースを示す図である。
する２つのケースを示す図である。
【図５】実デバイス領域とスクライブ領域とで接近した
パターンがガラスパターンである場合の効果を示す図で
ある。
パターンがガラスパターンである場合の効果を示す図で
ある。
【図６】従来の一例であるフォトマスクを示す平面図で
ある。
ある。
【図７】同、フォトマスクを露光に使用した際にパター
ン消失不良が発生する状態を示す図である。
ン消失不良が発生する状態を示す図である。
【図８】同、フォトマスクの実デバイス領域とスクライ
ブ領域における接近したパターンでショート不良、また
はパーティクル発生不良が生じる状態を示す図である。
ブ領域における接近したパターンでショート不良、また
はパーティクル発生不良が生じる状態を示す図である。
１６ 半導体装置製造用フォトマスク １７ 実デバイス領域 １８ スクライブ領域 １９ 空白領域 ２０、２１ デバイスパターン ２２、２３ スクライブパターン Ｗ 空白領域の幅
Claims (3)
- 【請求項１】 デバイスパターンが形成された実デバイ
ス領域の周囲に、スクライブパターンが形成され半導体
装置組立時にダイシングを行なうためのスクライブ領域
が設けられた構成とされるとともに、ステップ・アンド
・リピート方式により隣接するチップ間で前記スクライ
ブ領域同士を重ね合わせるように露光を行なうための半
導体装置製造用フォトマスクにおいて、 前記実デバイス領域と前記スクライブ領域との間にパタ
ーンが何も形成されない空白領域が設けられ、 この空白領域の幅が、露光装置の持つステップ・アンド
・リピート方式による露光時の重ね合わせずれ量よりも
大きくなるように設定されていることを特徴とする半導
体装置製造用フォトマスク。 - 【請求項２】 デバイスパターンが形成された実デバイ
ス領域の周囲に、スクライブパターンが形成され半導体
装置組立時にダイシングを行なうためのスクライブ領域
が設けられた構成とされるとともに、ステップ・アンド
・リピート方式により隣接するチップ間で前記スクライ
ブ領域同士を重ね合わせるように露光を行なうための半
導体装置製造用フォトマスクにおいて、 前記実デバイス領域と前記スクライブ領域との間にパタ
ーンが何も形成されない空白領域が設けられ、 この空白領域の幅が、当該の半導体装置製造プロセスに
おける最小加工寸法よりも大きくなるように設定されて
いることを特徴とする半導体装置製造用フォトマスク。 - 【請求項３】 デバイスパターンが形成された実デバイ
ス領域の周囲に、スクライブパターンが形成され半導体
装置組立時にダイシングを行なうためのスクライブ領域
が設けられた構成とされるとともに、ステップ・アンド
・リピート方式により隣接するチップ間で前記スクライ
ブ領域同士を重ね合わせるように露光を行なうための半
導体装置製造用フォトマスクにおいて、 前記実デバイス領域と前記スクライブ領域との間にパタ
ーンが何も形成されない空白領域が設けられ、 この空白領域の幅が、露光装置の持つステップ・アンド
・リピート方式による露光時の重ね合わせずれ量と当該
の半導体装置製造プロセスにおける最小加工寸法との和
よりも大きくなるように設定されていることを特徴とす
る半導体装置製造用フォトマスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20112394A JP2862798B2 (ja) | 1994-08-25 | 1994-08-25 | 半導体装置製造用フォトマスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20112394A JP2862798B2 (ja) | 1994-08-25 | 1994-08-25 | 半導体装置製造用フォトマスク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864502A true JPH0864502A (ja) | 1996-03-08 |
| JP2862798B2 JP2862798B2 (ja) | 1999-03-03 |
Family
ID=16435799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20112394A Expired - Fee Related JP2862798B2 (ja) | 1994-08-25 | 1994-08-25 | 半導体装置製造用フォトマスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2862798B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319386B1 (ko) * | 1999-12-31 | 2002-01-09 | 황인길 | 반도체 제조 공정에서의 오버레이 측정 방법 |
| KR100356758B1 (ko) * | 1999-12-30 | 2002-10-18 | 아남반도체 주식회사 | 콘택 및 비아 홀의 저항 측정용 반도체 패턴 |
| JP2007248988A (ja) * | 2006-03-17 | 2007-09-27 | Hoya Corp | グレートーンマスクの製造方法 |
| JP2008102360A (ja) * | 2006-10-19 | 2008-05-01 | Fujitsu Ltd | 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法 |
| JP2010050430A (ja) * | 2008-07-23 | 2010-03-04 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法、レチクル及び半導体基板 |
-
1994
- 1994-08-25 JP JP20112394A patent/JP2862798B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356758B1 (ko) * | 1999-12-30 | 2002-10-18 | 아남반도체 주식회사 | 콘택 및 비아 홀의 저항 측정용 반도체 패턴 |
| KR100319386B1 (ko) * | 1999-12-31 | 2002-01-09 | 황인길 | 반도체 제조 공정에서의 오버레이 측정 방법 |
| JP2007248988A (ja) * | 2006-03-17 | 2007-09-27 | Hoya Corp | グレートーンマスクの製造方法 |
| JP2008102360A (ja) * | 2006-10-19 | 2008-05-01 | Fujitsu Ltd | 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法 |
| JP2010050430A (ja) * | 2008-07-23 | 2010-03-04 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法、レチクル及び半導体基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2862798B2 (ja) | 1999-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978501A (en) | Adaptive inspection method and system | |
| TWI603143B (zh) | 光學鄰近修正之執行方法 | |
| KR0156422B1 (ko) | 반도체장치 제조용 레티클 | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| US5948572A (en) | Mixed mode photomask for nikon stepper | |
| JPH0864502A (ja) | 半導体装置製造用フォトマスク | |
| JP2001305717A (ja) | 半導体集積回路用レチクル | |
| KR20010062565A (ko) | 포토마스크 위에 형성된 노광패턴들의 점검방법 | |
| JPH01260451A (ja) | ダイシングラインの形成方法 | |
| US7595258B2 (en) | Overlay vernier of semiconductor device and method of manufacturing the same | |
| JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
| US20050008942A1 (en) | [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern] | |
| KR960011264B1 (ko) | 반도체 소자의 접촉창 형태 확인 방법 | |
| TWI810039B (zh) | 形成半導體結構的方法 | |
| US5871889A (en) | Method for elimination of alignment field gap | |
| JPS6223862B2 (ja) | ||
| JPH07181686A (ja) | レジストパターンの形成方法 | |
| JPH11340133A (ja) | 重ね合わせ精度測定方法及び半導体製造装置 | |
| KR20070001441A (ko) | 레티클 및 그 제조 방법 | |
| JP2005084379A (ja) | フォトマスクおよび半導体装置の製造方法 | |
| KR20010028305A (ko) | 위치정합 보정 방법 | |
| JPH05335196A (ja) | フォトマスクパターンの形成方法およびネガ型感光性樹脂の露光方法ならびに基板 | |
| JPH02127641A (ja) | 半導体集積回路用レチクル | |
| JPS62147729A (ja) | 半導体装置の製造方法 | |
| JP2005195877A (ja) | レチクル及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981110 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |