JPH02127641A - 半導体集積回路用レチクル - Google Patents
半導体集積回路用レチクルInfo
- Publication number
- JPH02127641A JPH02127641A JP63282707A JP28270788A JPH02127641A JP H02127641 A JPH02127641 A JP H02127641A JP 63282707 A JP63282707 A JP 63282707A JP 28270788 A JP28270788 A JP 28270788A JP H02127641 A JPH02127641 A JP H02127641A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- scribing line
- reticle
- microns
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 abstract description 7
- 238000007689 inspection Methods 0.000 abstract description 6
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路用レチクルに関し、特に集積回
路パターン周辺に存在する余日部分に関する。
路パターン周辺に存在する余日部分に関する。
従来、半導体集積回路用レチクルの回路パターン周辺部
に存在する半導体基板切断余日（以下スクライブ線と呼
ぶ）は、主に次に示すような手法がとられていた。以下
従来技術について図面を用いて説明する。
に存在する半導体基板切断余日（以下スクライブ線と呼
ぶ）は、主に次に示すような手法がとられていた。以下
従来技術について図面を用いて説明する。
第３図、は、半導体集積回路用レチクルの１チツプを示
したものである。ガラス板の中心３０１部附近は集積回
路用パターンが描かれた領域３０２とその周辺にスクラ
イブ領域３０３が存在する。
したものである。ガラス板の中心３０１部附近は集積回
路用パターンが描かれた領域３０２とその周辺にスクラ
イブ領域３０３が存在する。
このスクライブ線幅は１１５縮小投影露光用レチクルの
場合、通常２５０ミクロン程度である。このレチクルを
用いて縮小投影露光機で露光する場合、くり返し露光の
範囲なスクライブ線の左端３０４が右端３０５に、また
上端３０６が下端３０７に重なるようにくり返し露光を
行なう。このようにして露光された半導体基板上の配置
は第４図のようになる。今、第３図においてスクライブ
線幅が２５０ミクロンとすると、半導体基板上では１１
５に縮小されているため、５０ミクワンとなり、それが
互いに隣り合っているため、結局、半導体基板上では１
００ミクロンのスクライブ線となる。
場合、通常２５０ミクロン程度である。このレチクルを
用いて縮小投影露光機で露光する場合、くり返し露光の
範囲なスクライブ線の左端３０４が右端３０５に、また
上端３０６が下端３０７に重なるようにくり返し露光を
行なう。このようにして露光された半導体基板上の配置
は第４図のようになる。今、第３図においてスクライブ
線幅が２５０ミクロンとすると、半導体基板上では１１
５に縮小されているため、５０ミクワンとなり、それが
互いに隣り合っているため、結局、半導体基板上では１
００ミクロンのスクライブ線となる。
次に第５図に示すような方法も存在する。第４図と同様
にガラス板の中心４０１部附近は回路パターン領域４０
２で、その周辺にスクライブ領域４０３が存在する。こ
の場合はスクライブ線幅が５００ミクロンであり、くり
返し露光はパターン領域の左端４０４と右端４０５が、
また上端４０６と下端４０７が重なるように露光する。
にガラス板の中心４０１部附近は回路パターン領域４０
２で、その周辺にスクライブ領域４０３が存在する。こ
の場合はスクライブ線幅が５００ミクロンであり、くり
返し露光はパターン領域の左端４０４と右端４０５が、
また上端４０６と下端４０７が重なるように露光する。
その結果、半導体基板上での配置は第４図に示すように
なる。
なる。
従って、第３図および第５図の例は結果的に同一となる
。
。
上述した従来技術は、以下に述べたような致命的な欠陥
がある。まず、第３図に示した例では、スクライブ線が
半導体基板上では幅１００ミクロンであるが、実質的に
その半分であるため、スクライブ線の有効活用が制限さ
れることになる。すなわち、回路動作としては不要だが
、必要不可欠なパターン、例えば重ね合わせマーク重ね
合わせ検査用マーク、検査用素子などは、スクライブ線
に入れることが一般的に行なわれており、従って、これ
らのパターンをスクライブ線の半分に入れなくてはなら
ない。仮にスクライブ線全幅を使用しようとしても、左
右または上下でのくり返し誤差により、パターンが完全
に接続されてない場合があり、使用できない。
がある。まず、第３図に示した例では、スクライブ線が
半導体基板上では幅１００ミクロンであるが、実質的に
その半分であるため、スクライブ線の有効活用が制限さ
れることになる。すなわち、回路動作としては不要だが
、必要不可欠なパターン、例えば重ね合わせマーク重ね
合わせ検査用マーク、検査用素子などは、スクライブ線
に入れることが一般的に行なわれており、従って、これ
らのパターンをスクライブ線の半分に入れなくてはなら
ない。仮にスクライブ線全幅を使用しようとしても、左
右または上下でのくり返し誤差により、パターンが完全
に接続されてない場合があり、使用できない。
他方第５図に示した例では、スクライブ線全幅の使用が
可能だが、半導体基板上で二重露光されるため、一方に
検査用パターンを入れた場合、その位置に対応した他方
のスクライブ線が露光されないように遮蔽しておかなけ
ればならない。いづれにしてもレチクルパターン配置設
計に大きな負担となり、ミス発生防止のためのチエツク
機能。
可能だが、半導体基板上で二重露光されるため、一方に
検査用パターンを入れた場合、その位置に対応した他方
のスクライブ線が露光されないように遮蔽しておかなけ
ればならない。いづれにしてもレチクルパターン配置設
計に大きな負担となり、ミス発生防止のためのチエツク
機能。
体制を確立するなど多大な労力を必要とする。またミス
の発生は皆無でははく、その場合には、開発研究の遅れ
、製品出荷の遅れなどその損失は計り知れない。
の発生は皆無でははく、その場合には、開発研究の遅れ
、製品出荷の遅れなどその損失は計り知れない。
本発明の半導体集積回路用レチクルは集積回路パターン
とその周辺に存在する半導体基板を切断するための余日
部分で構成され、この余日部分が集積回路パターンの周
辺２方向のみに存在し、しかも、その２つの余日部分が
互いに隣接した２方向であることによって構成される。
とその周辺に存在する半導体基板を切断するための余日
部分で構成され、この余日部分が集積回路パターンの周
辺２方向のみに存在し、しかも、その２つの余日部分が
互いに隣接した２方向であることによって構成される。
従来の半導体集積回路用レチクルに対し、本発明は遮光
するなどの特別なことをせずに、スクライブ線全幅を有
効に使用できるよう、スクライブ線を回路パターンの隣
り合う２方向のみに配置されている。
するなどの特別なことをせずに、スクライブ線全幅を有
効に使用できるよう、スクライブ線を回路パターンの隣
り合う２方向のみに配置されている。
次に本発明について図面を参照して説明する。
第１図は本発明の第一の実施例を説明するための図であ
る。レチクルの基板であるガラス板の中心１０１とは別
に回路パターン範囲１０２の中心１０３が存在し、その
回路パターン範囲１０２の右端と上端にスクライブのた
めの余日１０３が５００ミクロン設けである。従って１
１５縮小投影露光装置で半導体基板に転写したとき、こ
のスクライブ線は１００ミクロンになり、くり返し露光
により配列されたものは第４図と同様になる。
る。レチクルの基板であるガラス板の中心１０１とは別
に回路パターン範囲１０２の中心１０３が存在し、その
回路パターン範囲１０２の右端と上端にスクライブのた
めの余日１０３が５００ミクロン設けである。従って１
１５縮小投影露光装置で半導体基板に転写したとき、こ
のスクライブ線は１００ミクロンになり、くり返し露光
により配列されたものは第４図と同様になる。
この実施例によればスクライブ線５００ミクロン全幅を
重ね合わせ用マーク、その他種々の検査パターンが有効
に使用できる。しかも、そのスクライブ線の露光は一回
のみであるため、従来方法にあるような二重露光される
ような害はない。
重ね合わせ用マーク、その他種々の検査パターンが有効
に使用できる。しかも、そのスクライブ線の露光は一回
のみであるため、従来方法にあるような二重露光される
ような害はない。
第２図は本発明の第２の実施例の図である。本実施例で
はガラス板の中心２０１と回路パターン領域２０２の中
心が一致している。従って第１の実施例との差異はガラ
ス板に対して回路パターン領域が中心にあるか、スクラ
イブ線２０３を含めた回路パターン領域が中心にあるか
の違いである。
はガラス板の中心２０１と回路パターン領域２０２の中
心が一致している。従って第１の実施例との差異はガラ
ス板に対して回路パターン領域が中心にあるか、スクラ
イブ線２０３を含めた回路パターン領域が中心にあるか
の違いである。
すなわち、座標位置の違いのみでその手法、効果は全く
同じである。
同じである。
以上説明したように本発明は、スクライブ線を回路パタ
ーン領域の周辺２方向のみにすることによって、スクラ
イブ線全幅を有効に使用でき、しかも、スクライブ線領
域が２重露光されることがない。とくに、近年、超ＬＳ
Ｉ化が進み集積化が急激に進むにつれ、回路パターン領
域内部には回路動作として不要ではあるが、作製工程上
必要な検査パターン等はスクライブ線領域に入れること
によって集積化、とくにチップの大きさを小さくできる
ため、高速化、コスト低減などその効果は図り知れない
。
ーン領域の周辺２方向のみにすることによって、スクラ
イブ線全幅を有効に使用でき、しかも、スクライブ線領
域が２重露光されることがない。とくに、近年、超ＬＳ
Ｉ化が進み集積化が急激に進むにつれ、回路パターン領
域内部には回路動作として不要ではあるが、作製工程上
必要な検査パターン等はスクライブ線領域に入れること
によって集積化、とくにチップの大きさを小さくできる
ため、高速化、コスト低減などその効果は図り知れない
。
第１図は本発明の第１の実施例を説明するための図、第
２図は第２の実施例を説明するための図、第３図、第４
図、第５図は従来技術を説明するための図である。 １０１．２０１，３０１，４０１・・・・・・ガラス板
の中心、１０２，２０２，３０２，４０２・・・・・・
回路パターン領域、１０３，２０３，３０３，４０３・
・・・・スクライブ線領域。 代理人 弁理士 内 原 晋 第 図 躬２ 図 第 り 図 ３θ７ 第 図
２図は第２の実施例を説明するための図、第３図、第４
図、第５図は従来技術を説明するための図である。 １０１．２０１，３０１，４０１・・・・・・ガラス板
の中心、１０２，２０２，３０２，４０２・・・・・・
回路パターン領域、１０３，２０３，３０３，４０３・
・・・・スクライブ線領域。 代理人 弁理士 内 原 晋 第 図 躬２ 図 第 り 図 ３θ７ 第 図
Claims (1)
- 集積回路パターンとその周辺に存在する半導体基板切断
のための余日部分で構成されたレチクルにおいて、前記
余日部分が前記集積回路パターンの周辺２方向のみに存
在し、しかも該２つの余日部分が互いに隣接しているこ
とを特徴とする半導体集積回路用レチクル
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28270788A JPH0721624B2 (ja) | 1988-11-08 | 1988-11-08 | 半導体集積回路用レチクル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28270788A JPH0721624B2 (ja) | 1988-11-08 | 1988-11-08 | 半導体集積回路用レチクル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02127641A true JPH02127641A (ja) | 1990-05-16 |
| JPH0721624B2 JPH0721624B2 (ja) | 1995-03-08 |
Family
ID=17656003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28270788A Expired - Fee Related JPH0721624B2 (ja) | 1988-11-08 | 1988-11-08 | 半導体集積回路用レチクル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721624B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489067B2 (en) | 2000-04-19 | 2002-12-03 | Nec Corporation | Reticle for manufacturing semiconductor integrated circuit |
| JP2009155058A (ja) * | 2007-12-27 | 2009-07-16 | Oki Data Corp | 媒体搬送装置、給紙装置、増設給紙装置及び画像形成装置 |
| JP2009164521A (ja) * | 2008-01-10 | 2009-07-23 | Fujitsu Microelectronics Ltd | 半導体装置とその製造方法、及び露光用マスク |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103176350A (zh) * | 2011-12-26 | 2013-06-26 | 和舰科技(苏州)有限公司 | 一种使晶圆上芯片数量最大化的光罩制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5463680A (en) * | 1977-10-29 | 1979-05-22 | Oki Electric Ind Co Ltd | Production of mask for integrated circuit |
| JPS5463678A (en) * | 1977-10-29 | 1979-05-22 | Oki Electric Ind Co Ltd | Production of mask for integrated circuit |
-
1988
- 1988-11-08 JP JP28270788A patent/JPH0721624B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5463680A (en) * | 1977-10-29 | 1979-05-22 | Oki Electric Ind Co Ltd | Production of mask for integrated circuit |
| JPS5463678A (en) * | 1977-10-29 | 1979-05-22 | Oki Electric Ind Co Ltd | Production of mask for integrated circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489067B2 (en) | 2000-04-19 | 2002-12-03 | Nec Corporation | Reticle for manufacturing semiconductor integrated circuit |
| JP2009155058A (ja) * | 2007-12-27 | 2009-07-16 | Oki Data Corp | 媒体搬送装置、給紙装置、増設給紙装置及び画像形成装置 |
| JP2009164521A (ja) * | 2008-01-10 | 2009-07-23 | Fujitsu Microelectronics Ltd | 半導体装置とその製造方法、及び露光用マスク |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0721624B2 (ja) | 1995-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5733690A (en) | Reticle for fabricating semiconductor device | |
| CN106707682A (zh) | 一种掩膜板、曝光装置及其进行曝光的方法 | |
| JPH02127641A (ja) | 半導体集積回路用レチクル | |
| US6489067B2 (en) | Reticle for manufacturing semiconductor integrated circuit | |
| JPS61168227A (ja) | 微細パタ−ン露光用基板及び微細パタ−ン露光装置 | |
| JPH05341499A (ja) | 縮小投影露光装置用レチクル | |
| JPH0276214A (ja) | ホトリソグラフィー工程におけるガラスマスク | |
| JP2862798B2 (ja) | 半導体装置製造用フォトマスク | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| JP3485481B2 (ja) | 半導体装置の製造方法 | |
| JPH09127680A (ja) | 露光用マスク | |
| JPS5919318A (ja) | 転写パタ−ンの位置ずれ検査方法および転写パタ−ンマスク | |
| JPH02135343A (ja) | マスク | |
| JPS59143159A (ja) | 写真製版技術におけるパタ−ン重ね合わせ方法 | |
| JP2977471B2 (ja) | ウエハのアラインメントマークの配置方法 | |
| JPS59144125A (ja) | レチクル | |
| JPS63223750A (ja) | 露光用マスク | |
| JPH0228918A (ja) | レチクルの位置精度検出パターン形成方法 | |
| JPH04177348A (ja) | 縮小投影露光装置用レチクル | |
| JPH0144009B2 (ja) | ||
| JPH0414812A (ja) | パターン形成方法 | |
| JPS604217A (ja) | 半導体装置用目合せパタ−ン | |
| JPS6195521A (ja) | マスクパタ−ン | |
| JPS60194520A (ja) | 半導体素子パタ−ン | |
| JPS63107023A (ja) | 縮小投影露光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |