JP3485481B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3485481B2
JP3485481B2 JP32464698A JP32464698A JP3485481B2 JP 3485481 B2 JP3485481 B2 JP 3485481B2 JP 32464698 A JP32464698 A JP 32464698A JP 32464698 A JP32464698 A JP 32464698A JP 3485481 B2 JP3485481 B2 JP 3485481B2
Authority
JP
Japan
Prior art keywords
wafer
mask
alignment
light
shielding pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32464698A
Other languages
English (en)
Other versions
JP2000150351A (ja
Inventor
晃幸 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP32464698A priority Critical patent/JP3485481B2/ja
Publication of JP2000150351A publication Critical patent/JP2000150351A/ja
Application granted granted Critical
Publication of JP3485481B2 publication Critical patent/JP3485481B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70458Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンタクト方式露
光によるフォトリソグラフィ工程の後に、投影方式露光
によるフォトリソグラフィ工程を行うミックス・アンド
・マッチ方式の半導体装置の製造方法に関する。
【0002】
【従来の技術】従来より、半導体装置の製造方法におけ
るフォトリソグラフィ工程での露光装置としては、一般
的にステッパーが用いられている。ステッパーは、ウエ
ハとマスクとの間にギャップを設け投影光学系(等倍光
学系、縮小光学系いずれもあり)を用いた投影方式の露
光を行うものであり、レチクルに等倍又は拡大されて描
画されたICチップパターンをウエハ全域に分割して露
光していくものである。
【0003】ここで、ステッパーのアライメントシステ
ムについて、説明する。ステッパーでは、上記のような
分割露光を行うのに、アライメントが暗視野光(以下、
アライメント光と記載する)を使用して全て自動的に行
われる。そして、分割露光の前に、ステッパーのアライ
メントでは、まず、与えられた座標データをもとにし
て、ウエハとレチクルの基点を合わせる粗調アライメン
トが行われる。
【0004】 その粗調アライメントは、粗調アライメ
ントを概念的に示した図2に示すように、前工程でウエ
ハ上に長さ4mm程度の十字パターンの粗調アライメン
トターゲット4を形成しておき、レチクル1に透過パタ
ーンで描画された2つの微調アライメントキー2のうち
の一方に、アライメント光3を通過させ、そのアライメ
ント光3が粗調アライメントターゲット4上をX方向、
Y方向に2mmφの範囲内でスキャンするように光照射
を行う。そして、そのアライメント光3が粗調アライメ
ントターゲット4のエッジ上に照射されると、反射し散
乱した光の一部が、クロスマスク5を通過して、その光
の進行方向に配置されたディテクタ(図示なし)で検知
される。このようにして検知された光を電気信号として
システム側で受け取り、粗調アライメントが行われると
いうものである。
【0005】なお、レチクル1に透過パターンで描画さ
れた2つの微調アライメントキー2のうちの他方につい
ても、同様にして粗調アライメントが行われ、粗調アラ
イメントが完了する。
【0006】このような粗調アライメントの後、ウエハ
が分割露光部に移され、与えられた座標データをもと
に、微調アライメントが行われる。微調アライメント
も、上記の粗調アライメントと同様にアライメント光を
用いて行われる。
【0007】微調アライメントにおいては、微調アライ
メントを概念的に示した図3に示すように、前工程でウ
エハ上に長さ90μm程度の十字パターンの微調アライ
メントターゲット6を形成しておき、レチクル1に透過
パターンで描画された2つの微調アライメントキー2の
うちの一方に、アライメント光3を通過させ、そのアラ
イメント光3が微調アライメントターゲット6上をX方
向、Y方向に40μmφの範囲内でスキャンするように
光照射を行う。そして、そのアライメント光3が微調ア
ライメントターゲット6のエッジ上に照射されると、反
射し散乱した光の一部が、クロスマスク5を通過して、
その光の進行方向に配置されたディテクタ(図示なし)
で検知される。このようにして検知された光を電気信号
としてシステム側で受け取り、微調アライメントが行わ
れるといものである。
【0008】なお、微調アライメントにおいて用いるレ
チクル1及びクロスマスク5は、上記の粗調アライメン
トにおいて用いるレチクル1及びクロスマスク5と同様
のものを用いることができる。
【0009】 そして、レチクル1に透過パターンで描
画された2つの微調アライメントキー2のうちの他方に
ついても、同様にして微調アライメントが行われ、微調
アライメントが完了し、この後に分割露光部での露光が
行われる。
【0010】以上のように、ステッパーでは、粗調アラ
イメントの後に、微調アライメントと分割露光部での露
光が繰り返し行われ、ウエハ全域を分割露光していくも
のである。
【0011】ステッパーは、レチクルに等倍又は拡大さ
れて描画されたICチップパターンをウエハ上を複数に
分割して露光していくので、パターン解像度、アライメ
ント精度に優れている。これにより、現在では、容易に
ICチップを縮小してコストを低減できるものとして多
用されており、さらに既存のコンタクト方式の露光装置
等と併用するようなミックス・アンド・マッチ方式のも
のにもよく用いられている。
【0012】 特に、ミックス・アンド・マッチ方式
は、エピタキシャル−拡散法によるバイポーラICの標
準的製造工程においてよく用いられている。これは、例
えば、比較的微細性を必要としない第1フォトリソグラ
フィ工程の埋込層パターンニングに、ウエハとマスクと
を密着させて露光を行う露光装置である既存のコンタク
トアライナーを用い、ベース・エミッタ拡散等の微細性
を必要とするそれ以降のフォトリソグラフィ工程におい
て、ステッパーを使用するといものである。この場合、
コンタクトアライナーによる第1露光(第1フォトリソ
グラフィ工程)のときに、粗調アライナーターゲット
(図2の符号4)のパターニングも行う。
【0013】このような第1フォトリソグラフィ工程で
コンタクトアライナーを用い、それ以降のフォトリソグ
ラフィ工程でステッパーを用いるというミックス・アン
ド・マッチ方式においては、コンタクトアライナーでの
ウエハとマスクパターンとの高いアライメント精度(ウ
エハ中心とマスクパターン中心との位置合わせ精度)が
要求されている。
【0014】 なぜならば、先に述べたように、ステッ
パーのアライメントは、始めに、与えられた座標データ
をもとにしてウエハの基点となる粗調アライメントター
ゲット(図2の符号4)を探しに行くため、コンタクト
アライナーによる第1露光(第1フォトリソグラフィ工
程)でパターニングされる粗調アライメントターゲット
が与えられた座標データによるものの近隣に存在しない
と、アライメントのシステムエラーが発生し、生産効率
が低下するからである。
【0015】 その対策として、従来では、コンタクト
アライナーによる第1露光時のアライメント精度を考慮
し、大きなサイズの粗調アライメントターゲットをウエ
ハ上にパターニングしていた。
【0016】次に、従来のミックス・アンド・マッチ方
式でのコンタクトアライナーによる第1露光時におけ
る、ウエハとマスクパターンとのアライメント方法につ
いて説明する。
【0017】 図4に示すように、従来のものでは、マ
スク17上に方形配置された複数のICチップパターン
18が描画され、マスク17の中心部近傍にステッパー
のアライメント時に使用する粗調アライメントターゲッ
ト14が描画されている。これらのパターンは、透過パ
ターン又は遮光パターンで描画されている。なお、図4
はウエハ19上にマスク17を重ねたときのマスク17
側上部から見た様子を示す平面図であり、ここでの粗調
アライメントターゲット14は図2を用いて説明した粗
調アライメントターゲット4と同様のものである。
【0018】図4に示した従来のものでは、このような
マスク17を使用して、ウエハ19とマスクパターン1
7’とのアライメントを行うのに、オペレータ(操作
者)が上下、左右に対してウエハ19外の残りICチッ
プ数が均等になるようにアライメントしていた。
【0019】 他の従来技術として、図5に示すよう
に、ICチップをサーキュラー配置するようにしたマス
クパターンを用いたものもあった。図5に示した従来の
ものでは、マスク17上にサーキュラー配置された複数
のICチップパターン18が描画され、マスク17の中
心部近傍にステッパーのアライメント時に使用する粗調
アライメントターゲット14が描画されている。なお、
マスク17のサーキュラー領域外の部分は、全て遮光パ
ターンで覆われている。なお、図5はウエハ19上にマ
スク17を重ねたときのマスク17側上部から見た様子
を示す平面図であり、ここでの粗調アライメントターゲ
ット14は図2を用いて説明した粗調アライメントター
ゲット4と同様のものである。
【0020】周知のとおり、バイポーラICの標準的な
製造方法において、微細性を必要としない第1フォトリ
ソグラフィ工程の埋込層パターンニングには、パターン
解像度に優れた高価なポジ型のフォトレジストよりも、
パターン解像度の低い安価なネガ型のフォトレジストを
用いる。そして、サーキュラー領域外を遮光パターンに
することにより、製造上品質の劣るウエハ外周領域は窓
明け、拡散(埋込層)され、最終ウエハテストでその領
域内にあるICチップを全て不良として除去することが
できる。
【0021】図5に示した従来のものでは、このような
マスク17を使用して、ウエハ19とマスクパターン1
7’とのアライメントは、サーキュラー領域外が遮光パ
ターンにより覆われており、ウエハ外形が確認できない
ため、アライメントができない。従って、事前に、試行
してパターンニングした基準ウエハを作製し、始めにそ
の基準ウエハをアライメントした後、ウエハをコンタク
トアライナーのプリアライメントをもって第1露光を行
っていた。
【0022】すなわち、図5に示した従来のものでは、
基準ウエハをアライメントしたときの位置にウエハを配
置してコンタクトアライナーによる第1(ファースト)
露光を行っていた。
【0023】
【発明が解決しようとする課題】しかしながら、上記の
従来の技術では、下記のような課題があった。図4に示
した従来技術では、ウエハ19とマスクパターン17’
とのアライメントを行うのに、オペレータ(操作者)が
上下、左右に対してウエハ19外の残りICチップ数が
均等になるようにアライメントしていたので、当然なが
ら、アライメント精度が非常に悪く、その上、アライメ
ント時の作業性が非常に悪いものであった。
【0024】また、図5に示した従来技術では、図4の
ものよりもアライメント精度は良くなるが、事前に基準
ウエハを作製しなければならず、それだけ製造プロセス
が増加することになった。
【0025】さらに、図4及び図5のいずれのもので
も、コンタクトアライナーで使用していたマスクでは、
ウエハとマスクパターンとのアライメント精度が2mm
φ程度と悪い上、アライメント時の作業性も著しく悪か
った。
【0026】しいては、アライメント精度が2mmφと
大きいということは、長さ4mm程度のステッパーの粗
調アライメントターゲット14を必要とし、ウエハのI
Cチップ収率を低減させる要因となっていた。
【0027】また、図示はしていないが、一般的に、バ
ックアップ用も含めて、ウエハ面内の3箇所に粗調アラ
イメントターゲットを設けるので、ウエハのICチップ
収率を低減させる要因となっていた。
【0028】本発明は、ミックス・アンド・マッチ方式
の半導体装置の製造方法において、コンタクト方式露光
によるフォトリソグラフィ工程でのマスクとウエハとの
アライメントを容易とすると共に、アライメント精度を
向上させることが可能な半導体装置の製造方法を提供す
ることを目的とする。
【0029】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、ウエハとマスクとを密着させるコンタク
ト方式の露光によるフォトリソグラフィ工程を施した後
に、ウエハとマスクとの間にギャップを設け投影光学系
を用いた投影方式の露光によるフォトリソグラフィ工程
を行うミックス・アンド・マッチ方式の半導体装置の製
造方法において、前記コンタクト方式露光によるフォト
リソグラフィ工程にて使用するマスクに、ウエハの外形
にほぼ相似しかつ該ウエハ外形よりも大きな内周形状を
有する遮光パターンを設け、前記遮光パターンをリング
形状とし、ウエハのオリエンテーションフラット側に相
当するマスクの部分に、ICチップパターンの配列方向
と平行に、階段状の遮光パターンを設けることを特徴と
する半導体装置の製造方法である。
【0030】 本発明に従えば、コンタクト方式露光に
よるフォトリソグラフィ工程にて使用するマスクに、ウ
エハの外形にほぼ相似しかつ該ウエハ外形よりも大きな
内周形状を有する遮光パターンを設けているので、アラ
イメント時にウエハの外形を容易に確認でき、アライメ
ント精度を向上させることができると共に、サーキュラ
ー配置を用いた場合にも基準ウエハを作製することなく
アライメントが可能となる。
【0031】
【0032】 また遮光パターンをリング形状としてい
るので、よりアライメント時にウエハの外形の確認が容
易となり、さらにウエハの外形に沿って遮光パターンを
設けられるので、いずれの方向に対しても高いアライメ
ント精度を確保できる。さらに、ウエハのオリエンテー
ションフラット側に相当するマスクの部分に、ICチッ
プパターンの配列方向と平行して、階段状の遮光パター
ンを設けていので、その遮光パターンを指標にして、ウ
エハのオリエンテーションフラットと平行になるように
アライメントすれば、θ方向(回転方向)に対しても、
アライメント精度を高めることができる。
【0033】 また本発明は、マスクをICチップのサ
ーキュラー配置とし、該サーキュラー配置した領域の外
周の周縁部分から前記遮光パターンの内周部分までの領
域に、前記マスクを透かしてウエハ外形を確認できる範
囲の大きさで島状に遮光パターンを設けることを特徴と
する。
【0034】 本発明に従えば、マスクをICチップの
サーキュラー配置とし、そのサーキュラー配置した領域
の外周の周辺部分から遮光パターンの内周部分までの領
域に、マスクを透かしてウエハ外形を確認できる範囲の
大きさで島状に遮光パターンを設けることとしている。
【0035】 さらに、本発明は、前記遮光パターン内
周とウエハとのクリアランスを1.5mm以下とするこ
とを特徴とする。
【0036】 本発明に従えば、遮光パターン内周とウ
エハとのクリアランスを1.5mm以下としているの
で、高精度でかつ容易にアライメント時のウエハの外形
の確認が可能となる。
【0037】
【0038】
【0039】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図面を参照して説明する。本実施形態について、
ウエハ上にマスクを重ねたときのマスク側上部から見た
様子を示す平面図である図5を用いて説明する。なお、
図1(a)はウエハ全体を示す図であり、図1(b)は
ウエハのオリエンテーションフラット周辺部におけるそ
の部分拡大図である。
【0040】 本実施形態では、図1に示すように、4
インチサイズのウエハ9に対して、マスク7のアライメ
ントを行うものである。そして、マスク7上には複数の
ICチップパターン8がサーキュラー配置され、マスク
7の中心部近傍には後のステッパーのアライメント時に
使用する粗調アライメントターゲット4が描画されてい
る。また、ウエハ9の外周部近傍に対応するマスク7の
部分にはウエハ外形(図中ウエハ9の外周実線部分)に
沿うように、ウエハ外形にほぼ相似し、かつウエハ外形
よりも大きな内周形状を有する遮光パターン7aが設け
られている。なお、図1において、遮光パターン7a
は、マスク7の外周部分の白抜きの部分である。
【0041】その遮光パターン7aの内周は、101m
mφに設定されている。これは、4インチウエハの外形
寸法(誤差含む)が100±0.5mmφであるので、
最大100.5mmφのウエハに対して0.5mmのク
リアランス(最小99.5mmのウエハに対して1.5
mmのクリアランス)を確保し、アライメント時にウエ
ハ外形が確認できるようにするためである。
【0042】このような遮光パターン7aを有するマス
ク7を用いて、ウエハ9が遮光パターン7aの内側に入
るようにアライメントを行うことにより、上下、左右そ
れぞれの方向に対してのアライメント精度は、1.5m
mφ以下に抑えることが可能となる。なお、このアライ
メント精度1.5mmは、遮光パターン7aの内径10
1mmφから、上記4インチウエハの外形寸法(誤差含
む)の最小の径サイズである99.5mmφを引いた値
である。
【0043】また、上記遮光パターン7aは、ある一定
の幅をもったリング形状としても良い。そうすると、遮
光パターンをリング形状としているので、よりアライメ
ント時にウエハの外形の確認が容易となり、さらにウエ
ハの外形に沿って遮光パターンを設けられるので、いず
れの方向に対しても高いアライメント精度を確保でき
る。
【0044】また、本実施形態では、図1(b)に示す
ように、ウエハ9のオリエンテーションフラット9a側
に相当するマスク7の部分に、0.5mm〜1.0mm
の段差をもつ階段状の遮光パターン10を、ICチップ
パターン8の配列方向と平行して設けている。このこと
により、この遮光パターン10を指標として、ウエハ9
のオリエンテーションフラット9aと平行になるように
アライメントすれば、θ方向(図面回転方向)に対して
も、アライメント精度を高めることができる。
【0045】 以上のように説明したような構成によれ
ば、ICチップパターンが方形配置されたマスクに対し
ては、充分に本発明による効果が得られる。しかしなが
ら、ICチップパターン8をサーキュラー配置したマス
ク7に対しては、図1(a),(b)に示すように、そ
のサーキュラー配置した領域の外周の周辺部分11から
遮光パターン7aの内周部分12までの領域に、マスク
7の透過パターンを透かしてウエハ9の外形を確認でき
る範囲の大きさで島状に遮光パターン10’を設ければ
良い。この遮光パターン10’により、サーキュラー配
置した場合でも、ウエハ9とマスク7のパターンとのア
ライメントを容易に行うことができ、特にこの構成はサ
ーキュラー配置した場合に有効なものである。
【0046】以上のような本実施形態の構成によれば、
マスク上にウエハ外形を利用したアライメントパターン
を設けるようにして、容易にアライメントを行うことが
可能となる。このことにより、本実施形態によれば、コ
ンタクトアライナーによる第1露光におけるウエハ中心
とマスクパターン中心とのアライメント精度が、従来で
は2mmφであったのに対して、1.5mmφまで改善
することが可能となった。
【0047】 さらに、このようにアライメント精度が
向上することにより、コンタクトアライナーによる第1
露光以降のステッパーのアライメントに必要な粗調アラ
イメントターゲット(図1(a)の符号4)の長さを、
従来が4mmであるのに対して、本実施形態では3mm
まで縮小することが可能となった。この結果、ICチッ
プの収率を向上させることができ、コスト低減が可能と
なる。
【0048】 なお、上記実施形態では4インチウエハ
について説明したが、本発明がこれに限定されるもので
はなく、どのようなウエハ径のものにも適用可能なもの
である。例えば、5インチウエハ(外形寸法(誤差含
む)125±0.5mmφ)に対しては、図1の遮光パ
ターン7aの内径を126mmφに設定すれば、上記実
施形態と同様の効果を得ることができる。
【0049】
【発明の効果】以上のように、本発明によれば、コンタ
クト方式露光によるフォトリソグラフィ工程にて使用す
るマスクに、ウエハの外形にほぼ相似しかつ該ウエハ外
形よりも大きな内周形状を有する遮光パターンを設けて
いるので、アライメント時にウエハの外形を容易に確認
でき、アライメント精度を向上させることができると共
に、サーキュラー配置を用いた場合にも基準ウエハを作
製することなくアライメントが可能となる。しいては、
ウエハのICチップ収率を向上させることができ、コス
ト低減を実現することが可能となる。また、コンタクト
アライナーで第1露光を行う際、ウエハとマスクパター
ンとのアライメント作業が格段に改善され、生産効率が
大幅に向上し、コストの大幅な削減に非常に有効であ
る。
【0050】 また、遮光パターンをリング形状として
いるので、よりアライメント時にウエハの外形の確認が
容易となり、さらにウエハの外形に沿って遮光パターン
を設けられるので、いずれの方向に対しても高いアライ
メント精度を確保できる。
【0051】
【0052】 さらに、ウエハのオリエンテーションフ
ラット側に相当するマスクの部分に、ICチップパター
ンの配列方向と平行して、階段状の遮光パターンを設け
たこととしている。
【0053】 さらに、ウエハのオリエンテーションフ
ラット側に相当するマスクの部分に、ICチップパター
ンの配列方向と平行して、階段状の遮光パターンを設け
ていので、その遮光パターンを指標にして、ウエハのオ
リエンテーションフラットと平行になるようにアライメ
ントすれば、θ方向(回転方向)に対しても、アライメ
ント精度を高めることができる。また本発明によれば、
島状の遮光パターンを設けるので、サーキュラー配置し
た場合でも、島状の遮光パターンが形成される領域の透
過パターンを透かしてウエハとマスクのパターンとのア
ライメントを容易に行うことができる。
【0054】 さらに本発明によれば、遮光パターン内
周とウエハとのクリアランスを1.5mm以下としてい
るので、高精度でかつ容易にアライメント時のウエハの
外形の確認が可能となる。
【0055】
【図面の簡単な説明】
【図1】本発明の本実施形態の半導体装置の製造方法を
説明するための図であり、(a)はウエハ上にマスクを
重ねたときのマスク側上部から見た様子を示す平面図で
あり、図1(b)はウエハのオリエンテーションフラッ
ト周辺部におけるその部分拡大図である。
【図2】ステッパーのアライメントシステムにおける粗
調アライメントを概念的に示した略図である。
【図3】ステッパーのアライメントシステムにおける微
調アライメントを概念的に示した略図である。
【図4】従来のミックス・アンド・マッチ方式でのコン
タクトアライナーによる第1露光時におけるICチップ
パターンを方形配置したマスクとウエハとのアライメン
ト方法を説明ための平面図である。
【図5】従来のミックス・アンド・マッチ方式でのコン
タクトアライナーによる第1露光時におけるICチップ
パターンをサーキュラー配置したマスクとウエハとのア
ライメント方法を説明ための平面図である。
【符号の説明】 4 粗調アライメントターゲット 7 マスク 7a,10,10’ 遮光パターン 8 ICチップパターン 9 ウエハ 9a オリエンテーションフラット

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 ウエハとマスクとを密着させるコンタク
    ト方式の露光によるフォトリソグラフィ工程を施した後
    に、ウエハとマスクとの間にギャップを設け投影光学系
    を用いた投影方式の露光によるフォトリソグラフィ工程
    を行うミックス・アンド・マッチ方式の半導体装置の製
    造方法において、 前記コンタクト方式露光によるフォトリソグラフィ工程
    にて使用するマスクに、ウエハの外形にほぼ相似しかつ
    該ウエハ外形よりも大きな内周形状を有する遮光パター
    ンを設け、 前記遮光パターンをリング形状とし、 ウエハのオリエンテーションフラット側に相当するマス
    クの部分に、ICチップパターンの配列方向と平行に、
    階段状の遮光パターンを設けることを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 マスクをICチップのサーキュラー配置
    とし、該サーキュラー配置した領域の外周の周縁部分か
    ら前記遮光パターンの内周部分までの領域に、前記マス
    クを透かしてウエハ外形を確認できる範囲の大きさで島
    状に遮光パターンを設けることを特徴とする請求項1記
    載の半導体装置の製造方法。
  3. 【請求項3】 前記遮光パターン内周とウエハとのクリ
    アランスを1.5mm以下とすることを特徴とする請求
    項1または2記載の半導体装置の製造方法。
JP32464698A 1998-11-16 1998-11-16 半導体装置の製造方法 Expired - Fee Related JP3485481B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32464698A JP3485481B2 (ja) 1998-11-16 1998-11-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32464698A JP3485481B2 (ja) 1998-11-16 1998-11-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000150351A JP2000150351A (ja) 2000-05-30
JP3485481B2 true JP3485481B2 (ja) 2004-01-13

Family

ID=18168157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32464698A Expired - Fee Related JP3485481B2 (ja) 1998-11-16 1998-11-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3485481B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582962B1 (ko) * 2004-02-17 2006-05-23 신한다이아몬드공업 주식회사 다이아몬드 공구
JP2013142777A (ja) * 2012-01-11 2013-07-22 Ushio Inc 露光方法

Also Published As

Publication number Publication date
JP2000150351A (ja) 2000-05-30

Similar Documents

Publication Publication Date Title
US5017514A (en) Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
US4351892A (en) Alignment target for electron-beam write system
JP3485481B2 (ja) 半導体装置の製造方法
US20010033976A1 (en) Reticle for manufacturing semiconductor integrated circuit
US5237393A (en) Reticle for a reduced projection exposure apparatus
US6097102A (en) Reticle, semiconductor wafer, and semiconductor chip
CN116560193A (zh) 掩膜版和芯片的形成方法
JPH0616479B2 (ja) 露光装置の位置合せ装置
JP2546537B2 (ja) 投影露光装置及び方法
JPH07111952B2 (ja) ホトリソグラフィー工程におけるガラスマスク
KR960011264B1 (ko) 반도체 소자의 접촉창 형태 확인 방법
JP2727784B2 (ja) 縮小投影露光装置用レティクル
JPH05158218A (ja) マスク基板および描画方法
JPH0721624B2 (ja) 半導体集積回路用レチクル
JPS60211941A (ja) 露光方法
JPH02135343A (ja) マスク
JPH0677118A (ja) 位置ズレ検出法及び露光装置
JP3151915B2 (ja) アライメント用レーザービームを備えた電子ビーム露光装置
JPH055368B2 (ja)
JP2001033942A (ja) フォトマスク、露光装置、および半導体ウェーハ
JP2000131824A (ja) 半導体集積回路装置の製造方法
JPH0722097B2 (ja) 投影露光方法
JPH0774095A (ja) 露光装置
JPH03155114A (ja) 縮小投影露光装置の位置合わせ方法
JP2000122264A (ja) 露光用マスク、位置合わせ基準ウェハおよび露光位置合わせ方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees