JP2000131824A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 集積回路パターンを高い精度でウエハ上に転
写することのできる技術を提供することにある。特に、
微小開口パターンが近接した場合に有効な技術を提供す
る。 【解決手段】 主光透過領域３と該主透過領域の角部近
傍に設けられた補助透過領域３ａと透過率が３％以上４
０％以下でフォトレジストに明像として転写されない位
相シフター領域２を備えた位相シフトマスクＭを用い
て、各領域を透過した光の干渉により、ウェハ上に集積
回路パターンを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、位相シフトマスクを用いた
露光処理技術に適用して有効な技術に関するものであ
る。

【０００２】

【従来の技術】半導体装置の高密度実装に伴って集積回
路の微細化が進み、集積回路素子や配線の設計ルールも
サブミクロン域に入ってきている。

【０００３】フォトマスク（以下、単にマスクという）
上の集積回路パターンを半導体ウエハに転写するフォト
リソグラフィ工程では、より短波長の光源、高ＮＡレン
ズを用いても、パターン転写精度の低下が深刻な問題と
なっている。

【０００４】このような問題を解決する手段として、マ
スクを透過する光の位相を操作することにより、投影像
のコントラストの低下を防止する位相シフト技術が注目
されている。

【０００５】この技術は、例えば遮光領域を挟む一対の
光透過領域の一方に、一対の光透過領域を透過した直後
の２つの光の位相が互いに反転するように膜厚を調整し
た位相シフト（例えば透明なガラス膜等）を設けた構造
のマスクを用いる技術である。

【０００６】この技術を用いた場合、半導体ウエハ上で
は２つの光がそれらの境界部で互いに干渉し弱め合うの
で、パターンの投影像のコントラストを大幅に向上させ
ることができ、パターン相互を良好に分離した状態で露
光処理が可能となる。

【０００７】また、例えば特開平４−１３６８５４号公
報には、透明基板上に半透明膜を形成し、半透明膜を透
過した光と、半透明膜に開口された開口部を透過した光
とで位相を反転させる位相シフト技術が開示されてい
る。

【０００８】また、例えば特開平２−１４０７４３号公
報には、マスクの光透過領域の一部に位相シフトを設け
ることにより、透過光に位相差を生じさせ、位相シフト
境界部を強調させる位相シフト技術が開示されている。

【０００９】なお、位相シフト技術が記載された他の例
としては、例えば米国特許5290647号には、エッジ強調
形の位相シフトマスクについての構造が開示されてお
り、位相シフト膜上に遮光パターンを形成し、遮光パタ
ーンで形成される光透過領域の外周端部に位相シフト膜
の一部を突出させる構造について説明されている。

【００１０】また、米国特許5514500 号には、エッジ強
調形の位相シフトマスクについての構造が開示されてお
り、位相シフト膜上に遮光パターンを形成し、遮光パタ
ーンを形成する遮光膜において光透過領域の外周端部に
あたる領域をハーフエッチングし膜厚を薄くすることで
その領域において露光光が透過可能となるようにすると
ともに、位相シフトとしての機能を生じさせるようにし
た構造について説明されている。

【００１１】また、米国特許5523184 号には、遮光パタ
ーンで形成される光透過領域の中央に孤立した状態の遮
光パターンを設ける構造のフォトマスクについて説明さ
れている。

【００１２】さらに、特開平４−２５８４１号公報に
は、主開口部の周囲に位相シフト機能を有する補助開口
部を設け、その補助開口部の透過率を主開口部の透過率
とは異なるようにした位相シフトマスクについて説明さ
れている。

【００１３】

【発明が解決しようとする課題】ところが、上記した位
相シフト技術においては、以下の問題があることを本発
明者は見出した。

【００１４】上記した特開平４−１３６８５４号公報に
記載の半透明膜を用いる位相シフト技術においては、例
えば半導体集積回路の製造工程における微細なコンタク
トホールの形成工程に適用する場合に、転写するコンタ
クトホールの形状が丸くなり、コンタクト断面の面積が
小さくなってしまう。前記のコンタクト断面が円形とな
り、その直径がサブミクロンサイズになると、ほぼ面積
に依存して、金属配線接続用の金属の埋め込みの問題が
大きくなる。配線パターン間のピッチを拡げないで、コ
ンタクト部の直径を大きくすれば、隣接パターンと接触
する等の問題が発生する。したがって、コンタクト部の
形状を矩形にすることが望ましいが、前記の半透明膜を
用いる位相シフト技術では、微細なホール形成に有利で
あるが、逆に丸みが大きく、問題が大きくなることが判
明した。したがって、微細かつ角部の丸みの少ないコン
タクトパターンの形成が困難となる課題がある。

【００１５】上記の問題は、例えば、金属酸化物半導体
電界効果トランジスタの電荷蓄積パターン形成工程にお
いても発生し、微細なパターンの転写が不可能となる課
題がある。

【００１６】本発明の目的は、集積回路パターンを高い
精度でウエハ上に転写することのできる技術を提供する
ことにある。特に、微小開口パターンが近接した場合に
有効な技術を提供することにある。

【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１９】本発明は、露光光源から放射された所定波
長の露光光をマスク基板および投影露光光学系を介して
半導体ウエハ上のフォトレジスト膜に照射することによ
り、前記フォトレジスト膜に複数の集積回路パターンを
転写する工程を有する半導体集積回路装置の製造方法で
あって、前記マスク基板には、前記複数の集積回路パタ
ーンをフォトレジスト膜に転写するための複数の光透過
領域が、マスク基板上の遮光膜を開口することで形成さ
れ、前記複数の光透過領域の各々には、透過光の位相を
反転させ、透過光の透過率が３％以上４０％以下の前記
フォトレジスト膜に転写されない位相シフトパターンが
配置される位相シフト領域と、前記位相シフトパターン
が配置されない領域であって、前記フォトレジスト膜に
集積回路パターンを転写するための主光透過領域と前記
主透過領域の角部近傍において、光の干渉によって光量
が不足する領域に補助透過領域とが配置されており、前
記位相シフト領域と補助透過領域とを透過した光と主透
過領域を透過した光の干渉により、ウエハ上に集積回路
パターンを形成するものである。

【００２０】また、本発明は、露光光源から放射された
所定波長の露光光をマスク基板および投影露光光学系を
介して半導体ウエハ上のフォトレジスト膜に照射するこ
とにより、前記フォトレジスト膜に複数の集積回路パタ
ーンを転写する工程を有する半導体集積回路装置の製造
方法であって、前記フォトマスクには、前記複数の集積
回路パターンをフォトレジスト膜に転写するための複数
の光透過領域が、マスク基板上の遮光膜を開口すること
で形成され、前記複数の光透過領域の各々には、透過光
の位相を反転させ、透過光の透過率が３％以上４０％以
下の前記フォトレジスト膜に転写されない位相シフトパ
ターンが配置される位相シフト領域と、前記位相シフト
パターンが配置されない領域であって、前記フォトレジ
スト膜に複数の集積回路パターンを転写するための主光
透過領域がＬ字型よりなり、前記主透過領域のＬ字角部
近傍において、光の干渉によって光量が超過する領域に
対応して凹部が形成されており、前記位相シフト領域と
補助透過領域とを透過した光と主透過領域を透過した光
の干渉により、ウエハ上に集積回路パターンを形成する
ものである。

【００２１】また、本発明は、露光光源から放射された
所定波長の露光光をマスク基板および投影露光光学系を
介して半導体ウエハ上のフォトレジスト膜に照射するこ
とにより、前記フォトレジスト膜に複数の集積回路パタ
ーンを転写する工程を有する半導体集積回路装置の製造
方法であって、前記フォトマスクには前記複数の集積回
路パターンをフォトレジスト膜に転写するための光透過
領域が、前記マスク基板上の遮光膜の一部を開口するこ
とで形成され、前記光透過領域には、前記フォトレジス
ト膜に複数の集積回路パターンを転写するための領域で
あって隣接して配置される一対の主光透過領域が配置さ
れ、前記一対の主光透過領域の各々の周囲には、主光透
過領域を透過した光の位相に対して透過光の位相を反転
させる機能を有し、かつ、露光光の透過率がフォトマス
クのマスク基板の透過率よりも下がるように設定された
第１の位相シフトパターンが配置され、前記位相シフト
パターンが配置されない領域であって、前記フォトレジ
スト膜に複数の集積回路パターンを転写するための主光
透過領域と前記主光透過領域の角部近傍において、光の
干渉によって光量が不足する領域に補助透過領域とが配
置され、前記一対の主光透過領域の一方の主光透過領域
には、他方の主光透過領域を透過した光の位相に対して
透過光の位相を反転させる機能を有し、かつ、露光光の
透過光が実効的に低下しないような第２の位相シフトパ
ターンが、その端部を前記一対の主光透過領域間におけ
る前記第１の位相シフトパターン上に一部分重ならせた
状態で配置されているものである。

【００２２】また、本発明は、露光光源から放射された
所定波長の露光光をフォトマスクおよび投影露光系を介
して、半導体ウエハ上のフォトレジスト膜に照射するこ
とにより、前記フォトレジスト膜に複数の集積回路パタ
ーンを転写する工程を有する半導体集積回路装置の製造
方法であって、前記フォトマスクのマスク基板の集積回
路パターンは、第１主光透過領域と第２主光透過領域
と、それぞれの主透過領域の角部近傍において、光の干
渉によって光量が不足する領域に第３補助光透過領域
と、第４補助光透過領域と、それぞれの主透過領域の辺
部に接するか、または近接した領域に第５光透過領域、
第６光透過領域から成り、前記第１主光透過領域と第５
光透過領域の領域を透過した露光光の位相が互いに反転
し、前記第２主光透過領域と第６光透過領域の領域を透
過した露光光の位相が互いに反転し、前記第１主光透過
領域および第２主光透過領域を透過した露光光の位相が
互いに反転し、前記第５光透過領域と第６光透過領域と
が境界を接するか、または光透過率が１％以下の遮光領
域を介して近接し、それぞれの光透過領域を透過した露
光光の位相が互いに反転してあり、前記フォトマスクに
所定の波長の露光光を照射し、前記半導体ウエハ上のフ
ォトレジスト上に前記複数の集積回路パターンを転写す
る工程を有するものである。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する（なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する）。

【００２４】（実施の形態１）図１は本発明の一実施の
形態である位相シフトマスクの全体構成の一例を示す平
面図、図２は図１の位相シフトマスクの要部平面図、図
３（ａ）は図２のx1y1-x2y1 線の断面図、図３（ｂ）は
図２のx1y2-x2y2 線の断面図、図４（ａ）〜（ｃ）は図
１の位相シフトマスクを用いた場合の半導体ウエハ上の
露光振幅および露光強度の説明図、図５は露光装置の説
明図、図６は図１の位相シフトマスクを用いた半導体集
積回路装置の製造工程を示すフロー図、図７〜図１２は
図１の位相シフトマスクの製造工程中における要部断面
図、図１３〜図１９は図１の位相シフトマスクを用いた
半導体集積回路装置の製造工程中における要部断面図、
図２０は図１３〜図１９で説明した半導体集積回路装置
の製造工程中における露光工程を抜き出して示したフロ
ー図である。

【００２５】図１は、本実施の形態１の位相シフトマス
クＭの全体構成の一例を示す平面図である。なお、図１
においては、図面を見易くするため、遮光帯に斜線のハ
ッチングを付けている。

【００２６】この位相シフトマスクＭは、例えば実寸の
５倍の寸法の半導体集積回路パターンを縮小投影光学系
等を通して半導体ウエハに転写するためのレチクルであ
る。

【００２７】この位相シフトマスクＭを構成するマスク
基板ＭＢは、例えば四角形状の透明な合成石英ガラス等
からなり、その屈折率は、例えば1.４７程度、露光光に
対する光透過率は、例えば９０％以上である。

【００２８】このマスク基板ＭＢの中央には、例えば長
方形状の２つの転写パターン形成領域Ａ1,Ａ2 が配置さ
れている。この２つの転写パターン形成領域Ａ1,Ａ2
は、互いの長辺を平行にして隣接配置されており、その
各々には、例えば実寸の５倍の寸法の転写パターンが形
成されている。

【００２９】なお、転写パターン形成領域Ａ1,Ａ2 を２
つにしているのは、スループット向上のためと、位相シ
フトマスクＭの検査をダイ・トウ・ダイで行えるように
するため等からである。

【００３０】また、マスク基板ＭＢ上において、転写パ
ターン形成領域Ａ1,Ａ2 の外周には、それらの外周を取
り囲むように遮光帯ＮＢがパターン形成されている。こ
の遮光帯ＮＢは、例えばクロム（Ｃｒ）等のような遮光
材料によって形成されている。

【００３１】また、マスク基板ＭＢ上において、転写パ
ターン形成領域の外側には、重ね合わせマークパターン
Ｂ1 〜Ｂ4,Ｃ1 〜Ｃｎ, Ｄ1 〜Ｄｎが形成されている。

【００３２】このうち、重ね合わせマークパターンＢ1
〜Ｂ4 は、半導体ウエハ上に形成された重ね合わせマー
クパターンと、位相シフトマスクＭとの位置合わせに用
いるパターンであり、例えば十字状に形成され、遮光帯
ＮＢの外側においてマスク基板ＭＢの各辺のほぼ中心に
当たる位置に配置されている。

【００３３】また、重ね合わせマークパターンＣ1 〜Ｃ
ｎ, Ｄ1 〜Ｄｎは、本実施の形態のマスク製作工程にお
いて、２回の露光処理を行う際に、１回目で形成したパ
ターンと２回目で形成したパターンとの相対位置精度を
向上させるために用いる位置合わせ用のマークパターン
である。通常Ｃｎ ,Ｄｎの１組または２組のマークで位
置合わせできるが、後述する実施の形態５では、特に１
回目で形成したパターンと２回目で形成したパターンと
の相対位置精度を向上させる必要から設けたものであ
る。

【００３４】次に、この位相シフトマスクＭの転写パタ
ーン形成領域Ａ1,Ａ2 における拡大平面図およびそのx1
y1-x2y1 線、x1y2-x2y2 線の断面図をそれぞれ図２およ
び図３に示す。なお、図２および図３においては、図面
を見易くするため、遮光領域および位相シフトの配置領
域にそれぞれ斜線および網掛けのハッチングを付してい
る。

【００３５】本実施の形態１においては、同一時の露光
処理によって半導体ウエハ上に転写されるパターンが、
例えば複数個の接続孔パターン群であって、その中には
露光波長よりも微細な寸法のパターンを有するような場
合について説明する。

【００３６】遮光パターン１は、マスク基板ＭＢ上に位
相シフト形成用の半透明膜を介して堆積された遮光膜の
一部が開口されて形成されている。この遮光膜は、例え
ばＣｒ等のような露光光に対する光透過率が１％以下の
遮光材料からなり、この遮光膜の配置領域は遮光領域と
なり、遮光膜の開口領域は露光光を透過する光透過領域
となっている。

【００３７】また、各光透過領域は、中央の主光透過領
域３と補助透過領域３ａと、その外周の辺に縁取るよう
に位相シフタが配置された位相シフトパターン２とを有
している。このうち、主光透過領域３と補助透過領域３
ａには、位相シフタが配置されておらず、マスク基板Ｍ
Ｂが剥き出しになっている。補助透過領域３ａは主光透
過領域３の角部近傍に形成され、光の干渉により、光量
が不足するのを補うために設けられている。補助透過領
域３ａの寸法は、主光透過領域３の短辺の１／２程度
と、位相シフタ２が存在しない場合より、大きい寸法に
することができる。前記の補助透過領域３ａの寸法を少
しでも大きくすることは、マスクパターン形成時のパタ
ーン寸法バラツキを低減させ、マスクの外観検査の欠陥
検出において有利となる。

【００３８】位相シフトパターン２は、ここを透過した
露光光の位相を反転させるためのパターンである。すな
わち、１つの光透過領域を透過した露光光において、主
光透過領域３を透過した露光光と、位相シフトパターン
２を透過した露光光とで位相差を生じさせ、透過した光
パターンの外周部において光の干渉を生じさせることに
より、半導体ウエハ上に転写されるパターンの転写精度
を向上させるようになっている。

【００３９】なお、このような露光光の位相差の操作
は、位相シフトパターン２を形成する半透明膜の厚さに
よって調節されている。また、位相シフトパターン２の
明像は実際の半導体ウエハ上には転写されない。

【００４０】ところで、本実施の形態１においては、こ
の位相シフトパターン２が、例えばモリブデンシリサイ
ド（ＭｏＳｉＯＮ）等のような半透明膜からなり、その
露光光の光透過率が、例えば２０％〜４０％程度になる
ように設定されている。本実施の形態１においては、例
えばその光透過率を２０％となるようにした。

【００４１】これは、次のような理由からである。すな
わち、位相シフト領域の光透過率を実効的に下げない技
術を採用すると位相シフトマスク上で必要な位相シフト
パターンの寸法は、位相シフトパターンが形成されてい
ない領域（主光透過領域に対応）の寸法の約１／３以下
にしなければならない。

【００４２】しかし、その寸法はより微細であるため、
位相シフトパターン２の加工が極めて困難であると同時
に、この位相シフトパターンの加工精度によって位相シ
フトマスクの精度が実効的に決まることになり、露光光
の位相を良好に操作することが可能な位相シフトマスク
の製造が非常に困難である。また、その検査や修正も非
常に困難である。したがって、半導体集積回路装置の製
造コストの増加等を招くことにもなる。

【００４３】そこで、位相シフトパターン２における露
光光の透過率を下げることにより、位相シフトマスクＭ
における位相シフトパターン２の加工精度に余裕を持た
せることが可能となっている。

【００４４】このため、位相シフトパターン２の寸法
を、主光透過領域３と比較して約１／２以上に設定する
ことが可能となっている。したがって、露光光の位相を
良好に操作することが可能な位相シフトマスクＭの設計
および製造を容易にすることが可能となっている。ま
た、製造された位相シフトマスクＭのパターン欠陥の有
無を検査するための検査工程や欠陥修正工程も容易にし
かも良好に行うことが可能となっている。

【００４５】上述のように位相シフトパターン２の露光
光に対する光透過率を好ましくは２０％〜４０％とした
のは、上述のように、その光透過率をそれよりも上げる
とそれだけ、位相シフトパターン２の加工寸法精度が厳
しくなることを考慮したものである。

【００４６】上記の位相シフトマスクＭを用いて投影露
光した場合、主透過領域部における半導体ウエハ上での
露光光の振幅分布および強度分布を図４に示す。

【００４７】本実施の形態１の位相シフトマスクＭを用
いた場合、位相シフトマスクＭの各光透過領域を透過し
た露光光において、小さな接続孔パターンにおいても大
きな接続孔パターンにおいてもそのパターンエッジの部
分では位相シフト効果により光波形が急峻となってい
る。

【００４８】また、主透過領域の角部に対応する光透過
領域を透過した露光光も露光に必要な光量を確保でき
る。

【００４９】次に、本実施の形態１の半導体集積回路装
置の製造工程において用いる露光装置の一例を図５およ
び図６によって説明する。

【００５０】露光装置４は、例えば縮小率が１/ ５、コ
ヒーレンシが0.３および投影光学レンズの開口特性が0.
５の縮小投影露光装置である。

【００５１】この露光装置４の光学系は、露光光源４ａ
と、試料ステージ４ｂとを結ぶ露光上に配置されてお
り、ミラー４ｃ1 ，４ｃ2 、シャッタ４ｄ、フライアイ
レンズ４ｅ、コンデンサレンズ４ｆ、縮小投影光学レン
ズ系４ｇおよび位置合わせ光学系４ｈ（４ｈ1 〜４ｈ1
0) を有している。

【００５２】上記した位相シフトマスクＭは、露光装置
４のコンデンサレンズ４ｆと、縮小投影光学レンズ系４
ｇとの間に、アライメント光学系４ｈによって半導体ウ
エハ５との位置合わせが行われた状態で載置されてい
る。なお、半導体ウエハ５は、例えばシリコン（Ｓｉ）
単結晶からなり、その上面には感光性のフォトレジスト
膜６がスピン塗布法等によって塗布されている。

【００５３】露光光源４ａは、例えばｉ線等のような光
Ｌｐを放射する高圧水銀ランプである。露光光源４ａか
ら放射された光Ｌｐは、ミラー４ｃ1 ，４ｃ2 、コンデ
ンサレンズ４ｆ、位相シフトマスクＭおよび縮小投影光
学レンズ４ｇを介して試料ステージ４ｂ上の半導体ウエ
ハ５の主面に照射されるようになっている。

【００５４】すなわち、この位相シフトマスクＭを透過
した光によって形成されるパターンは、縮小投影光学レ
ンズ４ｇを通じて縮小され、半導体ウエハ５上のフォト
レジスト膜６に結像され転写されるようになっている
（図６参照）。

【００５５】なお、露光処理後は、例えばフォトレジス
ト膜において露光光が照射された部分を現像処理によっ
て除去する等してフォトレジストパターンを形成する。

【００５６】この露光方式としては、例えばステップア
ンドスキャン露光方式を採用しても良い。ステップアン
ドスキャン露光方式は、縮小投影露光の一種であるが、
同一の縮小投影レンズを用いて有効となる露光領域を得
ることを目的としている。

【００５７】この場合、位相シフトマスクＭと半導体ウ
エハ５とをそれぞれレーザ干渉により高い精度で位置座
標の測定を行いながら同期させて共に動かしつつ、位相
シフトマスクＭの主面に、例えばエキシマレーザ光等を
照射することにより、位相シフトマスクＭ上の露光領域
を走査する。これに対応して、半導体ウエハ５上のフォ
トレジスト膜面に位相シフトマスクＭ上のパターンが縮
小投影される。

【００５８】すなわち、縮小投影光学レンズ４ｇの直径
に対応して露光するので、実効的に露光チップサイズが
約1.４倍になる。しかし、この方法を採用する場合は、
露光スループットが低下するので、その対策として、縮
小率を×５〜×４にする方式が採用されている。光源と
しては、例えばＫｒＦエキシマレーザ（波長２４８ｎ
ｍ）が採用されている。

【００５９】このステップアンドスキャン露光に対応す
るためには、従来の×５縮小投影方式よりも、さらに微
細なパターン欠陥を摘出する必要があるが、本実施の形
態１においては、その欠陥摘出および判別も容易とな
る。

【００６０】次に、本実施の形態１の半導体集積回路装
置の製造方法を図６のプロセスフローに沿って、図７〜
図１２等を用いて説明する。

【００６１】まず、半導体集積回路のパターンデータを
遮光領域の回路パターンデータと、位相シフト領域の回
路パターンのデータに分けて作成する（工程１０１ａ,
１０１ｂ）。遮光領域の回路パターンデータに対して、
投影露光時の光強度シミュレーション計算や露光実験に
より、光強度が不足する個所に対応させて、補助開口パ
ターンデータを作成し、前記の遮光領域の回路パターン
データと合せて、電子ビーム露光装置などを用いて、遮
光膜／半透明位相シフタ膜／透明基板からなるマスク基
板上にパターン形成する。

【００６２】この際、本実施の形態１においては、位相
シフト領域の露光光に対する光透過率を下げるような条
件付けを設定しておく。本実施の形態１においては、上
記のように位相シフト領域の光透過率を下げることによ
り、位相シフトマスクＭ上においては実効的に大きい寸
法で位相シフトパターンを形成することが可能となる。
すなわち、位相シフトパターンの設計寸法の自由度を向
上させることが可能となっている。

【００６３】集積回路パターンデータの設計方法とし
て、例えば半導体集積回路の配線パターンでは、複数の
矩形の組み合わせを基本とし、これら矩形が所定のパタ
ーン幅、長さおよび所定の間隔で複数配列されている場
合を想定する。そして、これらのパターンと直交する方
向のパターンは、基本的に異なる配線層に形成すること
で対応できる。

【００６４】それらによって、組み合わされる半導体集
積回路の配線パターンは、層単位に分けて一旦位相シフ
トマスク上に形成し、露光装置の投影光学系を通して半
導体ウエハ上に転写する。

【００６５】その際に、上記パターンの幅、間隔の少な
くとも一方を露光波長より小さくすることは、投影露光
を用いると一般的に困難である。この問題を解決する手
段として、位相シフト領域を設けてマスク面を透過する
露光光に位相差を生じさせるようにする。

【００６６】パターン図形の重ね合わせ、すなわち、図
形と図形とのオーバーラップがある場合、重ね除去処理
（転写領域の切り出し）が行われる。重ね除去処理は、
例えばパターンデータによって形成される図形をメモリ
マップ上に展開し、論理和（ＯＲ）処理する。本実施の
形態の主透過領域と補助透過領域とで一部分領域がオー
バラップしてあるが、このオーバラップ領域は、データ
分割により、微少図形を発生させるより、前記電子ビー
ム露光の際に二重露光としても問題が少なく加工可能で
ある。また、近接するパターンが含まれる領域にウィン
ドウを設けて、計算機の処理時間の短縮を図っている。

【００６７】次いで、図形をＸ，Ｙの各方向へ並び替え
るソート処理を行う。このソートは、パターンデータを
近接するパターンの面積比率が大きい方向（例えば、Ｘ
軸方向またはＹ軸方向）に、所定の間隔（例えば、半導
体集積回路パターンの配線ピッチ）でグループ分けして
並び替えるものである。

【００６８】続いて、並び替え処理した１つの図形につ
いて位相シフトパターンデータの形成処理が行われる。
この処理方法としては、パターンをｘ方向またはｙ方向
に順次並び替え、これに対応させて、それぞれのパター
ンを所定の幅だけ拡大する。これにより、位相シフト領
域の回路パターンデータ（位相シフトパターンデータ）
を作成する。

【００６９】次に、図７に示すようなマスク基板ＭＢを
用意する。すなわち、マスク基板ＭＢ上には、例えばＭ
ｏＳｉＯＮ等からなる半透明膜２ａを介して、例えばＣ
ｒ等からなる遮光膜１ａが堆積されている。さらに、そ
の遮光膜１ａ上には電子線描画用のレジスト膜７が堆積
されている。

【００７０】この半透明膜２ａは、位相シフトパターン
を形成するための膜であり、その膜厚は、位相シフトパ
ターンを透過した光と位相シフトパターンの無い主光透
過領域を透過した光との間に位相差が生じるように設定
されている。また、半透明膜２ａは、上記したように露
光光に対する光透過率が、例えば２０％程度に下げられ
ている。

【００７１】続いて、このようなマスク基板ＭＢ上の電
子線描画用のレジスト膜７に、上記した位相シフトパタ
ーンデータを用いて位相シフトパターンを電子線描画方
法等によって転写する。この場合、パターンの位置精度
および寸法精度を、例えば0.1 μｍ以下とすることがで
きる。

【００７２】その後、現像処理を施す。この際、電子線
描画用のレジスト膜７がポジ形かネガ形かによって、そ
の露光部分または未露光部分を現像液により除去し、図
8 に示すように、電子線描画用のレジストパターン７ａ
を形成する。

【００７３】そして、そのレジストパターン７ａをエッ
チングマスクとして遮光膜１ａおよび半透明膜２ａをド
ライエッチング法等によってパターニングする。この
際、レジストパターン７ａによって遮光膜１ａをパター
ニングした後、レジストパターン７ａを除去し、残され
た遮光膜１ａのパターンをエッチングマスクとして、下
層の半透明膜２ａの露出部分をエッチング除去しても良
い。

【００７４】その後、電子線描画用のレジストパターン
７ａを除去した後、マスク基板ＭＢ上にパターン形成さ
れた遮光膜１ａのパターン等の外観を検査する。

【００７５】次いで、図１０に示すように、マスク基板
ＭＢのパターン形成面上に、電子線描画用のレジスト膜
８を塗布した後、さらに、その上面に導電性ポリマ膜９
を塗布する。

【００７６】その後、上記した遮光領域の回路パターン
データに基づいて、マスク基板ＭＢ上の電子線描画用の
レジスト膜８に、上記した遮光領域の回路パターンを電
子線描画方法等によって転写する。

【００７７】この際、回路パターンの他に、マスク基板
ＭＢの転写領域の周辺部に半導体ウエハとの位置合わせ
のための上記した重ね合わせパターンを露光する。この
重ね合わせマークのパターンは、使用する縮小投影露光
装置によって指定されるものである。

【００７８】次いで、マスク基板ＭＢに対して、現像処
理を施す。この際、電子線描画用のレジスト膜８がポジ
形かネガ形かによって、その露光部分または未露光部分
を現像液により除去し、図１１に示すように、電子線描
画用のレジストパターン８ａを形成する。

【００７９】そして、その電子線描画用のレジストパタ
ーン８ａをエッチングマスクとして遮光膜１ａをエッチ
ング法等によってパターニングする。

【００８０】これにより、遮光パターン１および位相シ
フトパターン２を形成した後、電子線描画用のレジスト
パターン８ａを除去することにより、図１２に示すよう
に、位相シフトマスクＭを作成する。

【００８１】続いて、この位相シフトマスクＭにおける
遮光パターン１および位相シフトパターン２の外観を検
査する。この際に発見された遮光膜の残り欠陥等は、例
えばレーザ光を照射して除去することにより修正するこ
とができる。

【００８２】その後、縮小投影露光工程に移行する。こ
の縮小投影露光工程においては、位相シフトマスクＭを
上記した露光装置４（図５参照）に設置するとともに、
半導体集積回路を形成する半導体ウエハを露光装置４の
試料ステージ４ｂ（図５参照）上に真空吸着させた状態
で載置する。

【００８３】なお、この半導体ウエハの主面上には、パ
ターンを転写するためのフォトレジスト膜が塗布されて
いる。また、半導体ウエハには、集積回路素子とその周
辺部に位相シフトマスクＭとの重ね合わせマークが形成
されている。

【００８４】その後、露光装置４を用い、半導体ウエハ
５上の半導体集積回路チップパターン毎に形成された重
ね合わせマークを検出し、位相シフトマスクＭ上の重ね
合わせマークと位置合わせを行う。

【００８５】そして、重ね合せが完了する毎に、所定の
露光波長の紫外線または遠紫外線を位相シフトマスクＭ
および露光装置４の投影光学系を介して半導体ウエハに
照射する。

【００８６】これにより、位相シフトマスクＭのマスク
パターンの投影像を半導体ウエハ上のフォトレジスト膜
に結像させる。この際、位相シフトパターン２Ａの透過
光は明像を形成しない。

【００８７】このような露光処理は、通常、半導体ウエ
ハ上に形成した集積回路チップ単位で行い、半導体ウエ
ハ上でマーク検出と露光とを複数回繰り返すことにより
行われる。

【００８８】この際、例えば半導体ウエハ上にポジ形の
フォトレジスト膜を堆積した場合は、露光光が照射され
た箇所が現像処理により除去され、露光光が照射されな
かった箇所がパターンとして残る。したがって、そのフ
ォトレジスト膜は、位相シフトマスクＭ上の主光透過領
域３（図２参照）に対応する領域に開口部が形成される
ようなパターンとなる。

【００８９】次いで、このフォトレジストパターンをエ
ッチングマスクとして、半導体ウエハに対してエッチン
グ処理を施すことにより、半導体ウエハ上に所定のパタ
ーンを形成する。

【００９０】本実施の形態１の図２等に示したパターン
においては、例えば寸法の異なり、かつ、露光波長より
も短い幅または隣接間隔のある複数の接続孔パターン
を、半導体ウエハ上に堆積された絶縁膜に形成し、その
下層の導体層を露出させる（工程１０８）。

【００９１】次に、本実施の形態１の半導体集積回路装
置の製造方法を、例えばツイン・ウエル方式のＣＭＯＳ
（Complimentary MOS)−ＳＲＡＭ（Static Random Acce
ss Memory)の製造工程に適用した場合を図１３〜図１９
によって説明する。

【００９２】図１３はその製造工程中における半導体ウ
エハ５を構成する半導体基板５ｓの要部断面図である。
半導体基板５ｓは、例えばｎ−形のＳｉ単結晶からな
り、その上部には、例えばｎウエル１０ｎおよびｐウエ
ル１０ｐが形成されている。

【００９３】ｎウエル１０ｎには、例えばｎ形不純物の
リンまたはＡｓが導入されている。また、ｐウエル１０
ｐには、例えばｐ形不純物のホウ素が導入されている。

【００９４】続いて、図１４に示すように、このような
半導体基板５ｓの主面上に、例えばＳｉＯ₂ からなるフ
ィールド絶縁膜１１をＬＯＣＯＳ（Local Oxidization
of Silicon）法等によって形成した後、そのフィールド
絶縁膜１１に囲まれた素子形成領域に、例えばＳｉＯ₂
からなるゲート絶縁膜１２ｉを熱酸化法等によって形成
する。

【００９５】その後、その半導体基板５ｓ上に、例えば
低抵抗ポリシリコンからなるゲート形成膜をＣＶＤ法等
によって堆積した後、その膜をフォトリソグラフィ技術
およびエッチング技術によってパターニングすることに
より、ゲート電極１２ｇを形成する。

【００９６】次いで、ｎチャネル形のＭＯＳ・ＦＥＴ形
成領域に、例えばｎ形不純物のリンまたはＡｓをイオン
注入法等によって導入する。この際、ゲート電極１２ｇ
をマスクとして自己整合的にｎ形不純物を半導体基板５
ｓに導入する。

【００９７】続いて、ｐチャネル形のＭＯＳ・ＦＥＴ形
成領域に、例えばｐ形不純物のホウ素をイオン注入法等
によって導入する。この際、ゲート電極１２ｇをマスク
として自己整合的にｐ形不純物を半導体基板５ｓに導入
する。

【００９８】その後、半導体基板５ｓに対して熱処理を
施すことにより、ｎチャネル形のＭＯＳ・ＦＥＴのソー
ス領域およびドレイン領域を構成するｎ形の半導体領域
１２ｎｄを形成するとともに、ｐチャネル形のＭＯＳ・
ＦＥＴのソース領域およびドレイン領域を構成するｐ形
の半導体領域１２ｐｄを形成する。

【００９９】次いで、図１５に示すように、半導体基板
５ｓ上に、例えばＳｉＯ₂ からなる層間絶縁膜１３ａを
ＣＶＤ法等によって堆積した後、その上面にポリシリコ
ン膜をＣＶＤ法等によって堆積する。

【０１００】続いて、そのポリシリコン膜をフォトリソ
グラフィ技術およびエッチング技術によってパターニン
グした後、そのパターニングされたポリシリコン膜の所
定領域に不純物を導入することにより、ポリシリコン膜
からなる配線１４Ｌおよび抵抗１４Ｒを形成する。

【０１０１】その後、図１６に示すように、半導体基板
５ｓ上に、例えばＳｉＯ₂ からなる層間絶縁膜１３ｂを
ＳＯＧ（Spin On Glass)法等によって堆積した後、その
層間絶縁膜１３ｂに半導体領域１２ｐｄ，１２ｎｄおよ
び配線１４Ｌの一部が露出するような接続孔１５ａをフ
ォトリソグラフィ技術およびエッチング技術によって穿
孔する。

【０１０２】本実施の形態１においては、例えばこのフ
ォトリソグラフィ工程において、前記した位相シフトマ
スクＭを用いる。図１７ではフィールド酸化膜１１上の
接続孔１５ａとソース、ドレインとの接続孔１５ａとが
図示されており、互いに深さが異なっている。

【０１０３】このように接続孔１５ａに高低差（深さの
違い）が有る場合においても、本実施の形態１の位相シ
フトマスクＭを用いることにより、半透明の位相シフト
領域の寸法を変更することにより、接続孔１５ａを精度
良く加工することが可能となっている。

【０１０４】また、上記集積回路の周辺回路における接
続孔（図示していない）の加工寸法を変更する場合にお
いても、半透明の位相シフト領域の寸法を変更すること
により、その接続孔を精度良く加工することが可能とな
っている。

【０１０５】次いで、半導体基板５ｓ上に、例えばアル
ミニウム（Ａｌ）またはＡｌ合金等らなる金属膜をスパ
ッタリング法等によって堆積した後、その金属膜をフォ
トリソグラフィ技術およびエッチング技術によってパタ
ーニングすることにより、図１７に示すように、第１層
配線１６Ｌ1 を形成する。

【０１０６】この配線パターン形成工程においても、本
実施の形態１の位相シフトマスクＭを適用することによ
り、それらの加工精度を向上させることができる。

【０１０７】続いて、図１８に示すように、半導体基板
５ｓ上に、例えばＳｉＯ₂ からなる層間絶縁膜１３ｃを
ＣＶＤ法等によって堆積した後、その一部に第１層配線
１６Ｌ1 の一部が露出するような接続孔１５ｂを穿孔す
る。

【０１０８】その後、半導体基板５ｓ上に、例えばＡｌ
またはＡｌ合金等からなる金属膜をスパッタリング法等
によって堆積した後、その金属膜をフォトリソグラフィ
技術およびエッチング技術によってパターニングするこ
とにより、第２層配線１６Ｌ2 を形成する。

【０１０９】その後、図１９に示すように、半導体基板
５ｓ上に、例えばＳｉＯ₂ からなる表面保護膜１７をＣ
ＶＤ法等によって堆積する。

【０１１０】このようなＳＲＡＭの製造プロセスにおけ
るフォトリソグラフィ工程、すなわち、露光工程を抽出
し、フロー化した露光プロセス・フロー図を図２０に示
す。

【０１１１】同図において、ｎウエル・フォト工程Ｐ１
は、半導体基板上に窒化シリコン等からなる絶縁膜を堆
積した後、その絶縁膜上にｎウエル形成領域以外の領域
が被覆されるようなフォトレジストパターンを形成する
工程である。

【０１１２】フィールド・フォト工程Ｐ２は、半導体基
板上に窒化シリコン等からなる絶縁膜を堆積した後、そ
の絶縁膜上に素子形成領域のみが被覆されるようなフォ
トレジストパターンを形成する工程である。

【０１１３】ｐウエル・フォト工程Ｐ３は、ｐウエルの
チャネルストッパ領域を形成するために、ｎウエル上を
被覆するフォトレジストパターンを形成する工程であ
る。

【０１１４】ゲート・フォト工程Ｐ４は、半導体基板上
にポリシリコン等からなる導体膜を堆積した後、その導
体膜上にゲート電極形成領域が被覆されるようなフォト
レジストパターンを形成する工程である。

【０１１５】ｎチャネル・フォト工程Ｐ５は、ｎチャネ
ル側にゲート電極をマスクとしてｎ形不純物をイオン注
入するために、ｐチャネル側を被覆するようなフォトレ
ジストパターンを形成する工程である。

【０１１６】ｐチャネル・フォト工程Ｐ６は、逆に、Ｐ
チャネル側にゲート電極をマスクとしてｐ形不純物をイ
オン注入するために、ｎチャネル側を被覆するようなフ
ォトレジストパターンを形成する工程である。

【０１１７】多結晶シリコン・フォト工程Ｐ７は、配線
または抵抗となる第２層多結晶シリコン膜をパターニン
グするために、半導体基板上に堆積された多結晶シリコ
ン膜上に配線および抵抗領域を被覆するようなフォトレ
ジストパターンを形成する工程である。

【０１１８】Ｒ・フォト工程Ｐ８は、抵抗上にフォトレ
ジストパターンを形成した状態で、その他の領域に不純
物を導入する際のマスクとなるフォトレジストパターン
をネガ・プロセスによってパターニングする工程であ
る。

【０１１９】コンタクト・フォト工程Ｐ９は、接続孔を
形成するためのフォトレジストパターンをポジ・プロセ
スで形成する工程である。Ａｌ−１・フォト工程Ｐ１０
は、第１層配線をパターニングする工程である。

【０１２０】スルーホール・フォト工程Ｐ１１は、第１
層配線と第２層配線とを接続する接続孔を開口するため
のフォトレジストパターンを形成する工程である。

【０１２１】Ａｌ−２・フォト工程Ｐ１２は、第２層配
線をパターニングするための工程である。ボンディング
パッド・フォト工程Ｐ１３は、表面保護膜にボンディン
グパッドに対応する１００μｍ程度の開口を形成するた
めの工程であり、表面保護膜にボンディングパッド形成
領域以外を被覆するフォトレジストパターンを形成する
工程である。

【０１２２】これらの露光プロセスのうち、ｎウエル・
フォト工程Ｐ１、ｎチャネル・フォト工程Ｐ５、ｐチャ
ネル・フォト工程Ｐ６およびボンディングパッド・フォ
ト工程Ｐ１３は、最小寸法が比較的大きいので、一般
に、位相シフトマスクを用いる必要がないが、その他の
フォト工程では、本実施の形態の位相シフトマスクを露
光に際して用いる。

【０１２３】特に、ゲート・フォト工程Ｐ４では、化学
増幅系のネガ形フォトレジストを用いてゲート電極を形
成し、コンタクト・フォト工程Ｐ９では、化学増幅系の
ポジ形フォトレジストを用いて接続孔を形成する。これ
により、ゲート電極のゲート長および接続孔の開口径
を、光露光方式で用いる露光光の波長以下（例えば0.３
μｍ程度）に微細にすることができる。

【０１２４】このように、本実施の形態１においては、
以下の効果を得ることが可能となる。

【０１２５】(1).半導体ウエハ上に、微細寸法の接続孔
パターンを投影露光処理によって転写する場合に、接続
孔パターンの角部も露光不足を生じることもなく良好に
転写することが可能となる。

【０１２６】(2).上記(1) により、素子集積度の向上や
チップサイズの縮小を推進することが可能となる。

【０１２７】(3).上記(1),(2) により、半導体集積回路
装置の歩留りおよび信頼性を向上させることが可能とな
る。

【０１２８】なお、上記の実施の形態のマスクでは、遮
光領域内に位相シフト領域があって、前記の位相シフト
領域内に１組の主透過領域と補助透過領域とを有してい
るが、前記の位相シフト領域での光透過率を下げること
で、遮光領域内の位相シフト領域内に複数組の主透過領
域と補助透過領域とを有するようにマスクを構成でき
る。

【０１２９】（実施の形態２）図２１は本発明の他の実
施の形態である位相シフトマスクの要部平面図、図２２
（ａ）は図２１のx1y1-x2y1 線の断面図、図２２（ｂ）
は図２１のx1y2-x2y2線の断面図である。なお、図２１
および図２２においては、図面を見易くするため、遮光
パターンおよび位相シフトパターンにそれぞれ斜線およ
び網掛けのハッチングが付けてある。

【０１３０】本実施の形態２においては、半導体ウエハ
上に例えば配線形成のためのＬ字型のパターンを転写し
ようとした場合に生じる不具合を回避する場合に適用し
て有効な位相シフトマスクの構造について説明する。

【０１３１】例えば半導体ウエハ上にＬ字型のパターン
を転写しようとした場合に、Ｌ字型の角部が丸くなって
しまう場合がある。これは、Ｌ字型の光透過領域を透過
した光強度が、その両側の光透過領域を透過した光によ
って強められることに起因する。

【０１３２】そこで、本実施の形態２においては、この
ような不具合を回避すべく、図２１および図２２に示す
ように、Ｌ字型の角部の主光透過領域３に凹部を設けて
いる。

【０１３３】これにより、中央の光透過領域を透過した
光のパターンのエッジにおいて光の位相差操作による効
果が良好に行われるようにすることができるので、透過
光パターンの光振幅波形における裾の部分の広がりを抑
え、その部分の光波形の立ち上がりを急峻にすることが
できる。このため、中央の接続孔パターンが、その両側
の接続孔パターンよりも大きくなってしまうのを防止す
ることが可能となっている。

【０１３４】このように、本実施の形態２においては、
前記実施の形態にて得られた同様の効果を得ることが可
能となる。すなわち、半導体ウエハ上にＬ字型パターン
を転写しようとした場合に、Ｌ字型角部の丸くなってし
まうのを防止することが可能となる。

【０１３５】（実施の形態３）図２３は本発明の他の実
施の形態である位相シフトマスクの要部平面図、図２４
（ａ）は図２３のx1y1-x2y1 線の断面図、図２４（ｂ）
は図２３のｘ１ｙ２−ｘ２ｙ２線の断面図、図２５
（ａ）〜（ｃ）は図２３の位相シフトマスクを用いた場
合の半導体ウエハ上の露光振幅および露光強度の説明
図、図２６〜図２９は図２３の位相シフトマスクの製造
方法を示すマスク基板の要部断面図である。なお、本実
施の形態３の説明で用いる図面においては、図面を見易
くするため、遮光領域および第１の位相シフトパターン
の配置領域にそれぞれ斜線および網掛けのハッチングを
付している。

【０１３６】本実施の形態３においては、同一時の露光
処理によって半導体ウエハ上に転写される微細矩形パタ
ーンが、露光波長より近接して隣接するような場合につ
いて説明する。

【０１３７】遮光パターン１は、マスク基板ＭＢ上に位
相シフト形成用の半透明膜を介して堆積された遮光膜の
一部が開口されて形成されている。この遮光膜は、例え
ばＣｒ等のような露光光に対する光透過率が１％以下の
遮光材料からなり、この遮光膜の配置領域は遮光領域と
なり、遮光膜の開口領域は露光光を透過する光透過領域
となっている。

【０１３８】本実施の形態３においては、図２３は４つ
の主光透過領域３が互いに近接して配置されており、そ
の主光透過領域３の各々の辺部の周囲に縁取るように位
相シフトパターン（第１の位相シフトパターン）２Ａが
配置され、て主光透過領域３の各々の角部に補助透過領
域が形成ているとともに、互いに隣接する主光透過領域
３のいずれか一方にその全体を覆うように位相シフトパ
ターン（第２の位相シフトパターン）２Ｂが配置されて
いる。なお、図２３においては図面を見易くするため位
相シフトパターン２Ｂを枠で示している。

【０１３９】図２３の左上の主光透過領域３には、配線
パターンを実質的にフォトレジスト膜に転写する領域で
あって、位相シフトパターン２Ａ, ２Ｂが配置されてお
らず、マスク基板ＭＢが剥き出しになっている。

【０１４０】位相シフトパターン２Ａは、前記実施の形
態１等と同じくエッジ強調のための位相シフトであり、
ここを透過した露光光の位相を反転させるためのパター
ンである。すなわち、主光透過領域３を透過した露光光
と、位相シフトパターン２Ａの配置領域を透過した露光
光とで位相差を生じさせ、透過した光パターンの外周部
において光の干渉を生じさせることにより、半導体ウエ
ハ上に転写されるパターンの転写精度を向上させるよう
になっている。

【０１４１】なお、このような露光光の位相差の操作
は、位相シフトパターン２Ａを形成する半透明膜の厚さ
によって調節されている。また、位相シフトパターン２
Ａの明像は実際の半導体ウエハ上には転写されない。

【０１４２】そして、本実施の形態３においても、この
位相シフトパターン２Ａが、例えばモリブデンシリサイ
ド（ＭｏＳｉＯＮ）等のような半透明膜からなり、その
露光光の光透過率が、例えば２０％〜４０％程度になる
ように設定されている。本実施の形態３においては、例
えばその光透過率を２０％となるようにした。

【０１４３】一方、これとは別の位相シフトパターン２
Ｂは、例えばＳＯＧ（Spin On Glass)法等によって形成
された二酸化シリコン（ＳｉＯ₂)等からなり、その位相
反転操作は、その膜厚によって調節されている。この位
相シフトパターン２Ｂは、前記位相シフトパターン２Ａ
と異なり、透過率を実効的に１００％近くとして透過光
を低下させないようにしている。

【０１４４】また、この位相シフトパターン２Ｂは、互
いに隣接する主光透過領域３のいずれか一方に配置され
ている。すなわち、図２３の右側の光透過領域の上に位
相シフトパターン２Ｂが配置されている。したがって、
互いに隣接する主光透過領域３を透過した光の位相が反
転されるようになっている。

【０１４５】また、位相シフトパターン２Ｂは、互いに
隣接する主光透過領域３の境界領域において、位相シフ
トパターン２Ｂの端部が位相シフトパターン２Ａの幅の
中心位置まで配置されている。このようにして、エッジ
部分での位相反転を生じさせている。

【０１４６】このような位相シフトマスクＭを用いて投
影露光した場合における半導体ウエハ上での露光光の振
幅分布および強度分布を図２５に示す。

【０１４７】本実施の形態３の位相シフトマスクＭを用
いた場合、同図（ｂ）に示すように、互いに隣接する主
光透過領域を透過した光の位相が良好に反転していると
ともに、その主光透過領域の境界領域においても透過光
の反転操作が良好に行われていることが分かる。

【０１４８】また、同図（ｂ）に示すように、結果とし
て得られる露光強度の波形においても主光透過領域３に
対応する部分では充分な光強度が得られているともに、
その各々の裾の部分が急峻な立ち上がりを形成してお
り、精度の高い良好なパターンが転写されることが分か
る。

【０１４９】次に、本実施の形態３の位相シフトマスク
Ｍの製造方法を図２６〜図２９によって説明する。

【０１５０】図２６は、図７〜図１２に示す工程によっ
て製作したものである。マスク基板ＭＢ上には、例えば
ＭｏＳｉＯＮ等からなる半透明膜２ａを介して、例えば
Ｃｒ等からなる遮光膜１ａパターニングされている。

【０１５１】図２７に示すように、マスク基板ＭＢ上
に、第２の位相シフトパターンを形成すべく、例えばＳ
ｉＯ₂ 等からなる透明膜１８をＳＯＧ法等によって堆積
した後、さらにその上に電子線描画用のレジスト膜１９
および導電性膜２０を順に堆積する。

【０１５２】次いで、図２８に示すように、このような
マスク基板ＭＢ上の電子線描画用のレジスト膜１９に、
第２の位相シフトパターンデータを用いて位相シフトパ
ターンを電子線描画方法等によって転写する。続いて、
現像処理を施す。この際、電子線描画用のレジスト膜７
がポジ形かネガ形かによって、その露光部分または未露
光部分を現像液により除去し、電子線描画用のレジスト
パターン１９ａを形成する。

【０１５３】その後、そのレジストパターン１９ａをエ
ッチングマスクとして透明膜１９をエッチング法等によ
ってパターニングすることにより、第２の位相シフトパ
ターン２Ｂをパターン形成する。

【０１５４】次いで、そのレジストパターン１９ａを除
去することにより、図２９に示すような位相シフトマス
クＭを製造する。

【０１５５】続いて、この位相シフトマスクＭにおける
遮光パターン１および位相シフトパターン２Ａ, ２Ｂの
外観を検査する。この際に発見された遮光膜の残り欠陥
等は、例えばレーザ光を照射して除去することにより修
正することができる。

【０１５６】この位相シフトパターン２Ｂは、互いに隣
接する主光透過領域３を透過した光の間で位相Φを反転
させるためのパターンである。すなわち、大形の光透過
領域Ｐ1 を透過した露光光において、位相シフトパター
ン２Ｂが配置された主光透過領域３を透過した露光光
と、それに隣接する主光透過領域３であって位相シフト
パターン２Ｂが配置されていない主光透過領域３の配置
領域を透過した露光光とで位相差を生じさせ（互いに反
転）ることにより、半導体ウエハ上に転写されるパター
ンの転写精度を向上させるようになっている。なお、こ
の位相差操作は、位相シフトパターン２Ｂの厚さで調節
されている。

【０１５７】また、この位相シフトパターン２Ｂは、前
記実施の形態５と同様に、例えばＳＯＧ（Spin On Glas
s ）法等によって形成されたシリコン酸化膜（ガラス材
料）からなり、光透過率を実効的に１００％近くとして
透過光を低下させないようにしている。

【０１５８】この結果、大形の光透過領域Ｐ1 における
孤立パターンと等価部分および小形の光透過領域Ｐ2 の
いずれを透過した光においても、図２５（ｃ）に示すよ
うに、半導体ウエハ上に得られる露光強度の波形におい
ては、主光透過領域３に対応する部分では充分な光強度
が得られ、かつ、その各々の裾の部分が急峻な立ち上が
りを形成している。したがって、互いに隣接する配線パ
ターンの１つから延在された配線パターン部分および孤
立した配線パターンが、高い寸法精度で、かつ、鮮明に
転写されることが分かる。

【０１５９】なお、位相シフトパターン２Ａ, ２Ｂの明
像は実際の半導体ウエハ上には転写されない。

【０１６０】次に、本実施の形態３の位相シフトマスク
の製造方法および半導体集積回路装置の製造方法を図３
０のプロセスフローにより説明する。

【０１６１】まず、半導体集積回路のパターンデータを
遮光領域の回路パターンデータと、位相シフト領域のパ
ターンのデータとに分けて作成する（工程３０１ａ、工
程３０１ｂ、工程３０１ｃ）。

【０１６２】この際、本実施の形態３においても、第１
位相シフトパターンの露光光に対する光透過率を下げる
ような条件付けを設定しておく。

【０１６３】集積回路パターンデータの設計方法とし
て、例えば半導体集積回路の配線パターンでは、複数の
矩形の組み合わせを基本とし、これら矩形が所定のパタ
ーン幅、長さおよび所定の間隔で複数配列されている場
合を想定する。そして、これらのパターンと直交する方
向のパターンは、基本的に異なる配線層に形成すること
で対応できる。

【０１６４】それらによって、組み合わされる半導体集
積回路の配線パターンは、層単位に分けて一旦位相シフ
トマスク上に形成し、露光装置の投影光学系を通して半
導体ウエハ上に転写する。その際に、上記パターンの
幅、間隔の少なくとも一方を露光波長より小さくするこ
とは、投影露光を用いると一般的に困難なので、この問
題を解決する手段として、マスク面を透過する露光光に
位相差を生じさせる位相シフト領域を設ける。

【０１６５】パターン図形の重ね合わせ、すなわち、図
形と図形とのオーバーラップがある場合、重ね除去処理
（転写領域の切り出し）が行われる。重ね除去処理は、
例えばパターンデータによって形成される図形をメモリ
マップ上に展開し、論理和ＯＲ）処理する。また、近接
するパターンが含まれる領域にウィンドウを設けて、計
算機の処理時間の短縮を図っている。

【０１６６】続いて、図形をＸ，Ｙの各方向へ並び替え
るソート処理を行う。このソートは、パターンデータを
近接するパターンの面積比率が大きい方向（例えば、Ｘ
軸方向またはＹ軸方向）に、所定の間隔（例えば、半導
体集積回路パターンの配線ピッチ）でグループ分けして
並び替える。

【０１６７】続いて、並び替え処理した１つの図形につ
いて位相シフトパターンデータの形成処理が行われる。
この処理方法としては、各図形に対応して、補助透過領
域図形データを作成するものである。すなわち、パター
ンをｘ方向またはｙ方向に順次並び替え、各図形の角部
に対応させて、所定の寸法の図形を付加したパターンデ
ータ作成する。これにより、第１の位相シフトパターン
および第２の位相シフトパターンのデータを作成する。

【０１６８】このような遮光領域の回路パターンデータ
と、位相シフト領域のパターンのデータとに基づいて位
相シフトマスク上のパターンを形成する。その具体的な
方法は、前記実施の形態１と同じである。

【０１６９】すなわち、マスク基板上に位相シフトパタ
ーン形成用の半透明膜を被着した後、その上に遮光膜を
被着する（工程３０２）。続いて、その半透明膜および
遮光膜を上記したパターンデータに基づいてパターニン
グすることにより、半透明膜で構成される第１の位相シ
フトパターンを形成する（工程３０３）。その後、第１
の位相シフトパターンを有するマスク基板上のパターン
（遮光膜および半透明膜）を検査する（工程３０４）。

【０１７０】次いで、遮光領域のパターンデータに基づ
いて、マスク基板上の遮光膜をパターニングすることに
より、上記した光透過領域を形成した後（工程３０
５）、この遮光パターン（遮光膜）および位相シフトパ
ターン（半透明膜）等を検査する（工程３０６）。続い
て、このマスク基板上に遮光パターンおよび第１位相シ
フトパターンを被覆するように透明膜をＳＯＧ法等で被
着した後、その透明膜を第２の位相シフトパターンデー
タを用いてパターニングすることにより第２の位相シフ
トパターンを形成する（工程３０７）。その後、この遮
光パターン（遮光膜）、第１位相シフトパターン（半透
明膜）および第２位相シフトパターン等を検査する（工
程３０８）。

【０１７１】次いで、このようにして位相シフトマスク
を製造した後、露光処理に移行し（工程３０９）、半導
体ウエハ上に集積回路パターンを形成する。なお、この
露光処理および露光装置については、前記実施の形態１
等で説明したので、ここではその説明を省略する。ま
た、このような位相シフトマスクを用いて製造する半導
体集積回路装置の具体例についても前記実施の形態１で
説明したので、ここではその説明を省略する。

【０１７２】このような本実施の形態３においては、前
記実施の形態１で得られた効果の他に以下の効果を得る
ことが可能となる。

【０１７３】(1).互いに隣接する微小矩形の角部の丸み
を少なく半導体ウエハ上に鮮明に転写することが可能と
なる。

【０１７４】(2).微小矩形間隔が露光光の波長より微細
なパターンにを半導体ウエハ上に鮮明に転写することが
可能となる。

【０１７５】（実施の形態４）図３１は本発明の他の実
施の形態である位相シフトマスクの要部拡大平面図、図
３２（ａ）は図３１のx1y1-x2y1 線の断面図、図３２
（ｂ）は図３１のx1y2-x2y2 線の断面図である。

【０１７６】この位相シフトマスクＭの構造は前記実施
の形態３とほぼ同じである。異なるのは、第２の位相シ
フトパターン２Ｂが、マスク基板ＭＢとは別体の位相シ
フト用基板２１に形成されていることである。

【０１７７】この位相シフト用基板２１は、例えば透明
な合成石英ガラス等からなり、その屈折率は、例えば1.
４７程度、露光光に対する光透過率は、例えば９０％以
上である。この位相シフト用基板２１は、位相シフトパ
ターン２Ｂの形成面をマスク基板ＭＢの主面（半透明膜
２ａおよび遮光膜１ａが形成された面）に対向させ、か
つ、その位相シフトパターン２Ｂの位置が前記実施の形
態３と同様の位相差操作が与えられるように平面的に位
置決めされた状態で、マスク基板ＭＢと重ね合わされ接
合されている。

【０１７８】この場合の位相シフトパターン２Ｂは、位
相シフト用基板２１の厚さ方向に掘られた溝で形成され
ており、従来の遮光膜付きの石英基板上にミラー反転し
たパターンデータを用い電子線描画方法などを用いて形
成できる。

【０１７９】位相差の調整は、その溝の深さで行われて
いる。この溝は、ドライエッチング処理、ウエットエッ
チング処理またはドライエッチング処理後にウエットエ
ッチング処理を施すことで形成されている。ここで、ウ
エットエッチング処理を採用することで、溝の表面を滑
らかにすることができるので、溝の表面に微細な凹凸が
形成されていることに起因する光透過率の低下や透過光
の位相の乱れを抑制することが可能となる。

【０１８０】そして、その溝の底面は設計上平坦に形成
されている。これにより、位相シフト用基板２１を透過
した光の位相の乱れを抑制できる。すなわち、位相シフ
トを透明膜で形成した場合、その表面に下地の半透明膜
や遮光膜の段差の影響で凹凸が生じ、透過光の位相に乱
れが生じる場合があるが、本実施の形態４では、位相シ
フトパターン２Ｂを形成する溝の底面が平坦になってい
るので、透過光の位相の乱れを抑制できる。したがっ
て、パターン転写精度を向上でき、パターンを鮮明に転
写することができる。なお、ここで、設計上とは誤差を
含み、完全に平坦な場合と、完全ではないが位相差操作
に支障をきたさない程度の平坦も含むことを意味してい
る。

【０１８１】このような本実施の形態４によれば、以下
の効果を得ることが可能となる。

【０１８２】(1).位相シフトパターン２Ｂを位相シフト
用基板２１に形成した溝で形成し、その溝の底面を平坦
にすることにより、位相シフトパターン２Ｂを透過した
光の位相の乱れを抑制することができるので、パターン
転写精度および解像度を向上させることが可能となる。

【０１８３】(2).半透明膜２ａおよび遮光膜１ａを位相
シフト用基板２１で覆う構造とすることにより、位相シ
フトマスクＭの洗浄処理時または洗浄処理後における半
透明膜２ａおよび遮光膜１ａの剥離を防止することがで
きるので、位相シフトマスクＭの寿命を向上させること
が可能となる。

【０１８４】（実施の形態５）図３３は本発明の他の実
施の形態である位相シフトマスクの要部平面図、図３４
（ａ）は図３３のx1y1-x2y1 線の断面図、図３４（ｂ）
は図３３のx1y2-x2y2線の断面図、図２５は図２３の位
相シフトマスクを用いた半導体集積回路装置の製造工程
を示すフロー図、図２６〜図３０は図２３の位相シフト
マスクの製造工程中における要部断面図である。なお、
図２３および図２４においては、図面を見易くするた
め、遮光パターンおよび位相シフトパターンにそれぞれ
斜線および網掛けのハッチングが付けてある。

【０１８５】本実施の形態５においても、前記実施の形
態１と同様に、同一時の露光処理によって、例えば露光
波長よりも近接した複数個の開口パターンを半導体ウエ
ハ上に転写する場合について説明する。

【０１８６】本実施の形態５においては、図３３および
図３４に示すように、位相シフトパターン２が溝によっ
て形成されている。光の位相差操作は、この溝の深さに
よって調節されている。なお、遮光パターン１はマスク
基板ＭＢ上に直接接触した状態で形成されている。

【０１８７】次に、本実施の形態５の半導体集積回路装
置の製造方法を図３５のプロセスフロー図に沿って、図
３６〜図４１等を用いて説明する。

【０１８８】まず、半導体集積回路のパターンデータを
遮光領域の回路パターンデータと、位相シフト領域の回
路パターンのデータに分けて作成する（工程２０１ａ,
２０１ｂ）。

【０１８９】本実施の形態５においては前記実施の形態
１と同様に、主透過領域に接した位相シフト領域におけ
る露光光の光透過率を下げる条件付けを設定していな
い。

【０１９０】次に、図３６に示すようなマスク基板ＭＢ
を用意する（工程２０２）。すなわち、マスク基板Ｍ上
には、例えばＣｒ等からなる遮光膜１ａが堆積され、さ
らに、その遮光膜１ａ上には電子線描画用のレジスト膜
７が堆積されている。

【０１９１】続いて、図３７に示すように、このような
マスク基板Ｍ上の電子線描画用のレジスト膜７に、上記
した位相シフトパターンデータを用いて位相シフトパタ
ーンを電子線描画方法等によって転写する。その後、現
像処理を施す。

【０１９２】さらに、図３８に示すように、それによっ
て形成された電子線描画用のレジストパターン７ａをエ
ッチングマスクとして、そのマスクから露出する遮光膜
１ａおよびマスク基板ＭＢを順にエッチング法等によっ
てエッチング除去する。これにより、位相シフトパター
ン２用の溝をマスク基板ＭＢに形成する。

【０１９３】このマスク基板ＭＢの位相シフトパターン
２用の溝は、レジストパターン７ａを用いて遮光膜１ａ
のパターンを形成した後、レジストパターン７ａを除去
し、その後に残る遮光膜１ａのパターンをエッチングマ
スクとしてエッチング処理しパターン形成しても良い。

【０１９４】この際、本実施の形態５においては、マス
ク基板ＭＢに位相シフトパターン２用の溝を、例えばド
ライエッチング法等のような異方性のエッチング法によ
って形成する。このエッチングガスとしては、例えばＣ
ＨＦ3 とＯ2(５％）との混合ガスを用い、ガス圧力は例
えば0.０５Ｔorr 、印加電力は例えば７００Ｗ程度であ
る。

【０１９５】その後、レジストパターン７ａを除去した
後、マスク基板ＭＢ上にパターン形成された遮光膜１ａ
のパターン等の外観を検査する（工程２０４）。

【０１９６】次いで、図３９に示すように、マスク基板
ＭＢのパターン形成面上に、電子線描画用のレジスト膜
８を塗布した後、さらに、その上面に導電性ポリマ膜９
を塗布する。

【０１９７】その後、図４０に示すように、上記した遮
光領域の回路パターンデータに基づいて、マスク基板Ｍ
Ｂ上の電子線描画用のレジスト膜８に、遮光領域の回路
パターンを電子線描画方法等によって転写する。次い
で、マスク基板ＭＢに対して、現像処理を施す。

【０１９８】さらに、それによって形成された電子線描
画用のレジストパターン８ａをエッチングマスクとして
遮光膜１ａをエッチング法等によってパターニングす
る。

【０１９９】これにより、遮光パターン１および位相シ
フトパターン２を形成した後、電子線描画用のレジスト
パターン８ａを除去することにより、図４１に示すよう
な位相シフトマスクＭを作成する（工程２０５）。

【０２００】続いて、図４２〜図４５に示すように、主
透過領域以外の光透過領域に関して、ダメージを与えて
露光光の光透過率を下げる。これにより、位相シフトパ
ターン２の配置領域、補助透過領域における露光光の光
透過率を、例えば４０％に下げる。

【０２０１】図４２に示すように、主透過領域の光透過
率を下げる方法として、上記のマスク基板にレジスト、
導電性膜を塗布する。その後、図４３に示すように、電
子線描画して、現像し、主透過領域と遮光領域以外を露
出させる。図４４に示すように、ドライエッチにより、
表面に微小凹凸を形成する。これにより、主透過領域に
接した位相シフト領域、補助透過領域の透過率を４０％
に下げる。この処理によって、マスク上の透過領域に接
した位相シフト領域、補助透過領域の加工精度に関し
て、主透過領域に比べ緩くでき、位相シフトマスクの製
造マージンを上げることが可能となる。

【０２０２】続いて、この位相シフトマスクＭにおける
遮光パターン１および位相シフトパターン２を前記実施
の形態１と同様に検査および修正した後（工程２０
６）、縮小投影露光工程（工程２０７）に移行する。

【０２０３】縮小投影露光工程においては、位相シフト
マスクＭを上記した露光装置４（図５参照）に設置する
とともに、半導体集積回路を形成する半導体ウエハを露
光装置４の試料ステージ４ｂ（図５参照）上に載置す
る。

【０２０４】なお、この半導体ウエハの主面上には、パ
ターンを転写するためのフォトレジスト膜が塗布されて
いる。また、半導体ウエハには、集積回路素子とその周
辺部に位相シフトマスクＭとの重ね合わせマークが形成
されている。

【０２０５】その後、露光装置４を用い、半導体ウエハ
５上の半導体集積回路チップパターン毎に形成された重
ね合わせマークを検出し、位相シフトマスクＭ上の重ね
合わせマークと位置合わせを行う。

【０２０６】そして、重ね合せが完了する毎に、所定の
露光波長の紫外線または遠紫外線を位相シフトマスクＭ
および露光装置４の投影光学系を介して半導体ウエハに
照射する。

【０２０７】これにより、位相シフトマスクＭのマスク
パターンの投影像を半導体ウエハ上のフォトレジスト膜
に結像させる。この際、位相シフトパターン２の透過光
が明像を形成しない。

【０２０８】このような露光処理は、通常、半導体ウエ
ハ上に形成した集積回路チップ単位で行い、半導体ウエ
ハ上でマーク検出と露光とを複数回繰り返すことにより
行われる。

【０２０９】この際、例えば半導体ウエハ上にポジ形の
フォトレジスト膜を堆積した場合は、露光が照射された
箇所が現像処理により除去され、露光光が照射されなか
った箇所がパターンとして残る。したがって、そのフォ
トレジスト膜は、位相シフトマスクＭ上の主光透過領域
３（図２１参照）に対応する領域に開口部が形成される
ようなパターンとなる。

【０２１０】次いで、このフォトレジストパターンをエ
ッチングマスクとして、半導体ウエハに対してエッチン
グ処理を施すことにより、半導体ウエハ上に所定のパタ
ーンを形成する。

【０２１１】本実施の形態５の図３３等に示したパター
ンにおいては、例えば微細矩形が近接したパターンを、
半導体ウエハ上に転写させる（工程２０８）。

【０２１２】このような本実施の形態５においては、前
記実施の形態３および４と同じ効果を得ることが可能と
なる。

【０２１３】位相シフトパターンを溝によって形成した
場合ついて説明したが、これに限定されるものではな
く、例えば前記実施の形態１と同様にして半透明膜で形
成しても良い。

【０２１４】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【０２１５】例えば前記実施の形態１、３、４、５にお
いては、転写されるパターンが矩形パターンの場合につ
いて説明したが、これに限定されるものではなく種々適
用可能であり、例えば配線パターン等のような他のパタ
ーンの転写にも適用できる。

【０２１６】また、前記実施の形態１〜１２において
は、位相シフトマスクのパターンを製造する際に電子線
を用いた場合について説明したが、これに限定されるも
のではなく種々変更可能であり、例えばレーザビームや
集束イオンビームを用いても良い。

【０２１７】また、前記実施の形態１〜１２において
は、本発明をＳＲＡＭの製造方法に適用した場合につい
て説明したが、これに限定されるものではなく種々変更
可能であり、例えばＤＲＡＭ（Dynamic Random Access
Memory）やフラッシュメモリ（ＥＥＰＲＯＭ；Electric
ally Erasable Programmable ROM）等のような他のメモ
リ回路またはマイクロプロセッサ等のような論理回路に
適用することができる。

【０２１８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置の製造工程における露光処理に適用した場
合について説明したが、それに限定されるものではな
く、例えば液晶基板、磁気ヘッドあるいはプリント配線
基板等の製造における露光処理等のような他の露光処理
に適用することも可能である。

【０２１９】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【０２２０】(1).本発明によれば、マスク上の主透過領
域に接した位相シフト領域の光透過率を下げ、主透過領
域の角部に補助透過領域を設けたことにより、縮小投影
露光装置を用いて、ウエハ微小矩形図形の高い精度の転
写がが可能となる。

【０２２１】(2).本発明によれば、主透過領域に接した
位相シフト領域の光透過率を下げ、主透過領域の角部に
補助透過領域を設けかつ、隣接した主透過領域間でも透
過光の位相を反転させることにより、縮小投影露光装置
を用いて、ウエハ微小矩形図形の高い精度の転写がが可
能となる。半導体メモリの電荷蓄積用パターンなどが矩
形の角部の丸みが少なく、かつ露光波長より、矩形間隔
の狭い加工が可能となる。

【０２２２】(3).上記(1) 、(2) により、露光波長より
も微細な複数のパターンを良好に転写することが可能と
なる。したがって、半導体集積回路装置の素子集積度の
向上およびサイズの縮小を推進することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である位相シフトマスク
の全体構成の一例を示す平面図である。

【図２】図１の位相シフトマスクの要部平面図である。

【図３】（ａ）は図２のx1y1-x2y1 線の断面図であり、
（ｂ）は図２のx1y2-x2y2 線の断面図である。

【図４】（ａ）〜（ｃ）は図１の位相シフトマスクを用
いた場合の半導体ウエハ上の露光振幅および露光強度の
説明図である。

【図５】露光装置の説明図である。

【図６】図１の位相シフトマスクを用いた半導体集積回
路装置の製造工程を示すフロー図である。

【図７】図１の位相シフトマスクの製造方法を示すマス
ク基板の要部断面図である。

【図８】図１の位相シフトマスクの製造方法を示すマス
ク基板の要部断面図である。

【図９】図１の位相シフトマスクの製造方法を示すマス
ク基板の要部断面図である。

【図１０】図１の位相シフトマスクの製造方法を示すマ
スク基板の要部断面図である。

【図１１】図１の位相シフトマスクの製造方法を示すマ
スク基板の要部断面図である。

【図１２】図１の位相シフトマスクの製造方法を示すマ
スク基板の要部断面図である。

【図１３】図１の位相シフトマスクを用いた半導体集積
回路装置の製造方法を示す半導体基板の要部断面図であ
る。

【図１４】図１の位相シフトマスクを用いた半導体集積
回路装置の製造方法を示す半導体基板の要部断面図であ
る。

【図１５】図１の位相シフトマスクを用いた半導体集積
回路装置の製造方法を示す半導体基板の要部断面図であ
る。

【図１６】図１の位相シフトマスクを用いた半導体集積
回路装置の製造方法を示す半導体基板の要部断面図であ
る。

【図１７】図１の位相シフトマスクを用いた半導体集積
回路装置の製造方法を示す半導体基板の要部断面図であ
る。

【図１８】図１の位相シフトマスクを用いた半導体集積
回路装置の製造方法を示す半導体基板の要部断面図であ
る。

【図１９】図１の位相シフトマスクを用いた半導体集積
回路装置の製造方法を示す半導体基板の要部断面図であ
る。

【図２０】図１３〜図１９で説明した半導体集積回路装
置の製造工程中における露光工程を抜き出して示したフ
ロー図である。

【図２１】本発明の他の実施の形態である位相シフトマ
スクの要部平面図である。

【図２２】（ａ）は図２１のx1y1-x2y1 線の断面図であ
り、（ｂ）は図２１のx1y2-x2y2線の断面図である。

【図２３】本発明の他の実施の形態である位相シフトマ
スクの要部平面図である。

【図２４】（ａ）は図２３のx1y1-x2y1 線の断面図であ
り、（ｂ）は図２３のx1y2-x2y2線の断面図である。

【図２５】（ａ）〜（ｃ）は図２３の位相シフトマスク
を用いた場合の半導体ウエハ上の露光振幅および露光強
度の説明図である。

【図２６】図２３の位相シフトマスクの製造方法を示す
マスク基板の要部断面図である。

【図２７】図２３の位相シフトマスクの製造方法を示す
マスク基板の要部断面図である。

【図２８】図２３の位相シフトマスクの製造方法を示す
マスク基板の要部断面図である。

【図２９】図２３の位相シフトマスクの製造方法を示す
マスク基板の要部断面図である。

【図３０】図２３の位相シフトマスクを用いた半導体集
積回路装置の製造工程を示すフロー図である。

【図３１】本発明の他の実施の形態である位相シフトマ
スクの要部平面図である。

【図３２】（ａ）は図３１のx1y1-x2y1 線の断面図であ
り、（ｂ）は図３１のx1y2-x2y2線の断面図である。

【図３３】本発明の他の実施の形態である位相シフトマ
スクの要部平面図である。

【図３４】（ａ）は図３３のx1y1-x2y1 線の断面図であ
り、（ｂ）は図３３のx1y2-x2y2線の断面図である。

【図３５】図３１の位相シフトマスクを用いた半導体集
積回路装置の製造工程を示すフロー図である。

【図３６】図３３の位相シフトマスクを用いた半導体集
積回路装置の製造方法を示すマスク基板の要部断面図で
ある。

【図３７】図３３の位相シフトマスクを用いた半導体集
積回路装置の製造方法を示すマスク基板の要部断面図で
ある。

【図３８】図３３の位相シフトマスクを用いた半導体集
積回路装置の製造方法を示すマスク基板の要部断面図で
ある。

【図３９】図３３の位相シフトマスクを用いた半導体集
積回路装置の製造方法を示すマスク基板の要部断面図で
ある。

【図４０】図３３の位相シフトマスクを用いた半導体集
積回路装置の製造方法を示すマスク基板の要部断面図で
ある。

【図４１】図３３の位相シフトマスクを用いた半導体集
積回路装置の製造方法を示すマスク基板の要部断面図で
ある。

【図４２】図３３の位相シフトマスクを用いた半導体集
積回路装置の製造方法を示すマスク基板の要部断面図で
ある。

【図４３】図３３の位相シフトマスクを用いた半導体集
積回路装置の製造方法を示すマスク基板の要部断面図で
ある。

【図４４】図３３の位相シフトマスクを用いた半導体集
積回路装置の製造方法を示すマスク基板の要部断面図で
ある。

【図４５】図３３の位相シフトマスクを用いた半導体集
積回路装置の製造方法を示すマスク基板の要部断面図で
ある。

【符号の説明】

１ 遮光パターン １ａ 遮光膜 ２ 位相シフトパターン ２Ａ 位相シフトパターン（第１の位相シフトパター
ン） ２Ｂ 位相シフトパターン（第２の位相シフトパター
ン） ２ａ 半透明膜 ３ 主光透過領域 ３ａ 補助透過領域 ４ 露光装置 ４ａ 露光光源 ４ｂ 試料ステージ ４ｃ1 ，４ｃ2 ミラー ４ｄ シャッタ ４ｅ フライアイレンズ ４ｆ コンデンサレンズ ４ｇ 縮小投影光学レンズ系 ４ｈ アライメント光学系 ４ｈ1 〜１５ｈ5 集光レンズ ４ｈ6 ，１５ｈ7 ハーフミラー ４ｈ8 位置合わせ光源 ４ｈ9 モニタカメラ ４ｈ10 ミラー ５ 半導体ウエハ ５ｓ 半導体基板 ６ フォトレジスト膜 ７ 電子線描画用のレジスト膜 ７ａ レジストパターン ８ 電子線描画用のレジスト膜 ８ａ レジストパターン ９ 導電性ポリマ膜 １０ｐ ｐウエル １０ｎ ｎウエル １１ フィールド絶縁膜 １２ｇ ゲート電極 １２ｐｄ, １２ｎｄ 半導体領域 １２ｉ ゲート絶縁膜 １３ａ〜１３ｃ 層間絶縁膜 １４Ｌ 配線 １４Ｒ 抵抗 １５ａ, １５ｂ 接続孔 １６Ｌ1 第１層配線 １６Ｌ2 第２層配線 １７ 表面保護膜 １８ 透明膜 １９ 電子線描画用のレジスト膜 １９ａ レジストパターン ２０ 導電性ポリマ膜 ２１ 位相シフト用基板 Ｍ 位相シフトマスク ＭＢ マスク基板 Ａ1,Ａ2 転写パターン形成領域 Ｂ1 〜Ｂ4,Ｃ1 〜Ｃ4,Ｄ1 〜Ｄ4 重ね合わせマークパタ
ーン ＮＢ 遮光帯 Ｐ1 〜Ｐ6 光透過領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/11 Ｈ０１Ｌ 27/10 ３８１ Ｆターム(参考） 2H095 BB02 BB03 5F033 HH04 HH08 HH09 JJ08 JJ09 KK01 KK08 KK09 PP15 QQ01 QQ09 QQ10 QQ37 QQ58 QQ73 QQ76 RR04 RR09 SS11 SS21 SS27 VV06 VV09 XX03 5F046 BA04 BA05 CB17 5F083 BS19 BS21 PR01 PR23

Claims (8)

【特許請求の範囲】
1. 【請求項１】 露光光源から放射された所定波長の露光
   光をフォトマスクおよび投影露光光学系を介して半導体
   ウエハ上のフォトレジスト膜に照射することにより、前
   記フォトレジスト膜に集積回路パターンを転写する工程
   を有する半導体集積回路装置の製造方法であって、 前記フォトマスクには、前記集積回路パターンを前記フ
   ォトレジスト膜に転写するための複数の光透過領域が、
   マスク基板上の遮光膜を開口することで形成され、 前記複数の光透過領域の各々には、透過光の位相を反転
   させ、透過光の透過率が３％以上４０％以下であって、
   前記フォトレジスト膜に明像として転写されない位相シ
   フトパターンが配置される位相シフト領域と、前記位相
   シフトパターンが配置されない領域であって、前記フォ
   トレジスト膜に集積回路パターンを転写するための主光
   透過領域と前記主透過領域の角部近傍において、光の干
   渉によって光量が不足する領域に補助透過領域とが配置
   され、 前記主透過領域と補助透過領域と位相シフト領域とを透
   過した光の干渉により、ウエハ上に集積回路パターンを
   形成することを特徴とする半導体集積回路装置の製造方
   法。
2. 【請求項２】 露光光源から放射された所定波長の露光
   光をフォトマスクおよび投影露光光学系を介して半導体
   ウエハ上のフォトレジスト膜に照射することにより、前
   記フォトレジスト膜に複数の集積回路パターンを転写す
   る工程を有する半導体集積回路装置の製造方法であっ
   て、 前記フォトマスクには、前記複数の集積回路パターンを
   前記フォトレジスト膜に転写するための複数の光透過領
   域が、マスク基板上の遮光膜を開口することで形成さ
   れ、 前記複数の光透過領域の各々には、透過光の位相を反転
   させ、前記透過光の透過率が３％以上４０％以下の前記
   フォトレジスト膜に転写されない位相シフトパターンが
   配置される位相シフト領域と、前記位相シフトパターン
   が配置されない領域であって、前記フォトレジスト膜に
   前記複数の集積回路パターンを転写するための主光透過
   領域がＬ字型よりなり、前記主透過領域のＬ字型の角部
   近傍において、光の干渉によって光量が超過する領域に
   対応して凹部が形成され、 前記位相シフト領域と補助透過領域とを透過した光と主
   透過領域を透過した光の干渉により、ウエハ上に集積回
   路パターンを形成することを特徴とする半導体集積回路
   装置の製造方法。
3. 【請求項３】 請求項２記載の半導体集積回路装置の製
   造方法であって、 前記集積回路パターンは、金属酸化物半導体電界効果ト
   ランジスタの電荷蓄積用パターンまたは金属配線用ホー
   ルパターンであることを特徴とする半導体集積回路装置
   の製造方法。
4. 【請求項４】 露光光源から放射された所定波長の露光
   光をフォトマスクおよび投影露光光学系を介して半導体
   ウエハ上のフォトレジスト膜に照射することにより、前
   記フォトレジスト膜に複数の集積回路パターンを転写す
   る工程を有する半導体集積回路装置の製造方法であっ
   て、 前記フォトマスクには前記複数の集積回路パターンを前
   記フォトレジスト膜に転写するための光透過領域が、マ
   スク基板上の遮光膜の一部を開口することで形成され、
   前記光透過領域には、前記フォトレジスト膜に前記複数
   の集積回路パターンを転写するための領域であって、隣
   接して配置される一対の主光透過領域が配置され、 前記一対の主光透過領域の各々の周囲には、前記主光透
   過領域を透過した光の位相に対して透過光の位相を反転
   させる機能を有し、かつ、露光光の透過率が前記マスク
   基板の透過率よりも下がるように設定された第１の位相
   シフトパターンが配置され、前記位相シフトパターンが
   配置されない領域であって、前記フォトレジスト膜に前
   記複数の集積回路パターンを転写するための前記主光透
   過領域と前記主光透過領域の角部近傍において、光の干
   渉によって光量が不足する領域に補助透過領域とが配置
   され、 前記一対の主光透過領域の一方の主光透過領域には、他
   方の主光透過領域を透過した光の位相に対して透過光の
   位相を反転させる機能を有し、かつ、露光光の透過光が
   実効的に低下しないような第２の位相シフトパターン
   が、その端部を前記一対の主光透過領域間における前記
   第１の位相シフトパターン上に一部分重ね合わせた状態
   で配置されていることを特徴とする半導体集積回路装置
   の製造方法。
5. 【請求項５】 請求項４記載の半導体集積回路装置の製
   造方法であって、 前記第２の位相シフトパターンは、所定の膜厚のＳＯＧ
   等の透明膜に開口部を形成するか、または所定の深さに
   堀込み加工した石英基板を重ね合せて形成することを特
   徴とする半導体集積回路装置の製造方法。
6. 【請求項６】 請求項５記載の半導体集積回路装置の製
   造方法であって、 前記集積回路パターンは、金属酸化物半導体電界効果ト
   ランジスタの電荷蓄積用パターンまたは金属配線用ホー
   ルパターンであることを特徴とする半導体集積回路装置
   の製造方法。
7. 【請求項７】 露光光源から放射された所定波長の露光
   光をフォトマスクおよび投影露光系を介して、半導体ウ
   エハ上のフォトレジスト膜に照射することにより、前記
   フォトレジスト膜に複数の集積回路パターンを転写する
   工程を有する半導体集積回路装置の製造方法であって、 前記フォトマスクには、遮光領域と、第１光透過領域
   と、前記第１光透過領域に近接した第２光透過領域と、
   前記第１、第２光透過領域に近接し、かつ、透過光の位
   相を反転させる第３光透過領域とを有し、 前記第２光透過領域は、その光透過率が前記フォトレジ
   ト膜にその独立したパターンを転写させないように微細
   寸法とし、 前記第３光透過領域は、その光透過率が前記フォトレジ
   ト膜にその独立したパターンを転写させないように前記
   フォトマスクのマスク基板の光透過率よりも低くされ、
   （ａ）前記フォトマスクと、前記フォトレジスト膜が被
   着された前記半導体ウエハとを投影露光装置に配置する
   工程と、（ｂ）前記所定波長の露光光を、前記フォトマ
   スクに照射し、それを透過した露光光において、前記第
   １光透過領域および第２光透過領域を透過した光の位相
   と、それぞれ前記第３光透過領域を透過した光の位相と
   を互いに反転させる工程と、（ｃ）前記フォトマスクを
   透過した露光光を投影露光装置により集光し、前記第１
   光透過領域および第２光透過領域の転写像を前記半導体
   ウエハの前記フォトレジスト膜に転写する工程とを有す
   ることを特徴とする半導体集積回路装置の製造方法。
8. 【請求項８】 露光光源から放射された所定波長の露光
   光をフォトマスクおよび投影露光系を介して、半導体ウ
   エハ上のフォトレジスト膜に照射することにより、前記
   フォトレジスト膜に複数の集積回路パターンを転写する
   工程を有する半導体集積回路装置の製造方法であって、 前記フォトマスクのマスク基板の集積回路パターンは、
   第１主光透過領域と第２主光透過領域と、それぞれの主
   透過領域の角部近傍において、光の干渉によって光量が
   不足する領域に第３補助光透過領域と、第４補助光透過
   領域と、それぞれの主透過領域の辺部に接するか、また
   は近接した領域に第５光透過領域、第６光透過領域から
   成り、 前記第１主光透過領域と前記第５光透過領域の領域を透
   過した露光光の位相が互いに反転し、 前記第２主光透過領域と前記第６光透過領域の領域を透
   過した露光光の位相が互いに反転し、 前記第１主光透過領域および前記第２主光透過領域を透
   過した露光光の位相が互いに反転し、 前記第５光透過領域と前記第６光透過領域とが境界を接
   するか、または光透過率が１％以下の遮光領域を介して
   近接し、それぞれの光透過領域を透過した露光光の位相
   が互いに反転してあり、 前記フォトマスクに所定の波長の露光光を照射し、前記
   半導体ウエハ上の前記フォトレジスト膜上に前記複数の
   集積回路パターンを転写する工程を有することを特徴と
   する半導体集積回路装置の製造方法。