JP3696982B2 - 半導体集積回路露光用のフォトマスク - Google Patents

半導体集積回路露光用のフォトマスク Download PDF

Info

Publication number
JP3696982B2
JP3696982B2 JP17503696A JP17503696A JP3696982B2 JP 3696982 B2 JP3696982 B2 JP 3696982B2 JP 17503696 A JP17503696 A JP 17503696A JP 17503696 A JP17503696 A JP 17503696A JP 3696982 B2 JP3696982 B2 JP 3696982B2
Authority
JP
Japan
Prior art keywords
pattern
light
exposure
mask
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17503696A
Other languages
English (en)
Other versions
JPH1022286A (ja
Inventor
好彦 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP17503696A priority Critical patent/JP3696982B2/ja
Publication of JPH1022286A publication Critical patent/JPH1022286A/ja
Application granted granted Critical
Publication of JP3696982B2 publication Critical patent/JP3696982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、露光原板面で露光光に位相差を与える位相シフト露光と金属膜を堆積した配線形成とを組合わせた半導体集積回路装置の製造方法に適用して有効なフォトマスク技術に関するものである。
【0002】
【従来の技術】
半導体装置の高密度実装に伴って回路の微細化が高度に進み、回路素子や配線の設計ルールもサブミクロン域に入ってきている。このため、露光に用いる光の波長も露光装置の性能限界であるi線、エキシマレーザに及んできている。
【0003】
しかし、このような波長域の光を用い、フォトマスク(以下、単にマスクという)上の集積回路パターンを半導体ウェハに転写するフォトリソグラフィ工程では、パターン転写精度の低下が深刻な問題となっている。
【0004】
このような問題を解決する手段として、マスクを透過する光の位相を操作することにより、投影像のコントラスト低下を防止する位相シフト技術が注目されている。
【0005】
この方式は、例えば、遮光領域Nを挟む一対の光透過領域の一方に、一対の光透過領域を透過した直後の2つの光の位相が互いに反転するように膜厚を調整した位相シフタ(例えば透明なガラス膜等)を設けた構造のマスクを用いる方法である。
【0006】
これによって、半導体ウェハ上では2つの光がそれらの境界部で互いに干渉し合って弱め合うので、パターンの投影像のコントラストが大幅に向上し、パターン相互を良好に分離した状態での露光が可能となる。
【0007】
また、例えば特開平4−127150号公報には、位相シフトマスクとフォトレジストプロセスとの制約が記載されており、半導体集積回路装置の製造工程毎に、ネガ型のフォトレジスト(以下、ネガ型フォトレジストという)と、ポジ型のフォトレジスト(以下、ポジ型フォトレジストという)とを使い分ける方式が提案されている。
【0008】
すなわち、これまで半導体集積回路装置の製造工程では、フォトレジスト(以下、単にレジストという)として解像度が高く、異物の影響が少ない等の特徴を有するポジ型フォトレジストが使われているが、位相シフト技術を用いてポジ型フォトレジストに配線パターン等のような孤立線状パターンを転写する場合、光の位相差に起因して、本来、パターンが形成されてはならない領域に不必要なパターンが形成されてしまう問題が生じるので、この場合は、ネガ型フォトレジストを用いている。
【0009】
一方、このような光の位相差に起因して不必要なパターンが形成される問題は、ネガ型フォトレジストに接続孔等のような孤立開口パターンを転写する場合にも生じるので、この場合には、ポジ型フォトレジストを用いている。
【0010】
また、特開平6−163355号公報には、マスク上の開口部に交互に透過光の位相を反転する位相シフトマスクを用い、半導体ウェハ上に塗布したポジ型フォトレジストを露光し、塩基性物質の蒸気中で加熱処理し、次いでレジストに全面露光して現像処理することで、ポジネガ反転させる方法が示されている。
【0011】
【発明が解決しようとする課題】
ところが、特開平4−127150号公報に記載された位相シフト技術においては、半導体集積回路の製造工程に対応して、ネガ型フォトレジストと、ポジ型フォトレジストとを使い分けなければならないというレジスト材料の制約の問題がある。
【0012】
特開平6−163355号公報に記載された位相シフト技術とレジスト処理においても、レジスト材料と処理方法が複雑になる問題がある。
【0013】
本発明の目的は、工程を必要以上に複雑化することなく、位相シフト露光技術の採用による微細な金属配線パターンの形成を可能にする半導体集積回路装置の配線形成用のフォトマスクを提供することにある。
【0014】
本発明の他の目的は、半導体集積回路の配線パターン形成に、位相シフト技術を用いたフォトリソグラフィ工程において、ポジ型またはネガ型のフォトレジストに対するパターン転写により微細な金属配線形成に適用できる技術を提供することにある。
【0015】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0016】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0017】
すなわち、本発明の半導体集積回路装置の配線形成用のフォトマスクは、配線を形成するための半導体集積回路露光用のフォトマスクであって、ガラス基板と、前記ガラス基板の中央領域に形成され、位相シフト領域を有する配線パターンと、前記配線パターンを取り囲んで配置された遮光帯と、前記遮光帯の外部の前記ガラス基板に設けられ、半導体基板上に形成された重ね合わせ用のマークと重ね合わせするための第1のパターンと、露光の結果前記半導体基板上に新たにマークパターンを形成するために、前記遮光帯の内部に設けられた第2のパターンとを有し、前記第2のパターンは、重ね合わせした状態を測定するための第3のパターンと、前記配線パターンの形成後の工程にて、さらに別の配線層を形成するための重ね合わせマークとして機能する第4のパターンとを含み、前記第3のパターンおよび前記第4のパターンの全てが、前記遮光帯の内側に配置されている、ものである。
また、本発明の配線形成用のフォトマスクを用いた半導体集積回路の製造技術では、露光原板の光透過領域の所定位置に設けられた位相シフタによって透過光に位相差を生じさせ、半導体ウェハ上に露光波長よりも短い間隔となる複数のパターンを転写する。その際、前記半導体ウェハ上にポジ型フォトレジストを塗布することで、半導体ウェハ上には、現像処理により、照射部が溝となるレジストパターンが形成される。このレジストパターンをエッチングマスクとして、レジスト層の下層の絶縁膜をエッチングする。配線パターンに対応した溝パターンが形成された絶縁膜上に、当該溝を埋め込み、平坦になるように金属膜を堆積した後、平坦になるように化学的機械的研磨(CMP:Chemical Mechanical Polishing )処理あるいはエッチバック処理を施すことにより、前記溝部以外の金属配線膜を除去するものである。
【0018】
また、露光工程では、露光原板を半導体ウェハの特定位置に位置決めするために、半導体ウェハ上のマークパターンを形成するが、上述の本発明の半導体集積回路装置の製造技術では、当該マークパターンの寸法を、半導体ウェハ上に形成される金属配線パターン等の通常の回路パターンと同等に設定し、化学的機械的研磨処理あるいはエッチバック処理等における研磨量やエッチング量を、マークパターンと通常の回路パターンとにおいて均一化し、たとえばパターン寸法格差による金属膜剥れの発生を無くし、マークパターン部に於いても、金属膜パターン形成を確実に行う。
【0019】
上記した本発明の半導体集積回路の配線形成方法によれば、露光原板の光透過領域の所定位置に設けられた位相シフタによって透過光に位相差を生じさせることで、半導体ウェハ上に露光波長よりも短い間隔となる複数のパターンを転写が可能となるとともに、ポジ型フォトレジストを用いることで、光照射部が溝となるレジストパターンが形成できる。すなわち、配線パターンに対応した露光原板上のパターンは、遮光領域内の透過領域として定義することができる。
【0020】
さらに、このようにして定義されたパターンが転写されたポジ型フォトレジストをエッチングマスクとして用い、前記絶縁膜をエッチングして溝を形成し、その溝部を埋めるように金属配線膜を堆積した後、溝以外の絶縁膜の表面が露出するように平坦にエッチバックあるいは化学的機械的研磨処理を施すことにより、前記溝部以外の金属配線膜を除去することで、投影露光方式で用いる露光光の波長以下である最小寸法の金属配線パターンの形成が可能となる。
【0021】
これによって、位相シフト手段を有する露光原板を用いて、ポジ型フォトレジスト上に配線パターンを形成する際、光の位相差に起因して生じる不必要なパターンが発生する問題を回避することが可能となる。
【0022】
また、パターン形成に必要なマークパターンのパターン寸法を配線パターンの寸法と略同等にすることで、絶縁膜上の余分な金属膜を除去する平坦化エッチによっても、マークパターン部の金属膜の剥れが生じない高精度なパターンが形成できる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【0024】
(実施の形態1)
図1は、本発明による第1の実施の形態である半導体集積回路の製造方法の一例を示すフローチャート、図2は本第1の実施の形態の半導体集積回路の製造方法に用いられるマスクの構成の一例を示す断面図、図3は図2のマスクを用いた場合の半導体ウェハ上での光強度を示す説明図、図4は本第1の実施の形態の半導体集積回路の製造方法におけるマスクの全体構成の一例を示す平面図、図5は、本第1の実施の形態の半導体集積回路の製造方法に用いられる縮小投影露光装置の構成の一例を示す概念図である。
【0025】
本実施の形態の半導体集積回路装置の製造方法においては、集積回路素子と重ね合わせマークとを形成した半導体ウェハ上に絶縁膜を堆積し、前記絶縁膜上にポジ型フォトレジストを塗布し、半導体ウェハ上のパターンとマスクパターンとを位置合わせした後、紫外線を照射して得られたレジストパターンをエッチングマスクに用いて、絶縁膜に溝を形成し、金属膜を堆積し、平坦になるようにその表面をエッチングして、溝部のみに金属膜を残すことで、金属配線パターンを形成するものである。
【0026】
図1はマスク上の配線パターン等をポジ型フォトレジストに転写し、配線を形成するプロセスフローの説明図である。
【0027】
半導体ウェハ1上には、集積回路素子2と、その周辺部に配置され、後述のマスクとの位置合わせに用いられる重ね合わせ位置検出用のマークパターン3および重ね合わせ精度測定用のマークパターン4が形成されている。この半導体ウェハ1上に絶縁膜1aが形成され、その上にポジ型フォトレジスト5が積層されている。
【0028】
縮小投影露光装置の所定の場所に、後述のマスクと半導体ウェハ1とを配置する。この装置を用い、半導体ウェハ1上の半導体集積回路チップパターン毎に形成された重ね合わせ用のマークパターン3(4)をマーク検出光6にて検出し、マスク上の重ね合わせマークと位置合わせを行う。
【0029】
重ね合わせが完了する毎に、所定の波長の紫外線または遠紫外線からなる露光光7にて半導体ウェハ1上のポジ型フォトレジスト5を露光する。この露光処理は、通常、半導体ウェハ1上に形成した集積回路チップ単位で行い、半導体ウェハ1上で重ね合わせマーク検出と露光を複数回繰り返す。
【0030】
この露光操作により絶縁膜1a上には、ポジ型フォトレジスト5からなるレジストパターンが形成される。ポジ型フォトレジスト5の場合は、感光領域が分解反応を起こすので、露光光7が当たった箇所が除去され、露光光7の当たらなかった箇所がレジストパターン5aとして残る。したがって、マスク上の透過領域がポジ型フォトレジスト5の膜に溝として転写されることになる。
【0031】
このレジストパターン5aをエッチングマスクとして用い、まず、前記絶縁膜1aをエッチングし、金属配線パターンを埋込むための溝パターン1bを形成する。
【0032】
その後、前記絶縁膜1a上の溝パターン1bを埋めるように金属膜8を堆積し、さらに平坦かつ下地の絶縁膜1aの表面が露出するように化学的機械的研磨またエッチバック処理を施すことにより、前記溝パターン1b以外の金属膜8を除去することで、溝パターン1bの内部に選択的に金属配線パターン8aを形成する。
【0033】
その際に、通常、金属配線パターン8aの幅寸法に比べ、重ね合わせ用のマークパターン3,4のパターン寸法は一桁以上大きく、これをそのまま転写して平坦化エッチを行うと、重ね合わせマーク部で金属剥れや、平坦精度が劣化する。
なお、半導体ウェハ表面でのマーク形成部の高さと配線パターン部の高さと異なる場合に於いても同様な問題が生じる。
【0034】
図2は、回路パターン用のレジストパターン5aの形成に用いる位相シフトマスクMの要部の一例を示す断面図である。この位相シフトマスクMは、金属配線パターン8aの内部領域に対応した領域が光透過領域Tとなるマスクパターンを形成してあり、かつ、そのマスクパターンの遮光領域Sを挟み、近接する2つの光透過領域Tの光透過光L1,L2の位相が互いに反転するように位相シフト手段として溝型位相シフタFを備えている。図2においてP1 ,P2 は金属配線パターン8a(溝パターン1b)として転写される。
【0035】
図3は、図2に例示した位相シフトマスクMを用いて投影露光した時の半導体ウェハ上での光強度分布を示したものである。
【0036】
なお、位相シフトマスクMの遮光領域Sは、マスク基板11上にクロム膜12が被着されて形成されている。また、位相シフトマスクMの所定の光透過領域T上には、光の位相シフトする位相シフタとして、溝型位相シフタFが形成されている。
【0037】
図4は、位相シフトマスクMの全体構成の一例を示す平面図である。上記の位相シフト手段を備えた集積回路パターンを形成した領域の外側に、重ね合わせ用マークパターンが形成されている。このマークパターンは、通常、集積回路チップの周囲の遮光帯NBの外側に設けられ、半導体ウェハ1上の重ね合わせ用のマークパターン3と重ね合わせするマークパターンB1〜B4と、前記遮光帯BNの内側に露光の結果新たに形成するマークパターンとからなる。新たに形成するマークパターンは、重ね合わせした状態を測定するためのマークパターンC1〜C4と、上記の金属配線パターン8aの形成後に後の工程にて、さらに別の配線層を形成するための重ね合わせマークとして機能するマークパターンD1〜D4とからなる。
【0038】
これによって、半導体ウェハ1上の既存の集積回路素子2とその上に形成する金属配線パターン8aとの重ね合わせの測定評価が可能となる。この測定によって、形成した集積回路装置そのものの評価ができるだけでなく、露光装置の高精度の重ね合わせ精度管理評価も可能となる。
【0039】
また、形成した金属配線パターン8a上にさらに配線層を高精度に重ね合わせすることが可能となる。
【0040】
ここで、前記半導体ウェハ上に新たに形成される重ね合わせ用のマークパターンC1〜C4,D1〜D4に対応した位相シフトマスクM上のパターンに、遮光領域を挟み、近接する2つの光透過領域のマスクパターンの透過光の位相が互いに反転する位相シフト手段を持たせることで、集積回路部の金属配線パターン8aと同等の寸法幅のパターンが形成できる。
【0041】
前記半導体ウェハ1上に新たに形成される重ね合わせマークパターン部に関して、マークパターン部における単位面積当たりの金属膜8の残存面積の値を、同時に形成される金属配線パターン8a等の回路パターン部における単位面積当たりの金属膜8の残存面積の値と同等かまたは小さくすることで、化学的機械的研磨処理だけでなく、単なる化学的なエッチバック処理でもマーク部での金属膜剥れを防止することができる。
【0042】
この条件は、前記半導体ウェハ1上に新たに形成される重ね合わせマークパターン部(マークパターンC1〜C4,D1〜D4)の断面寸法が、同時に形成される回路パターン部(金属配線パターン8a等)の断面寸法と比較して5倍以下としても同等の効果を得ることができる。
【0043】
上記の方式によって、半導体集積回路装置を製造する際に、配線パターン幅またはパターン間隔の少なくとも一方の最小寸法は、前記光投影露光方式で用いる露光光7の波長以下の埋込み型の金属配線パターン8aを持つ半導体集積回路装置を製造することができる。
【0044】
図5は、本実施の形態において用いられる縮小投影露光装置の構成の一例を示す概念図である。前述のように、この縮小投影露光装置にて処理される半導体ウェハ1上には、絶縁膜1aが堆積され、絶縁膜1a上には、ポジ型フォトレジスト5が堆積されている。位相シフトマスクM,M1や遮光マスクM2等のマスクの光透過領域を透過した光は、縮小投影レンズを通じて縮小され半導体ウェハ1上のポジ型フォトレジスト5に転写されるようになっている。前記マスクに紫外線等の露光光7を照射し、マスク上に形成した回路パターンを前記半導体ウェハ1上に塗布したポジ型フォトレジスト5に結像する。これによって、露光光7の被照射部を現像除去し、金属配線パターン8aが形成されるべき領域に溝パターンが形成されたレジストパターン5aを形成する。
【0045】
図5の縮小投影露光装置15のコヒーレンシは、例えば0.3であり、投影レンズの開口特性NAは、例えば0.5、縮小投影露光の縮小率mは、例えば1/5である。
【0046】
縮小投影露光装置15の光学系は、露光光源15aと、試料ステージ15bとを結ぶ光路上に配置されており、ミラー15c1〜15c2、シャッタ15d、フライアイレンズ15e、コンデンサレンズ15fおよび縮小投影レンズ15gを有している。
【0047】
上記位相シフトマスクMは、縮小投影露光装置15のコンデンサレンズ15fと縮小投影レンズ15gとの間に、その位相シフトマスクMの位置と半導体ウェハ1の位置とがアライメント光学系15hのマーク検出光6によって位置合わせされた状態で載置されている。
【0048】
露光光源15aは、例えばi線等のような光Lp(露光光7)を放射する高圧水銀ランプである。露光光源15aから放射された光Lpは、ミラー15c1,15c2、コンデンサレンズ15f、位相シフトマスクMおよび縮小投影レンズ15gを介して試料ステージ15b上の半導体ウェハ1の主面に照射されるようになっている。半導体ウェハ1は、例えばシリコン(Si)単結晶からなり、その主面上には、感光性のポジ型またはネガ型のフォトレジスト膜がスピン塗布法等によって塗布されている。
【0049】
この縮小投影露光装置15における露光方式としては、例えばステップ&スキャン露光方式を採用しても良い。ステップ&スキャン露光方式は、縮小投影露光の一種であるが、同一の縮小投影レンズを用いてより大きな有効露光領域を得ることを目的としている。
【0050】
すなわち、図5において、位相シフトマスクMと半導体ウェハ1とをそれぞれレーザ干渉により高い精度で位置座標の測定を行いながら同期させて共に動かしつつ、位相シフトマスクM面に、位相シフトマスクMの移動方向に直交する方向に細長いスリットを介して例えばエキシマレーザ光等を照射することにより、位相シフトマスクM上の露光領域を走査する。これに対応して、半導体ウェハ1上のフォトレジスト膜面に位相シフトマスクM上のパターンが縮小投影される。
【0051】
すなわち、ステップ&スキャン露光方式では、スリットの長さは、縮小投影レンズ15gの口径程度に設定でき、このスリットを通過する露光光7にて帯状に走査して露光するので、縮小投影レンズ15gの口径に内接する矩形領域を露光領域として用いる通常のステップ&リピート方式に比較して、実効的に露光チップサイズが21/2 倍になる。ただし、この方法を採用する場合は、露光工程のスループットが低下するので、その対策として、縮小率を×5〜×4にする方式が採用されている。光源としては、例えばKrFエキシマレーザ(波長248nm)が採用されている。
【0052】
なお、上記の金属配線パターン8a(金属膜8)に用いる金属は、たとえばタングステン(W),アルミニウム(Al),銅(Cu)等である。金属膜8の形成方法としては、スパッタまたはCVDを用いることができる。
【0053】
本実施の形態の場合には、平坦化のため、450〜500℃の高温加熱によるAlの流動を利用したリフロースパッタを用いた。また、Al膜の化学的機械的研磨処理には、研磨剤として、過酸化水素水とアミンを用いることができる。
【0054】
なお、単に、下地の絶縁膜1aの溝パターン1bに金属配線パターン8aを形成するだけでなく、当該絶縁膜1aを多段階にエッチングして、当該絶縁膜1aを貫通するスルーホールやコンタクトホールと、その上を引き回される金属配線パターン8aとを同時に形成しても良い。
【0055】
すなわち、半導体ウェハ1上に絶縁膜1aと金属膜8とを積層し、金属配線した半導体集積回路装置を製造する際に、位相シフト露光法によって、ポジ型フォトレジスト5上に露光し、絶縁膜1a上に、配線パターン幅または、配線パターン間隔の少なくとも一方の最小寸法が露光波長以下となる所定の深さの溝パターン1bを形成する工程と、位相シフト露光法によって、前記絶縁膜1a上に塗布したポジ型フォトレジスト5上に露光し、前記溝パターン1bに形成される配線パターンとを接続するスルーホールとなる露光波長以下の微細な溝パターンを形成する工程と、前記絶縁膜1a上の溝パターン1bを埋めるように金属膜8を堆積した後、平坦になるように化学的機械的研磨処理することにより、前記溝パターン1b以外の金属膜8を除去する工程とを実行することで、半導体集積回路装置の製造工程を短縮することが可能となる。
【0056】
上記の加工プロセスでは、配線パターンとなる領域が光透過領域となり、遮光領域を挟んで、隣合う光透過領域を透過する光の位相を互いに反転する位相シフトマスクを製作する上で、遮光パターン形成とシフタパターン形成を続けて行うので、マスクのパターン外観欠陥を無くすること、工程が長くなることが実用上課題となる。
【0057】
この実用上の課題を低減する方式として、マスクの遮光膜の光透過率を2〜15%として、この遮光膜の透過光の位相と遮光膜を除去した光透過領域を透過した光の位相が互いに反転する半透明型位相シフトマスクが適用できる。位相を反転するのに、前記の半透明パターンをマスクとして、透明ガラス基板を所定の深さに掘込むようにしても良い。
【0058】
なお、配線パターンとなる領域に対応して、半透明膜をエッチングして、開口パターンを形成する。これによって、半透明型位相シフトマスクを製作する。
【0059】
その後、上記のプロセスと同様に、絶縁膜上のポジ型フォトレジストを塗布した半導体ウェハ上に縮小投影露光し、レジストパターンを形成する。レジストパターンをマスクとして、絶縁膜に溝を形成する。そして、金属膜を堆積し、溝を埋め、エッチングして溝部の金属を残す。
【0060】
この半透明型の位相シフトマスクを用いると、微小な溝が、孤立しているホールの形成と金属の埋込みが可能となる。ホールの寸法が縮小投影露光に用いる光の波長より小さい寸法で、ホール間隔は逆に波長より大きい場合に有効である。
【0061】
ところで、上記の加工プロセスにおいて、ネガ型フォトレジストを用いると、透過領域に位相シフタ段差が生じ、その位相シフタ段差個所のレジストが残ることになる。
【0062】
従来、位相シフト技術を用いて配線パターン等のような孤立パターンのレジストを残すプロセスでは、光の位相差に起因して本来パターンが形成されない領域に不必要なパターンが形成されてしまうので、ネガ型フォトレジストが用いられている。
【0063】
一方、溝パターンを形成したポジ型フォトレジスト上にスパッタリング法等により金属膜を堆積させた後、そのポジ型フォトレジストを除去することにより溝パターン以外の金属膜を除去する、いわゆるリフトオフ法を用いて配線パターンを形成することもできるが微細パターンに対応させることが困難である。この問題が本実施の形態の製造技術により解決する。
【0064】
図2に例示される位相シフトマスクMのマスクパターンを形成する処理の概略について説明すると、まず、フォトレジストパターンを、例えばシリコン(Si)単結晶からなる半導体ウェハ上に形成する際、上記したステップ&スキャン露光方式でスリットにて走査される帯状パターンをx方向またはy方向に順次グループ分けし、このグループ分けに対応させて、位相シフトマスクM上で透過する光の位相を所定間隔毎に順次反転させる位相シフトマスクを形成する。
【0065】
続いて、この位相シフトマスクを用い、縮小投影露光装置15の投影光学系を通してマスクパターンの投影像を半導体ウェハ1上のフォトレジスト膜上に結像させるものである。
【0066】
半導体集積回路の配線パターンとして、ここでは矩形の組み合わせとし、パターン幅W、長さHが間隔Dで複数配列されている場合を想定する。そして、これらのパターンと直交する方向のパターンは、基本的に異なる配線層に形成することで対応できる。
【0067】
それらによって、組み合わされる半導体集積回路の配線パターンは、層単位に分けて一旦マスク上に形成し、露光装置の投影光学系を通して半導体ウェハ上に転写する。
【0068】
その際に、上記パターンの幅W、間隔Dの少なくとも一方が露光波長より小さくすることは、投影露光を用いると一般的に困難である。この問題を解決する手段として、マスク面を透過する露光光7に位相差を設ける。
【0069】
すなわち、上記のパターン部は、マスクの遮光領域内に透過パターンとして形成する。そして、遮光領域を挟んで近接する透過パターン間の一方の透過パターンに位相シフト手段を設ける。この位相シフト手段としては、マスク基板の該透過パターン部を所定の深さ掘込む、該透過パターン部に所定の厚さ透明膜を付着するなどの方式がある。
【0070】
ここで、マスク上に形成するパターンの概要を説明する。
【0071】
この位相シフトマスクMは、所定の半導体集積回路パターンを縮小投影光学系等を通して半導体ウェハに転写するためのマスク、例えば実寸の5倍の寸法の半導体集積回路パターンの原画が形成されたマスクである。
【0072】
この位相シフトマスクMは、例えば屈折率が1.47程度の透明な合成石英ガラスがベース材に用いられており、その主面には、露光光7に対して実質的に透明である光透過領域が不透明な遮光領域Sを挟んで形成されているとともに、図3に示すように、光透過領域の一方に透過光の位相を反転させる位相シフタが配置されることによって、半導体ウェハ上において、近接した露光光7間の光強度を抑えることが可能となる。
【0073】
パターン図形の重ね合わせ(別の表現をすれば、図形と図形とのオーバーラップ)がある場合、重ね除去処理(転写領域の切り出し)が行われる。重ね除去処理は、例えばパターンデータによって形成される図形をメモリマップ上に展開し、論理和(OR)処理する。また、近接するパターンが含まれる領域にウィンドウを設けて、計算機の処理時間の短縮を図っている。
【0074】
次いで、図形をX,Yの各方向へ並び替えるソート処理を行う。このソートは、パターンデータを近接するパターンの面積比率が大きい方向(例えば、X軸方向またはY軸方向)に、所定の間隔(例えば、半導体集積回路パターンの配線ピッチ)でグループ分けして並び替えるものである。
【0075】
続いて、並び替え処理した1つのグループに含まれる図形について位相シフタの形成処理が行われるが、その図形グループが奇数番目か偶数番目か(i=2m、但しmは整数)によって以降の処理が異なる。
【0076】
偶数番目の場合、上記のグループ内の図形について、パターンの相対位置座標は変えないで、これによって決まる図形領域を透過するマスクパターンの透過光位相をφ=0にする。
【0077】
奇数番目であることが判定された場合、上記のグループ内の図形について、パターンの相対位置座標を変えることなく、これによって決まる図形領域を透過するマスクパターンの位相をφ=πにする。
【0078】
この処理の具体例が図2の位相シフトマスクMである(なお、図中、P1 ,P2 は光透過領域、Sは遮光領域、Fは溝型位相シフタである)。
【0079】
本第1の実施の形態においては、以下の効果を得ることが可能となる。
【0080】
半導体ウェハ1上にフォトリソグラフィを用いて金属配線パターンを形成する場合に、(a)集積回路素子2とその周辺部に重ね合わせ用のマークパターン3,4とを形成した半導体ウェハ1上に絶縁膜1aを堆積し、絶縁膜1a上にポジ型フォトレジスト5を塗布する工程と、(b)金属配線パターンの内部領域に対応した領域が光透過領域となる拡大パターンであって、かつ、遮光領域を挟み、近接する2つの光透過領域の光透過光の位相が互いに反転する位相シフタFを備えたパターンと、上記半導体ウェハ1とマスクとの重ね合わせマークパターンとを備えた位相シフトマスクMを製作する工程と、(c)縮小投影露光装置の所定の位置に上記位相シフトマスクMと半導体ウェハ1とを装着し、位相シフトマスクM上の重ね合わせマークと半導体ウェハ上の重ね合わせマークとをマーク検出光6によって位置合わせする工程と、(d)位相シフトマスクMに紫外線等の露光光7を照射し、位相シフトマスクM上のパターンを半導体ウェハ1上のポジ型フォトレジスト5に縮小して結像する工程と、(e)ポジ型フォトレジスト5を現像して光照射部を除去することにより、レジストパターン5aを形成する工程と、(f)レジストパターン5aをエッチングマスクとして用い、絶縁膜1aをエッチングし、金属配線パターン8aとなる溝パターン1bを形成する工程と、(g)絶縁膜1a上の溝パターン1bを埋めるように金属膜8を堆積した後、平坦になるように化学的機械的研磨処理やエッチバック処理することにより、溝パターン1b以外の金属膜8を除去することにより、溝パターン1bの内部に金属配線パターン8aを形成する工程と、を実行することにより、所定の金属配線パターン8aを含む半導体集積回路パターンを半導体ウェハ1上に形成することが可能となる。
【0081】
すなわち、半導体ウェハ1上にポジ型フォトレジスト5を被着させ、このポジ型フォトレジスト5を、露光光7の波長よりも小さな寸法を転写することが可能な位相シフトマスクMを用いて露光することにより、煩雑なプロセスを必要することなく、位相シフト露光方式の利点を生かして微細な金属配線パターン8aを半導体ウェハ1に転写形成することが可能となる。
【0082】
以上のように、本第1の実施の形態においては、図1に例示した第1の実施の形態の方法と、位相シフト技術を使用しない通常の遮光マスクを用いる方法等とを、半導体集積回路装置の製造工程で適宜使い分けることにより、半導体集積回路装置の製造工程における全露光処理において、ポジ型フォトレジスト5のみを用いて、露光波長程度またはそれ以下に近接するレジストパターンまたは露光波長程度またはそれ以下の寸法のレジストパターンを形成することができる。
【0083】
(実施の形態2)
図6は、本発明の第2の実施の形態である半導体集積回路の製造方法の一例を工程順に例示したフローチャート、図7は、本第2の実施の形態である半導体集積回路の製造方法で用いられるマスクの構成の一例を示す略断面図、図8は、図7に例示されるマスクの平面図、図9は、本第2の実施の形態である半導体集積回路の製造方法で用いられるマスクの構成の一例を示す略断面図、図10は、図9に例示されるマスクの平面図である。
【0084】
本実施の形態の半導体集積回路装置の製造方法においては、集積回路素子を形成した半導体ウェハ1上に絶縁膜1aを堆積し、その後、図1の実施の形態と異なって、絶縁膜1a上にネガ型フォトレジスト5Nを塗布し、紫外線等の露光光7を照射して得られたレジストパターン5aをエッチングマスクに用いて、絶縁膜1aに溝パターン1bを形成し、さらに金属膜8を堆積した後、平坦になるように金属膜8の表面をエッチングして、溝パターン1bのみに金属膜8を残すことで、金属配線パターン8aを形成するものである。
【0085】
この実施の形態では、位相シフトマスクM1は、金属配線パターン8aの内部領域に対応し、少なくともその一部の領域が遮光領域となるように、光透過領域P1内に透過光の位相を反転するように位相シフタ102aを備えたマスクパターンとしている。すなわち、光透過領域P1内における位相シフタ102aの輪郭部が、半導体ウェハ1上に光遮光領域として転写される。すなわち、位相差光の干渉による影が半導体ウェハ1上に転写される。
【0086】
図5に示す縮小投影露光装置15により、前記位相シフトマスクM1に紫外線を照射し、位相シフトマスクM1上のパターンを前記半導体ウェハ1上のネガ型フォトレジスト5Nに結像させ、前記のネガ型フォトレジスト5Nを現像して露光光7の非照射部を除去することにより、前記の位相シフタ102aの輪郭部がレジスト膜に溝となるレジストパターン5aを形成する。
【0087】
その後、前記レジストパターン5aをエッチングマスクとして用い、前記絶縁膜1aをエッチングし、後に金属配線パターン8aが充填される溝パターン1bを形成する。
【0088】
さらに、前記絶縁膜1a上の溝パターン1bを埋めるように金属膜8を堆積した後、平坦になるように化学的機械的研磨処理やエッチバック処理することにより、前記溝部以外の金属配線膜を除去することによって、半導体ウェハ上に金属配線を形成する。
【0089】
このようにネガ型フォトレジスト5Nを用いる本第2の実施の形態の場合には、実際の半導体集積回路パターンに適用する場合に、位相シフトマスクM1における透過光の位相を反転する位相シフタ102aのエッジ部によって光の干渉によるパターン(影)が発生する。その場合に、必要となる位相シフタ102aに対応したパターンを残す別の遮光マスクとして遮光マスクM2を作成して、上記の回折投影像が生じた部分に重ね露光する。
【0090】
図9、図10は、図7の位相シフトマスクM1の回路パターンに対して組み合わせて用いられる遮光マスクM2の一例を示している。これらの位相シフトマスクM1および遮光マスクM2を重ね合わせ露光することにより、影の生じないパターン露光が可能になる。
【0091】
すなわち、ネガ型フォトレジスト5Nの場合は、露光光7が当たった領域が架橋反応等により硬化してレジストパターン5aとして残る。したがって、遮光マスクM2上の遮光領域N2以外の光透過領域P2がネガ型フォトレジストの残存するパターンである。遮光マスクM2上の遮光領域N2を位相シフトマスクM1の光透過領域P1に重ね合わせて露光することにより、結局、位相シフトマスクM1の光透過領域P1の中央部における位相シフタ102aの輪郭部の位置に生じる位相差光の影の部分のみが未露光部となって現像時に除去され溝となる。
【0092】
このようにして二重露光によってパターニングされたレジストパターン5aをエッチングマスクとして、絶縁膜1a上に溝パターン1bを形成し、それらの溝パターン1bが埋まるように金属膜8を堆積し、平坦になるようにその表面をエッチして、溝パターン1b内のみに金属膜8を残すことで、金属配線パターン8aを形成するものである。
【0093】
本第2の実施の形態においては、露光領域を2つに分け、一方を位相シフタの形成された露光領域として位相シフトマスクM1にて露光し、他方を不必要なパターン部分に光を照射するための露光領域として遮光マスクM2にて露光することにより、露光波長程度またはそれ以下に近接したレジストパターンを半導体ウェハ上のネガ型フォトレジスト5Nに転写することが可能となっている。
【0094】
前述の位相シフトマスクM、位相シフトマスクM1〜遮光マスクM2におけるマスクパターンは電子線描画装置を用いて描画形成することができる。すなわち、ガラス基板100の一主面にクロム(Cr)等の金属膜からなる金属遮光薄膜101を形成し、この金属遮光薄膜101を感電子線レジストを用いた電子線描画による露光を用いたフォトリソグラフィ技術によって選択的に除去することによって所望の遮光パターンを形成する。精度に関しては、パターンの位置精度、寸法精度を0.1μm以下にすることができるので、この方式は、例えば縮小率1/5の露光装置の位相シフトマスクM(レチクル)、位相シフトマスクM1〜遮光マスクM2(レチクル)に適用可能である。
【0095】
また、回路パターンに加えて、ガラス基板100の転写領域の周辺部に半導体ウェハとの位置合わせマークのためのマークパターンB1〜B4を形成する。この位置合わせ用のマークパターンB1〜B4は、使用する縮小投影露光装置によって指定されるものである。その後、電子線レジストがポジ型であるかネガ型であるかに応じて、その露光部分または未露光部分を現像液により除去し、露出した金属遮光薄膜101をエッチングすることにより、遮光パターン101aを形成する。
【0096】
そして、遮光パターン101aの外観検査をする。遮光パターン101aは、微小なCr膜の残り欠陥は、例えばレーザ光を照射して除去し、Cr膜の欠け欠陥は、例えば収束イオンビーム法により、有機ガスを添加して当該欠陥箇所に照射して、カーボン膜の遮光膜を形成することで、陥を修正することができる。
【0097】
上記の第1の実施の形態の説明では、透過光の位相を反転させる方式として、ガラス基板100をエッチング除去して溝型位相シフタFを形成する方式を示した。また、第2の実施の形態では、ガラス基板100に所望の遮光パターン101aを形成した後、透明膜102を堆積し、この透明膜102を所望のパターンに加工して位相シフタ102aとした例を示している。この透明膜102としては、例えばスピンオングラス(Spin On Glass )等の手段を用いることができる。
【0098】
本第2の実施の形態の場合のように、複数の位相シフトマスクM1および遮光マスクM2を用いて二重露光する場合、たとえば、図4に例示した位相シフトマスクMの、領域A1および領域A2の各々を、位相シフトマスクM1のパターンおよび遮光マスクM2のパターンの形成に割り当て、縮小投影露光装置15には、露光光7のマスク上における照射範囲の設定機能を設け、領域A1(位相シフトマスクM1)および領域A2(遮光マスクM2)を交互に選択しながら、一回の位置決め動作にて、上述の二重露光を完了させるようにすることができる。
【0099】
このように、本第2の実施の形態では、露光領域を2つに分け、一方を位相シフタの形成された位相シフトマスクM1による露光領域とし、他方を不必要なパターン部分に光を照射するための遮光マスクM2による露光領域とすることにより、所定の金属配線パターン8aを含む半導体集積回路パターンを半導体ウェハ1上のネガ型フォトレジスト5Nに転写することが可能となる。
【0100】
すなわち、位相シフト露光技術を必要としない工程ではネガ型フォトレジストを用い、また、位相シフト露光技術を必要とする工程では、ネガ型フォトレジストを用いた本第2の実施の形態による二重露光技術を用いることにより、半導体集積回路装置の製造工程における全露光処理において、ネガ型フォトレジストのみを用いて、レジストパターンを形成することが可能となる。これにより、位相シフト露光技術によって、配線幅または配線間が露光波長以下の微細配線を形成することが可能となる。
【0101】
(実施の形態3)
次に、本発明の第3の実施の形態として、半導体集積回路装置のMISFETのゲート電極製造工程に適用した場合について説明する。
【0102】
図11(a)〜(g)は、本第3の実施の形態の半導体集積回路装置の製造方法の一例を工程順に例示した断面図である。
【0103】
まず、半導体ウェハ30の表面にはフィールド酸化膜31を開口して形成されたソース領域32およびドレイン領域33の間のチャネル領域34を覆うようにゲート酸化膜35が形成された半導体回路素子構造が配置され、この半導体回路素子構造を覆うように平坦な絶縁膜40を形成する(図11(a))。
【0104】
次に、この絶縁膜40の上に、ポジ型フォトレジスト5を被着させ(図11(b))、前述の第1の実施の形態に例示した位相シフト技術を採用した位相シフトマスクMを用いて、ポジ型フォトレジスト5をパターンニングし、ゲート酸化膜35の直上部が開口したレジストパターン5aを形成する(図11(c))。
【0105】
さらに、レジストパターン5aをエッチングマスクとするエッチングにより、絶縁膜40に、ゲート酸化膜35を選択的に露出させる溝パターン41を形成する(図11(d))。
【0106】
その後、レジストパターン5aを除去し(図11(e))、さらに、溝パターン41を埋めるように金属膜50を全面に形成する(図11(f))。
【0107】
その後、エッチバックや、化学的機械的研磨処理等の方法によって、絶縁膜40上の金属膜50を平坦な状態で、当該絶縁膜40の表面が露出するまで除去し、溝パターン41の内部に、ゲート電極パターン51が選択的に残るように加工する(図11(g))。
【0108】
このように、ポジ型フォトレジスト5を用いて、第1の実施の形態に例示した位相シフト法により、露光光7の波長よりも幅の狭い微細な幅寸法のゲート電極パターン51を有する半導体集積回路装置を製作することができる。
【0109】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0110】
例えば前記実施の形態においては、マスクが1枚の場合と、2枚の組み合わせから成る場合とを示したが、3枚以上の組み合わせであっても良い。
【0111】
位相シフト技術を使用しない工程では従来の通常の遮光マスクを用いる方法等とを、半導体集積回路装置の製造工程で適宜使い分けることにより、半導体集積回路装置の製造工程における全露光処理において、ポジ型フォトレジストのみを用いて、露光波長程度またはそれ以下に近接するレジストパターンまたは露光波長程度またはそれ以下の寸法のレジストパターンを形成することができる。
【0112】
金属膜形成後、平坦化エッチ方式として化学的機械的研磨処理を用いたが、コスト的に負担が大きくなる場合には、半導体集積回路の製造工程によっては、単なる化学的なエッチバック処理を適用しても良い。
【0113】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路装置の製造工程における露光処理に適用した場合について説明したが、これに限定されず種々適用可能であり、例えば液晶基板等の製造における露光処理等のような他の露光方法に適用することも可能である。
【0114】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0115】
本発明の半導体集積回路装置の配線形成用のフォトマスクによれば、工程を必要以上に複雑化することなく、位相シフト露光技術の採用による微細な金属配線パターンを形成することができる、という効果が得られる。
【0116】
また、半導体集積回路の配線パターン形成に、位相シフト技術を用いたフォトリソグラフィ工程おいて、ポジ型またはネガ型のフォトレジストに対するパターン転写を従来より微細な金属配線形成に適用することができる、という効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態である半導体集積回路の製造方法の一例を示すフローチャートである。
【図2】本発明の第1の実施の形態である半導体集積回路の製造方法に用いられる位相シフトマスクの構成の一例を示す断面図である。
【図3】図2のマスクを用いた場合の半導体ウェハ上での光強度を示す説明図である。
【図4】本発明の第1の実施の形態である半導体集積回路の製造方法におけるマスクの全体構成の一例を示す平面図である。
【図5】本発明の第1の実施の形態の半導体集積回路の製造方法に用いられる縮小投影露光装置の構成の一例を示す概念図である。
【図6】本発明の第2の実施の形態である半導体集積回路の製造方法の一例を工程順に例示したフローチャートである。
【図7】本発明の第2の実施の形態である半導体集積回路の製造方法で用いられるマスクの構成の一例を示す略断面図である。
【図8】図7に例示されるマスクの平面図である。
【図9】本発明の第2の実施の形態である半導体集積回路の製造方法で用いられるマスクの構成の一例を示す略断面図である。
【図10】図9に例示されるマスクの平面図である。
【図11】本発明の第3の実施の形態の半導体集積回路装置の製造方法の一例を工程順に例示した断面図である。
【符号の説明】
1 半導体ウェハ
1a 絶縁膜
1b 溝パターン
2 集積回路素子
3 マークパターン
4 マークパターン
5 ポジ型フォトレジスト
5N ネガ型フォトレジスト
5a レジストパターン
6 マーク検出光
7 露光光
8 金属膜
8a 金属配線パターン
11 マスク基板
12 クロム膜
15 縮小投影露光装置
15a 露光光源
15b 試料ステージ
15c1 ミラー
15c2 ミラー
15d シャッタ
15e フライアイレンズ
15f コンデンサレンズ
15g 縮小投影レンズ
15h アライメント光学系
30 半導体ウェハ
31 フィールド酸化膜
32 ソース領域
33 ドレイン領域
34 チャネル領域
35 ゲート酸化膜
40 絶縁膜
41 溝パターン
50 金属膜
51 ゲート電極パターン
100 ガラス基板
101 金属遮光薄膜
101a 遮光パターン
102 透明膜
102a 位相シフタ
B1〜B4 マークパターン(第1のマークパターン)
C1〜C4 マークパターン(第3のマークパターン)
D1〜D4 マークパターン(第2のマークパターン)
M 位相シフトマスク(露光原板)
M1 位相シフトマスク(露光原板)
M2 遮光マスク(露光原板)

Claims (2)

  1. 配線を形成するための半導体集積回路露光用のフォトマスクであって、
    ガラス基板と、
    前記ガラス基板の中央領域に形成され、位相シフト領域を有する配線パターンと、
    前記配線パターンを取り囲んで配置された遮光帯と、
    前記遮光帯の外部の前記ガラス基板に設けられ、半導体基板上に形成された重ね合わせ用のマークと重ね合わせするための第1のパターンと、
    露光の結果前記半導体基板上に新たにマークパターンを形成するために、前記遮光帯の内部に設けられた第2のパターンと
    を有し、
    前記第2のパターンは、重ね合わせした状態を測定するための第3のパターンと、前記配線パターンの形成後の工程にて、さらに別の配線層を形成するための重ね合わせマークとして機能する第4のパターンとを含み、
    前記第3のパターンおよび前記第4のパターンの全てが、前記遮光帯の内側に配置されている、
    ことを特徴とする半導体集積回路露光用のフォトマスク。
  2. 前記配線パターンは、ライン状開口部とスペースとの繰り返しパターンからなり、隣接する前記ライン状開口部を通過する光は、互いに位相が反転するように前記位相シフト領域が配置されていることを特徴とする請求項1記載の半導体集積回路露光用のフォトマスク。
JP17503696A 1996-07-04 1996-07-04 半導体集積回路露光用のフォトマスク Expired - Fee Related JP3696982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17503696A JP3696982B2 (ja) 1996-07-04 1996-07-04 半導体集積回路露光用のフォトマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17503696A JP3696982B2 (ja) 1996-07-04 1996-07-04 半導体集積回路露光用のフォトマスク

Publications (2)

Publication Number Publication Date
JPH1022286A JPH1022286A (ja) 1998-01-23
JP3696982B2 true JP3696982B2 (ja) 2005-09-21

Family

ID=15989103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17503696A Expired - Fee Related JP3696982B2 (ja) 1996-07-04 1996-07-04 半導体集積回路露光用のフォトマスク

Country Status (1)

Country Link
JP (1) JP3696982B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7186855B2 (ja) * 2019-02-20 2022-12-09 東京エレクトロン株式会社 半導体装置の製造方法
CN110262106B (zh) * 2019-06-24 2021-12-28 深圳市华星光电半导体显示技术有限公司 一种显示面板及其激光切割方法

Also Published As

Publication number Publication date
JPH1022286A (ja) 1998-01-23

Similar Documents

Publication Publication Date Title
JP3197484B2 (ja) フォトマスク及びその製造方法
EP0534463B1 (en) Pattern exposing method using phase shift
KR100240522B1 (ko) 반도체 집적 회로장치의 제조 방법
JP2986087B2 (ja) 位相シフト・リソグラフィ・マスクおよびその製造方法
US20050012914A1 (en) Multiple mask step and scan aligner
JPH10207038A (ja) レチクル及びパターン形成方法
JPH08179492A (ja) 位相シフトマスクパターニングのためのi線ステッパリソグラフィ法
JP3279758B2 (ja) 半導体集積回路装置の製造方法
JP2006527398A (ja) レチクルを設計し、半導体素子をレチクルで作製する方法
JP3094439B2 (ja) 露光方法
JP3163666B2 (ja) 位相シフトマスクを用いたパターン形成方法
US5888677A (en) Exposure mask, method of fabricating same, and method of manufacturing semiconductor device
JP4178291B2 (ja) 半導体装置の製造方法及び製造用レチクルセット
US6682858B2 (en) Method of forming small contact holes using alternative phase shift masks and negative photoresist
EP0459737B1 (en) Reticle for a reduced projection exposure apparatus
JPH08227851A (ja) ホトリソグラフィ方法及びそれに使用するホトリソグラフィシステム
JP3696982B2 (ja) 半導体集積回路露光用のフォトマスク
CN110058484B (zh) 拼接式光刻制作工艺的光掩模、半色调光掩模及其制法
JPH08167570A (ja) 露光方法
JP3268692B2 (ja) 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法
JP3619664B2 (ja) 半導体集積回路装置の製造方法
US6537709B2 (en) Photo mask having film formed from halftone material, method of manufacturing photo mask, and method of manufacturing semiconductor device
JPH10186630A (ja) 位相シフト露光マスクおよびその製造方法
US6576376B1 (en) Tri-tone mask process for dense and isolated patterns
JP2010153922A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees