JP3268692B2 - 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法 - Google Patents

半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法

Info

Publication number
JP3268692B2
JP3268692B2 JP19464393A JP19464393A JP3268692B2 JP 3268692 B2 JP3268692 B2 JP 3268692B2 JP 19464393 A JP19464393 A JP 19464393A JP 19464393 A JP19464393 A JP 19464393A JP 3268692 B2 JP3268692 B2 JP 3268692B2
Authority
JP
Japan
Prior art keywords
mask
light
pattern
data
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19464393A
Other languages
English (en)
Other versions
JPH0750243A (ja
Inventor
好彦 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19464393A priority Critical patent/JP3268692B2/ja
Publication of JPH0750243A publication Critical patent/JPH0750243A/ja
Application granted granted Critical
Publication of JP3268692B2 publication Critical patent/JP3268692B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路などの
製造に用いる露光技術、特に、露光光に位相差を与えて
露光する位相シフトマスクに適用して効果のある技術に
関するものである。
【0002】
【従来の技術】半導体装置の高密度実装に伴って回路の
微細化が高度に進み、回路素子や配線の設計ルールもサ
ブミクロン域に入ってきている。このため、露光に用い
る光の波長も露光装置の性能限界であるi線(波長36
5nm)に及んできている。このような波長域の光を用
い、フォトマスク上の集積回路パターンを半導体ウェハ
に転写するフォトリソ工程では、パターンの精度の低下
は深刻な問題になってくる。
【0003】図11は位相シフトを有しないマスクの構
造を示す断面図であり、図12はそのマスクの光強度分
布を示す特性図である。また、図13は位相シフトマス
クの構造を示す断面図であり、図14は図13のマスク
の光強度分布を示す特性図である。
【0004】図11に示すように、微細化を要しないマ
スク(またはレチクル)は、ガラス板1の片面にパター
ンにしたい部分以外を覆うようにクロム膜2(金属マス
ク)が形成されている。パターンを形成したい部分は、
光を透過できるように素通し(P1,P2 が光透過領域)
にされ、これ以外の部分がクロム膜2で遮蔽された遮光
領域Nとなる。
【0005】このような構造のマスクにあっては、遮光
領域Nを挟む一対の光透過領域P1,P2 の位相は、それ
らの位相が同一であるため、半導体ウェハでは2つの光
がそれらの境界部で互いに干渉しあって強め合うように
作用する。このため、遮光領域Nの幅が露光波長よりも
狭い場合、半導体ウェハ上におけるパターンの投影像の
コントラストは図12のように低下し、焦点深度が浅く
なる結果、微細なパターンであると、その転写精度は大
幅に低下し、パターン間を分離して露光できないことが
わかる。
【0006】このような問題を解決する手段として、マ
スクを透過する光の位相を変えることにより、投影像の
コントラストの低下の防止を図った位相シフト技術が注
目されている。
【0007】この方式の具体例には、例えば特公昭62
−50811号公報に示すものがあり、図13に示すよ
うに、遮光領域Nを挟む一対の光透過領域P1,P2 の一
方に位相シフタ3(例えば透明なガラス膜等)が設けら
れた構造を有しており、一対の光透過領域を透過した直
後の2つの光の位相が互いに反転するように膜厚を調整
する。
【0008】これによって図14に示すように、半導体
ウェハ上では2つの光がそれらの境界部で互いに干渉し
合って弱め合うので、パターンの投影像のコントラスト
が大幅に向上し、パターン相互を分離して露光すること
が可能になる。このように、位相シフトマスクは半導体
集積回路の微細化に適したマスクであることがわかる。
【0009】また、特開昭62−67514号公報に
は、マスク上の第1の光透過領域の周囲に微小な光透過
領域を設けると共に、一対の光透過領域を透過した2つ
の光の位相を互いに反転させることにより、パターンの
転写精度を向上させる位相シフト技術が開示されてい
る。
【0010】さらに、特開平2−140743号公報に
示すように、光透過領域内の一部に位相シフタを設け、
この位相シフタを設けた部分と設けない部分とを透過し
た2つの光の位相を互いに反転させ、例えば、遮光領域
の端に近接させることによってパターンの転写精度を向
上させる位相シフト露光技術も提案されている。
【0011】
【発明が解決しようとする課題】ところが、半導体ウェ
ハ上に転写される集積回路の回路パターンは、実際には
複雑に入り組んで設けられており、縦、横にパターンを
単純に引いた構成ではないため、上記したような位相シ
フトマスクを用いても、効果的な露光を行えないという
問題のあることが本発明者によって見出された。
【0012】例えば、図11に示した位相シフトマスク
においては、露光波長としてi線(波長365nm)、
コヒーレンシσ=0.3、投影光学レンズの特性NA=0.
5を用い、遮光領域の幅=0.5μmで著しく効果のあっ
たものが、遮光領域の幅を0.5μmまで広げると、殆ど
効果が認められない状態になる。これは、特公昭62−
50811号公報に記載の位相シフトマスクの重要な問
題である。
【0013】また、特開昭62−67514号公報及び
特開平2−140743号公報に記載の位相シフトマス
ク及び露光方式では、位相シフトパターンの配置の問題
は解消され、また、転写露光面の焦点深度も改善される
が、パターンの解像度を改善する効果が少ないという問
題のあることが本発明者により見出された。
【0014】そこで、本発明の目的は、パターン設計を
容易にしながら確実な露光が可能な技術を提供すること
にある。
【0015】本発明の前記ならびに他の目的と新規な特
徴は、本明細書の記述及び添付図面から明らかになるで
あろう。
【0016】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
【0017】すなわち、本発明の集積回路パターンの形
成方法は、半導体ウェハ上で、所定の領域に含まれ、露
光光照射により形成される集積回路パターンに対応した
図形データを図形の位置座標によりX方向またはY方向
に並び替え、所定ピッチで前記図形データが示す図形を
分割し、分割図形に対して順に0度、180度の位相差
情報を付加した図形データを基に作成した描画データに
より、位相シフトマスクを作成する工程と、前記0度、
180度の位相差境界部を覆う領域が透過図形となる図
形データを基に作成した描画データにより、遮光マスク
を作成する工程と、前記位相シフトマスクを用い、所定
の露光光にて半導体ウェハ上のレジスト膜上に露光する
工程と、前記遮光マスクを用い、前記レジスト膜上にお
いて、前記図形分割部の位相差露光干渉影の痕跡が無く
なるよう露光し、現像する工程とを有するものである。
また、本発明の半導体集積回路パターンの形成方法に用
いるマスクの製造方法は、縮小投影露光を用いて半導体
ウェハ上に回路パターンを形成するためのマスクの製造
方法であって、半導体ウェハ上で、所定の領域に含ま
れ、露光光照射により形成される集積回路パターンに対
応した図形データを図形の位置座標によりX方向または
Y方向に並び替え、所定ピッチで前記図形データが示す
図形を分割し、分割図形に対して順に0度、180度の
位相差情報を付加した図形データを基に作成した描画デ
ータにより、位相シフトマスクを製作すること、およ
び、前記0度、180度の位相差境界部を覆う領域が透
過領域となる遮光マスク描画データにより遮光マスクを
製作するものである。
【0018】
【作用】上記した手段によれば、投影露光によって露光
波長より短い間隔で少なくとも3以上の回路パターンを
半導体ウェハ上に露光する際、複数のパターンの内の少
なくとも1つのパターンをx方向、またはy方向に所定
間隔毎に分割して、その他のパターンを含めてグループ
分けする。このグループ分けに対応させて、マスク上
で、透過する光の位相を所定間隔毎に順次反転させる第
1のマスク(位相シフトマスク)を形成する。
【0019】さらに、分割の境界領域を覆う領域のパタ
ーンデータを作成し、前記パターンデータにより、第2
のマスク(遮光マスク)を形成し、この第2のマスクと
第1のマスクとを用い、両者の相対位置を変えずに各々
のマスクのパターンの投影像を露光装置の投影光学系を
介して、試料上に結像させる。
【0020】これにより、半導体ウェハ上の光感光レジ
スト膜上に結像させる解像度と焦点深度を大幅に向上さ
せることができる。そして、位相シフタを設ける際の制
約を無くすことができるため、位相シフトマスクのパタ
ーン設計が容易になる。
【0021】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
【0022】図1は本発明による露光方法を示すフロー
チャートである。
【0023】実施例の説明の前に、図13に示したよう
な位相シフト技術を用いて図2のようなパターンのマス
クMを作成した場合について説明する。この場合、公知
技術に従えば、X1、X2、X3の3本のパターンに相
当する透過領域T(図の白抜き部分、なお、斜線部分は
遮光領域Sである)の内、X1とX3に位相シフタを設
けることになる。ところが、パターンの幅及び間隔が狭
いと、X1とX2が近接している垂直部分が同相になる
ため、この間の遮光部分が形成されず、パターンショー
トを生じさせる。
【0024】この不具合を解決するため、本発明では、
図3に示すようにマスクを2枚に分けて露光を行ってい
る。すなわち、図3の(a)に示すような第1のマスク
と、図3の(b)に示すような第2のマスクとを用いて
露光を行うようにしている。図3の(b)の1つの透過
領域内で透過光の位相が逆相となる部分に影が生じる
が、この影の生じる部分に図3の(b)を重ね露光して
パターン寸断を防止している。
【0025】しかし、実際の回路パターンは複雑である
ため、このような組み合わせによるマスク使用はコンピ
ュータによる自動設計に頼らざるを得ない。その処理の
具体例を示したのが図1のフローチャートである。以
下、図1及びその他の図面を用いて本発明の露光方法を
説明する。なお、以下の実施例では、少なくとも3つの
連続したパターンを、投影露光によって互いに露光波長
より短い間隔で近接させて形成する場合について例示し
ている。
【0026】図1の処理の概略に付いて説明すると、ま
ず、レジストパターンを半導体ウェハ上に形成する際、
前記3つのパターンの内の少なくとも1つのパターンを
x方向、またはy方向に所定間隔毎に分割して、その他
のパターンを含めてグループ分けし、このグループ分け
に対応させて、マスク上で透過する光の位相を所定間隔
毎に順次反転させる位相シフトマスクを形成する。
【0027】次に、分割した境界領域を覆う領域のパタ
ーンデータを作成し、前記パターンデータにより遮光マ
スクを形成する。この遮光マスクと位相シフトマスクを
用い、露光装置の投影光学系を通してマスクパターンの
投影像を、それらの相対位置関係を変えずに半導体ウェ
ハ上の感光レジスト膜上に結像させるものである。
【0028】次に、パターンの形成方法について図1の
フローチャートを参照しながら説明する。
【0029】半導体集積回路などのパターンは、例えば
矩形の図形の組合せとし、パターン幅W、長さH、その
中心座標(X,Y)などの情報を記載したデータの組合
せで表現することができる(ステップ101)。それら
のデータによって、組合される半導体集積回路などのパ
ターンデータが図形の重ね合わせ(別の表現をすれば、
図形と図形のオーバーラップ)による場合、重ね除去処
理(転写領域の切り出し)が行われる(ステップ10
2)。重ね除去処理は、例えば、パターンデータによっ
て形成される図形をメモリマップ上に展開し、論理和
(OR)処理する。また、近接するパターンが含まれる
領域にウィンドウを設けて、計算機の処理時間の短縮を
図っている。
【0030】ついで、図形をX,Yの各方向へ並び変え
るソート処理を行う(ステップ103)。このソート
は、パターンデータを近接するパターンの面積比率が大
きい方向(例えば、X軸方向またはY軸方向)に、所定
の間隔(例えば、半導体集積回路パターンの配線ピッ
チ)でグループ分けして並び替えるものである。
【0031】そして、図形が重なった点で、再度X軸方
向またはY軸方向に分割する処理(パターン分割)を行
う(ステップ104)。即ち、n個の図形Pi (i=1
〜n、但しnは整数)に分割する(但し、Xi ≦X<X
i+1 またはYi≦Y<Yi+1。ついで、iをi=1に初
期設定し(ステップ105)、1つの図形Pi の読み込
みを行う(ステップ106)。
【0032】次に、並び替え処理した1つのグループに
含まれる図形について位相シフタの形成処理が行われる
が、その図形グループが奇数番目か偶数番目か(i=2
m、但しmは整数)によって以降の処理が異なる(ステ
ップ107)。偶数番目の場合、上記のグループ内の図
形について、パターンの相対位置座標は変えないで、こ
れによって決まる図形領域を透過するマスクパターンの
透過光位相をφ=0にする(ステップ108)。
【0033】ここで、上記のグループ内の図形が、これ
に隣接するグループの図形と境を接する場合は、以下の
処理を行う。境を接するか否かの判定は、例えば、次の
グループの各図形のx座標が前グループの図形のx座標
に配線ピッチを加えた値となるか否かによって行うこと
ができる。
【0034】上記の隣接するグループの図形によって決
まる図形領域を透過するマスクパターンの位相がφ=π
(180°)となり、前グループの図形との位相差によ
って、回折投影像が生じる。このため、この回折投影像
の影響を無くする必要がある。そこで、上記の図形の境
界部を覆う図形のパターンデータを作成し、このパター
ンデータにより、この図形を転写する遮光マスク(第2
のマスク)を作成する。このマスクを用い、上記の回折
投影像が生じた部分に重ね露光を行う。
【0035】ステップ107で偶数番目であることが判
定された場合、上記のグループ内の図形について、パタ
ーンの相対位置座標を変えることなく、これによって決
まる図形領域を透過するマスクパターンの位相をφ=0
にする(ステップ109)。このステップ109及びス
テップ108の処理の具体例が図3の(b)のマスクM
であり、位相シフタの形成例を示したのが図3の(c)
である(なお、図中、Tは透過領域、Sは遮光領域、F
は位相シフタである)。
【0036】また、上記のグループ内の図形が、これに
隣接するグループの図形と境を接する場合には、図形の
境界部を覆う図形のパターンデータを作成し、このパタ
ーンデータにより、この図形を転写する遮光マスクを作
成して、上記の回折投影像が生じた部分に重ね露光す
る。
【0037】n個の図形に対する処理の終了が判定され
ると(ステップ110)、マスクパターン形成を実行し
(ステップ112)、半導体ウェハに対する露光を行う
(ステップ113)。一方、(i=i+1)でない場合
には、次のグループのデータを読み込み(ステップ11
1)、X座標に対する位置、 Pi+1 (X)−Pi (X)≦pW を判定し(ステップ114)、YESであれば図3の
(a)に示すような遮光用図形Qi+1 (ΔW,H+Δ
H,X+pW/2,Y)を作成する(ステップ11
5)。また、判定がNoであれば、図形の発生は無いも
のと見なし、次のステップへ移行する。(ただし、Pi
は図形Pi の位相φ=0、Pi+1 は図形Pi+1 の位相φ
=π、Pi (X)は図形Pi のX座標、Pi+1 (X)は
図形Pi+1 のX座標、pWはX方向パターンピッチであ
る)。
【0038】さらに、ステップ114,115の処理の
後、Y座標に対する位置、 Pi+1 (Y)−Pi (Y)≦pH を判定し(ステップ116)、図3の(a)に示すよう
な遮光用図形Qi+1 (W+ΔW,ΔH,X,Y+pH/
2)を作成し(ステップ117)、処理をステップ10
6へ戻し、以降の処理を繰り返し実行する。
【0039】なお、ステップ104によるパターン分割
(X方向領域分割)、遮光用図形の作成処理の流れを図
化したのが図4である。すなわち、X方向とY方向が連
結された部分で垂直部と水平部との境界部分で分割し、
ついで、水平部分の中間で領域分割し、パターン分割を
行っている。さらに、Qi+1 の光透過領域を有する遮光
用図形の作成要領が示されている。
【0040】ここで、図3の(b)に示したマスクの構
造について説明する。このマスクは、例えば屈折率が1.
47程度の透明な合成石英ガラスがベース材に用いられ
ている。マスクの主面には、露光光に対して実質的に透
明である光透過領域(図示の白抜領域)が不透明な遮光
領域(図示の斜線域)を挾んで形成され、図3の(c)
に示すように、透過領域の一方に透過光の位相を反転さ
せる位相シフト手段を備えている。
【0041】そして、透過領域には、第1の透過領域
と、これに近接すると共に第1透過領域に対して、その
透過光の位相が反転している少なくとも第2の透過領域
とが設けられている。
【0042】上記のマスクは、例えばシリコン単結晶か
らなる半導体ウェハに所定の集積回路パターンを転写す
るマスク、例えば、実寸の5倍の寸法の集積回路パター
ンの原画が形成されたレチクルである。この集積回路パ
ターンは、縮小投影光学系を通して半導体ウェハに転写
される。
【0043】次に、図5は図2の回路パターンを得るた
めの他のマスク組み合わせを示しており、そのマスク構
造について説明する。単純繰り返し方式による位相シフ
タの形成では、図2で説明したようにパターン間隔が狭
いと水平部分に影が生じ、パターンが寸断される。
【0044】この実施例は、図3の代替例に相当し、水
平部は(a)に示すように細い幅の位相シフタ4を額縁
状に設けたマスクと、(b)に示すように3列の透過領
域を左から順にφ=π、φ=0、φ=πとなるように位
相シフタ5を設けたマスクとを使用し、これを重ね合わ
せ露光することにより、影の生じないパターン露光が可
能になる。なお、(c),(d)は断面図であり、(e),
(f)は試料上における振幅波形、(g),(h)は半導
体ウェハ上における光強度特性を示している。
【0045】図3の実施例と比較して、図5の(a)の
実効的な転写パターンの寸法を小さくし、焦点深度を大
きくすることができる。
【0046】さらに、図6は第2の回路パターン例を示
すもので、このようなパターンのマスクが必要な場合、
従来方式による位相シフタの形成ではパターン間隔が狭
いと、水平方向または垂直方向の一方のパターン間の遮
光部が形成されずにショートしてしまう。
【0047】そこで、このようなケースでは図7に示す
ように、(a)のようなサブ位相シフタ6を有するマス
クと(b)のような位相シフタ7を有するマスクとを重
ね合わせ露光すると、図6の如き形状の希望するパター
ンが得られることになる。(a)では図6のQの部分を
取り囲むようにして細い幅のサブ位相シフタ6を4つ設
け、これをφ=πの領域にしている。この結果、図3の
実施例と比較して、図6の(a)の実効的な転写パター
ンの寸法を小さくし、焦点深度を大きくすることができ
る。
【0048】また、(b)では左側の上下2本と右側に
垂直に1本の計3本の透過領域T(白抜き部分)が存在
するが、この内、左側の上側をφ=πとなるように位相
シフタ7を設けると共に、右側の透過領域の下半分を取
り囲むように位相シフタ8を設け、同様にφ=πの領域
にしている。他は、位相シフタを設けないφ=0の領域
である。なお、(c),(d)はマスクの断面図、(e),
(f)は半導体ウェハにおける振幅波形であり、(g),
(h)は半導体ウェハ上における光強度特性を示してい
る。
【0049】図8は、投影光学系(光学露光装置)を介
して、半導体ウェハ面上に投影した光の振幅と強度の説
明図である。
【0050】上記の構成によって、図8の(a)に示す
ように、マスクM上に形成された遮光領域Nを挟む透過
領域P1,2 の一方に形成された位相シフタSにより通
過光を位相反転させ、それらの間の光の干渉を利用する
ことで、光学投影システムを通して、露光波長より近接
したパターンを半導体ウェハ上の感光レジスト膜上に結
像させることができる。
【0051】マスクMの第1透過領域P1 を透過した直
後の光L1 は、第2透過領域P2 を透過した直後の光L
2 の位相とが(b)のように互いに反転する。マスクの
通過直後の振幅は矩形波形であるが、試料(半導体ウェ
ハ)上での振幅は(c)のような波形になる。そして、
試料上(半導体ウェハ)では、2つの光がそれらの境界
部となる遮光領域で互いに干渉し合って弱め合い、
(d)のような光強度波形になる。
【0052】本実施例では、遮光領域を挟んで隣接する
一方の第1透過領域Pと他方の第2透過領域Pとを互い
に位相反転させている。このように、露光波長の1/2
程度離すことで、透過光の強度を互いに増加させること
ができる。そこで、前記分割の境界領域を覆う領域のパ
ターンデータを作成し、このパターンデータに基づいて
遮光マスクを形成し、位相シフト手段の投影によって生
じた影の部分に重ね露光させる。
【0053】図15は本実施例のマスク(レチクル)の
全体構成を示したものである。図15に示すように、露
光に用いる転写領域A1,2 の周囲に不透明な遮光領域
Nが設けられている。この遮光領域Nにマスクのアライ
メントマークB1,2 、マスクと被露光試料であるウェ
ハとの位置合わせマークB3,4 を形成してあり、これ
によって前記マスクとウェハとを位置合わせして露光す
ることができる。なお、B5,6 は位相シフト層及び遮
光層アライメントマークである。
【0054】上記の位相シフトマスクと遮光マスクとを
同一のガラス基板に構成しておくことで、露光の際、露
光装置のマスクブラインドにより、マスク面に照射する
露光光を遮蔽することで、効率よく露光することができ
る。この点は、二枚のガラスに構成すれば、同様に露光
することは可能であるが、その分、露光効率は低下す
る。
【0055】単に遮光領域を挟む透過領域の一方に位相
差を与える従来方式では、微細な転写パターンの配置に
制約があったが、本方式により、露光の実行スループッ
トを低下させないで、前記の制約を無くすことができ
る。
【0056】次に、マスクの作成方法、露光方法につい
て、以下に説明する。
【0057】図9は本発明にかかるマスクの製造方法を
示す図である。
【0058】まず、マスク素材9を作成する。マスク素
材9は、石英ガラスなどの透明基板10の主面に、例え
ばスパッタ法を用いてCr(クロム)などの金属薄膜1
1を堆積して作成される。このマスク素材9の主面に、
(a)のように電子線レジスト12がスピン塗布され
る。
【0059】次に電子線描画装置を用い、このマスク素
材9に(b)のように電子線を照射する。電子線描画装
置は、集積回路パターンの図形情報や位置座標などのパ
ターンデータに基づいて、コンピュータ制御により電子
線を走査する。ここで用いるパターンデータは、例えば
図1のステップ109に示した透過光の位相を反転させ
る領域(φ=π)に対応したものである。
【0060】回路パターンの他、図15に示すように、
透明基板の周辺部の対角に後述の遮光パターン加工のた
めの2つの位置合わせマークのパターンも露光される。
このパターンは、300μm程度の大きさのクロスマー
クである。ついで、電子線レジストがポジ型であるかネ
ガ型であるかに応じて、その露光部分または未露光部分
を現像液により除去し、(c)のように露出したCr膜
をエッチングする。Cr膜のエッチングは、例えば、硝
酸セリウム第二アンモニウムなどの湿式エッチングを用
いて行うことができる。
【0061】なお、次の工程である透明基板10のエッ
チングでCr膜上のレジストは通常除去されるが、この
場合、酸素プラズマエッチングなどによって除去し、マ
スク洗浄して、マスクの外観検査をすることが望まし
い。この外観検査で発見された微小なCr膜の残り欠陥
は、例えばレーザ光の照射により除去される。また、C
r膜の欠け欠陥は、例えばネガ型のフォトレジストを用
いて当該欠陥箇所にスポット露光し、現像してフォトレ
ジストを残しておく。このようにして、実質的に無欠陥
な位相シフト層形成のためのCr膜パターンが形成でき
る。
【0062】次に、Cr膜をマスクとして、ガラス基板
を所定の深さだけ、CF4 (フレオンガス)のプラズマ
エッチングなどを用いてエッチングする。ここで、透明
基板10の深さdは、露光光の波長をλ、透明基板10
の屈折率をnとすると、次式で表される。或いは、この
奇数倍の関係を満たすように設定する。
【0063】d=λ/2(n−1) 例えば、光の波長を365nm(i線)、透明基板10
の屈折率を1.47とすると、透明基板10の深さdは3
90nm程度にすればよい。CF4 のプラズマエッチン
グでは、エッチング時間などで深さの制御ができる。な
お、このプラズマエッチングによって、特定の場所が所
定の深さとなっていない欠陥については、収束イオンビ
ーム法によって当該欠陥箇所に照射し、基板のエッチン
グを行う。また、透明基板10の代りに、透明基板10
上に所定の膜厚の透明膜と遮光膜を堆積しておくこと
で、深さの加工精度を向上させることができる。
【0064】次に、湿式エッチングを用い、(d)のよ
うに、Cr膜を除去する。さらに、透明基板10の主面
上に、例えばスパッタ法を用いてCrなどの金属薄膜1
3を(e)のように堆積させる。ついで、この主面の金
属薄膜13上に電子線レジスト14を(e)のようにス
ピン塗布する。
【0065】さらに、上記の位置合わせ用クロスマーク
を電子線描画装置を用いて、位置検出し、この透明基板
10上に形成した段差パターンの座標系を合わせ、所望
のパターンを所定の位置に電子線照射する。ここで、電
子線照射するパターンは、例えば図1に示した透過領域
(φ=πとφ=0との合成領域)のポジネガ反転領域で
ある遮光領域となるパターンである。電子線描画装置の
描画精度に関しては、パターンの重ね合わせを0.1μm
以下にすることができるので、この方式は、例えば縮小
率1/5の露光装置のマスク(レチクル)に適用可能で
ある。
【0066】また、回路パターンに加えて、透明基板1
0の転写領域の周辺部にウェハとの位置合わせマークの
ためのパターンを露光する。この位置合わせマークのパ
ターンは、縮小投影露光装置によって指定されるもので
ある。その後、電子線レジストがポジ型であるかネガ型
であるかに応じて、その露光部分または未露光部分を現
像液により除去し、(f)のように、露出したCr膜を
エッチングする。
【0067】最後に上記の電子線レジストを除去する。
そして、Cr膜パターンの外観検査をする。Cr膜パタ
ーンは、微小なCr膜の残り欠陥は、例えばレーザ光を
照射して除去し、Cr膜の欠け欠陥は、例えば収束イオ
ンビーム法により、有機ガスを添加して当該欠陥箇所に
照射して、カーボン膜の遮光膜を形成することで、欠陥
を修正することができる。
【0068】上記の説明では、透過光の位相を反転させ
る方式として、透明基板10をエッチングする方式を示
したが、透明ガラス基板10上に透明膜を堆積しても良
い。この透明膜としては、例えばスピンオングラス(Spi
n On Glass) などの手段を用いることができる。
【0069】図10は本発明が適用される縮小投影方式
の露光装置の光学系を示す構成図である。
【0070】露光装置15は、光源16と試料17とを
結ぶ光路上には、ビームエクスパンダ18、ミラー1
9、ハーフミラー20(またはビームスプリッタ)、レ
ンズ21、ミラー22、及び対物レンズ23が配設され
ている。また、ハーフミラー20の反射光路上には、ミ
ラー24、レンズ25、ミラー26、対物レンズ27の
各々が順次配設されている。
【0071】そして、マスクM1,M2 の位置に、例えば
図7の(a)及び(b)のように位相シフタを設けたマ
スクを配設する。光源16は、例えばi線(波長365
nm)などの光Lを放射する高圧水銀ランプである。ま
た、試料17(半導体ウェハ)は、X,Yステージ28
上に露光に先行して正確に位置決めしてセットされる。
なお、試料17の表面には、光に感光するフォトレジス
トがスピン塗布されている。
【0072】光源16からの光Lはビームエクスパンダ
18によって拡大され、ミラー19によって屈折された
後、ハーフミラー20によって2つの光L1,L2 に分割
される。その後、2つの光L1,L2 の内の一方の光(L
1)は、そのまま直進してマスクM1 に入射し、もう一方
の光(L2)はミラー24によって屈折された後、マスク
2 に入射する。
【0073】マスクM1 を透過した光は、レンズ21で
集光されミラー22で屈折された後、対物レンズ23に
よって試料17上に露光される。一方、ハーフミラー2
0の反射光路上の光L2 は、ミラー24で屈折される。
さらに、ミラー24の出射光はマスクM2 を透過し、レ
ンズ25で集光され、さらにミラー26で屈折された
後、対物レンズ27により試料17上に露光される。
【0074】なお、図10の露光装置15においては、
2つの光L1,L2 の干渉を防ぐため、光L2 の光軸上に
インコヒーレント変換器(不図示)を挿入してもよい。
また、2つの光L1,L2 の光路差を可干渉距離以上にす
るような透明ガラスを挿入してもよい。さらには、ハー
フミラー20及びミラー24の後段にシャッターを設
け、マスクM1 とマスクM2 の一方を露光後に他方の露
光を行うようにしてもよい。
【0075】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【0076】例えば、上記実施例においては、マスクが
1枚の場合と、2枚の組み合わせから成る場合とを示し
たが、3枚以上の組み合わせであってもよい。
【0077】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0078】すなわち、半導体ウェハ上の光感光レジス
ト膜上に結像させる解像度と焦点深度を大幅に向上させ
ることができると共に、位相シフタの配置上の制約を無
くし、位相差マスクのパターン設計を容易にすることが
できる。
【図面の簡単な説明】
【図1】本発明による露光方法を示すフローチャートで
ある。
【図2】本発明の実施例で実現しようとする回路パター
ンに相当するマスクの一例を示す平面図である。
【図3】図2の回路パターンを得るためのマスクの組み
合わせを示す説明図である。
【図4】図1におけるステップ104,114〜117
の処理内容を図化した説明図である。
【図5】図2の回路パターンに対応する他のマスク組み
合わせを示す説明図である。
【図6】第2の回路パターン例を示す平面図である。
【図7】図6の回路パターンを得るためのマスクの組み
合わせを示す説明図である。
【図8】投影光学系を介して、半導体ウェハ面上に投影
した光の振幅と強度の説明図である。
【図9】本発明にかかるマスクの製造方法を示す図であ
る。
【図10】本発明が適用される縮小投影露光装置の光学
系を示す構成図である。
【図11】位相シフトを有しないマスクの構造を示す断
面図である。
【図12】図11のマスクの光強度分布を示す特性図で
ある。
【図13】位相シフトマスクの構造を示す断面図であ
る。
【図14】図13の光強度分布を示す特性図である。
【図15】一般的なマスクの形状例を示す平面図であ
る。
【符号の説明】
1 ガラス板 2 クロム膜 3 位相シフタ 4 位相シフタ 5 位相シフタ 6 サブ位相シフタ 7 位相シフタ 8 位相シフタ 9 マスク素材 10 透明基板 11 金属薄膜 12 電子線レジスト 13 金属薄膜 14 電子線レジスト 15 露光装置 16 光源 17 試料 18 ビームエクスパンダ 19 ミラー 20 ハーフミラー 21 レンズ 22 ミラー 23 対物レンズ 24 ミラー 25 レンズ 26 ミラー 27 対物レンズ 28 X,Yステージ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体ウェハ上で、所定の領域に含ま
    れ、露光光照射により形成される集積回路パターンに対
    応した図形データを図形の位置座標によりX方向または
    Y方向に並び替え、所定ピッチで前記図形データが示す
    図形を分割し、分割図形に対して順に0度、180度の
    位相差情報を付加した図形データを基に作成した描画デ
    ータにより、位相シフトマスクを作成する工程と、 前記0度、180度の位相差境界部を覆う領域が透過図
    形となる図形データを基に作成した描画データにより、
    遮光マスクを作成する工程と、 前記位相シフトマスクを用い、所定の露光光にて半導体
    ウェハ上のレジスト膜上に露光する工程と、 前記遮光マスクを用い、前記レジスト膜上において、前
    記図形分割部の位相差露光干渉影の痕跡が無くなるよう
    露光し、現像する工程とを有することを特徴とする半導
    体集積回路パターンの形成方法。
  2. 【請求項2】 縮小投影露光を用いて半導体ウェハ上に
    回路パターンを形成するためのマスクの製造方法であっ
    て、半導体ウェハ上で、所定の領域に含まれ、露光光照
    射により形成される集積回路パターンに対応した図形デ
    ータを図形の位置座標によりX方向またはY方向に並び
    替え、所定ピッチで前記図形データが示す図形を分割
    し、分割図形に対して順に0度、180度の位相差情報
    を付加した図形データを基に作成した描画データによ
    り、位相シフトマスクを製作すること、および、前記0
    度、180度の位相差境界部を覆う領域が透過領域とな
    る遮光マスク描画データにより遮光マスクを製作するこ
    とを特徴とするマスクの製造方法。
JP19464393A 1993-08-05 1993-08-05 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法 Expired - Fee Related JP3268692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19464393A JP3268692B2 (ja) 1993-08-05 1993-08-05 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19464393A JP3268692B2 (ja) 1993-08-05 1993-08-05 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法

Publications (2)

Publication Number Publication Date
JPH0750243A JPH0750243A (ja) 1995-02-21
JP3268692B2 true JP3268692B2 (ja) 2002-03-25

Family

ID=16327930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19464393A Expired - Fee Related JP3268692B2 (ja) 1993-08-05 1993-08-05 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法

Country Status (1)

Country Link
JP (1) JP3268692B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544721B1 (en) 1998-06-16 2003-04-08 Canon Kabushiki Kaisha Multiple exposure method
AU2000226927A1 (en) * 2000-02-25 2001-09-03 Hitachi Ltd. Semiconductor integrated circuit device and method of producing the same, and method of producing masks
JP4663857B2 (ja) * 2000-07-25 2011-04-06 ルネサスエレクトロニクス株式会社 レイアウトパターンデータ補正方法及び半導体デバイスの製造方法

Also Published As

Publication number Publication date
JPH0750243A (ja) 1995-02-21

Similar Documents

Publication Publication Date Title
EP0534463B1 (en) Pattern exposing method using phase shift
US5723236A (en) Photomasks and a manufacturing method thereof
US7468240B2 (en) Patterning method using photomask
JP3751051B2 (ja) 位相シフトマスクパターニングのためのi線ステッパリソグラフィ法
US5863677A (en) Aligner and patterning method using phase shift mask
KR100215354B1 (ko) 패턴 형성 방법
JPH08227140A (ja) 位相シフト・リソグラフィ・マスクおよびその製造方法
JPH09127677A (ja) フォトマスク及びその製造方法
JP3279758B2 (ja) 半導体集積回路装置の製造方法
KR100263900B1 (ko) 마스크 및 그 제조방법
US5686208A (en) Process for generating a phase level of an alternating aperture phase shifting mask
US5888677A (en) Exposure mask, method of fabricating same, and method of manufacturing semiconductor device
KR19990023707A (ko) 위상 전이 마스크
JP3164039B2 (ja) フォトマスク及びその製造方法
JP3501688B2 (ja) 露光方法、露光装置、およびデバイス製造方法
JP3347670B2 (ja) マスク及びそれを用いた露光方法
JP3268692B2 (ja) 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法
JPH09120154A (ja) 偏光マスク及びその製作方法及びそれを用いたパターン露光方法及びそれを用いたパターン投影露光装置
JPH05281698A (ja) フォトマスク及びパターン転写方法
JPH08148408A (ja) 露光方法およびそれを用いた半導体集積回路装置の製造方法
JP3696982B2 (ja) 半導体集積回路露光用のフォトマスク
JPH07159970A (ja) 位相シフトマスクおよび露光方法
JPH04175746A (ja) マスク、その製造方法及びそれを用いた像形成方法
JPH0572717A (ja) フオトマスクおよびそれを用いた露光方法
JPH0422954A (ja) マスク、マスクを用いた露光装置及びマスクを用いた露光方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees