JP4178291B2 - 半導体装置の製造方法及び製造用レチクルセット - Google Patents
半導体装置の製造方法及び製造用レチクルセット Download PDFInfo
- Publication number
- JP4178291B2 JP4178291B2 JP2001161999A JP2001161999A JP4178291B2 JP 4178291 B2 JP4178291 B2 JP 4178291B2 JP 2001161999 A JP2001161999 A JP 2001161999A JP 2001161999 A JP2001161999 A JP 2001161999A JP 4178291 B2 JP4178291 B2 JP 4178291B2
- Authority
- JP
- Japan
- Prior art keywords
- mark
- reticle
- region
- section
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【０００１】
【発明の属する技術分野】
発明は、半導体装置の製造方法に関し、特に一つの層を複数枚のレチクルを用いて露光する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置の微細化の進展に伴い、微細ピッチで配置された微細配線を形成することが必要とされている。このような微細配線を形成するために、１つの配線層に対して複数枚のレチクルを用いて露光する技術が導入されてきている。例えば、ゲート長を縮小化するためのフェーズエッジ（Ｐｈａｓｅ Ｅｄｇｅ）技術、微細ピッチパターンを形成する際に倍ピッチのパターンを、半ピッチ分ずらして２回に分けて露光する技術等が知られている。
【０００３】
以下、複数枚のレチクルを使用して１つの配線層を形成する従来のプロセスについて説明する。まず、半導体ウエハの表面上に薄膜を形成し、その上にフォトレジストを塗布する。１枚目のレチクルとウエハとの位置合わせを行なって、レチクルを通してウエハ上のレジスト膜を露光し、パターンを転写する。同様に、２枚目以降のレチクルのパターンを転写する。
【０００４】
すべてのレチクルについてパターンの転写が終了すると、現像処理を行ない、レジストパターンを形成する。現像処理後、表面検査、パターン寸法の検査、及びレチクルの位置合わせ検査を行なう。パターン寸法の検査では、各レチクルごとのパターンの寸法が、基準寸法と比較される。比較結果に基づいて、各レチクルごとに、適正な露光及びフォーカス条件でパターンが転写されているか否かが判断される。
【０００５】
位置合わせ検査では、下地に形成されている検査マークと、レジストパターンで形成された検査マークとの位置ずれや、異なるレチクルで転写されたレジストパターン同士の位置ずれが計測される。これにより、下地パターンとの位置合わせや、同一層内のパターンの位置合わせが適正に行われているか否かが判断される。
【０００６】
【発明が解決しようとする課題】
複数枚のレチクルを使用する場合、レチクルごとの適正な露光量にはばらつきがある。例えば、ハーフトーン位相シフトマスク、バイナリマスク、レベンソン型位相シフトマスク等の種類ごとに適正露光量は異なる。また、σの大小や斜入射照明等の光学条件の相違によっても、適正な露光量が異なる。さらに、パターン形成のために主となるマスクや、補助的な役割を持つマスク等のマスクの用途の相違によっても、適正露光量が異なる。
【０００７】
適正な露光量が、レジスト膜を現像するために必要となるしきい値未満であるようなレチクルもある。このようなレチクルを用いて、アライメントマークや検査用マークを解像することはできない。アライメントマークは、より上層の配線層を形成するときの位置合わせの基準となるマークである。検査用マークは、下層、同一層、または上層のパターンと、当該レチクルで転写されたパターンとの位置ずれを検査するためのマークである。
【０００８】
アライメントマークを形成することができないため、適正露光量の低いレチクルで転写されるパターンに、上層のパターンを直接位置合わせすることができない。また、検査用マークを形成することができないため、適正露光量の低いレチクルで転写されるパターンと、他のパターンとの位置ずれの有無を検査することができない。
【０００９】
本発明の目的は、適正露光量の低いレチクルであっても、当該レチクルを用いてアライメントマークや検査用マークを形成することが可能な半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
発明の一観点によると、表面上に第１の領域と第２の領域とが画定された基板の該表面上に形成されたレジスト膜の前記第１の領域上の部分を、第１のレチクル内の、転写すべきパターンの形成された領域を透過した第１の強度の光で露光する第１の露光工程と、前記基板の前記第２の領域上のレジスト膜を、前記第１の強度よりも弱い第２の強度の光で露光する第２の露光工程と、前記レジスト膜の前記第１の領域内及び前記第２の領域内を、第２のレチクルの、転写すべきパターンの形成された領域を透過し、前記第１の強度よりも弱い第３の強度をもった光で露光する第３の露光工程と、露光された前記レジスト膜を現像する工程とを有し、前記第２の露光工程における前記第２の領域上の前記レジスト膜の露光量は、前記現像工程で該レジスト膜が現像されない程度の露光量であり、前記第３の露光工程における露光量も、前記現像工程で該レジスト膜が現像されない程度の露光量であり、前記第２の領域内において、前記第２の露光工程における露光量と前記第３の露光工程における露光量との和は、前記現像工程で現像されるのに十分な露光量である半導体装置の製造方法が提供される。
【００１２】
第２の露光工程で、レジスト膜の露光量の底上げが行われる。露光量の底上げが行われた部分に、第３の露光工程でパターンを転写すると、転写されたパターンを解像することができる。
【００１９】
【発明の実施の形態】
図１を参照して、本発明の実施例による半導体装置の製造方法で用いられるレチクルとウエハとの関係について説明する。
【００２０】
図１（Ａ）は、露光される半導体ウエハの表面上に画定された長方形または正方形の区画１（ハッチを付した領域が１つの区画に相当）の配置を示す。１ショットで、１つの区画１内の領域が露光される。各区画１の外周近傍領域２が、当該区画に隣接する区画の外周近傍領域と重なっている。外周近傍領域２の内側に、電子回路パターンを形成すべき回路パターン領域３が配置されている。外周近傍領域２は、ウエハを各チップに分割するときのスクライブラインにほぼ一致する。
【００２１】
図１（Ｂ）は、縮小投影露光用のレチクルの一例を示す平面図である。外周部に配置された遮光領域５の内側に、露光すべきパターンが形成された長方形または正方形のパターン領域が配置されている。パターン領域内に、その相互に隣り合う２本の辺に沿った細長いマーク領域１０が配置され、他の２本の辺に沿った細長いマージン領域１１が配置されている。マーク領域１０及びマージン領域１１の内側に回路パターン領域１６が配置されている。
【００２２】
露光時にマーク領域１０及びマージン領域１１を透過した光が、図１（Ａ）に示した外周近傍領域２を照射し、回路パターン領域１６を透過した光が、ウエハ上の回路パターン領域３を照射する。ウエハ上の複数の区画１を順番に露光すると、１つの外周近傍領域２は、マーク領域１０を透過した光で一度露光され、マージン領域１１を透過した光で再度露光される。なお、露光の順序は逆になる場合もある。
【００２３】
検査マーク領域１０内に、アライメントマーク領域１２及び検査マーク領域１４が配置されている。アライメントマーク領域１２内にアライメントマークが形成され、検査マーク領域１４内に検査マークが形成されている。マージン領域１１のうち、ウエハの外周近傍領域２内に転写されたアライメントマークを内包する領域に対応する部分に、アライメントマークマージンパターン１３が配置されている。同様に、マージン領域１１のうち、ウエハの外周近傍領域２内に転写された検査マークを内包する領域に対応する部分に、検査マークマージンパターン１５が配置されている。アライメントマーク、検査マーク、アライメントマークマージンパターン１３、及び検査マークマージンパターン１５の構成については、後に詳しく説明する。
【００２４】
図２に、２枚のレチクルを用いてゲート電極を形成した半導体集積回路装置の一例を示す。半導体基板上に活性領域２０が画定されている。活性領域２０と交差するように複数のゲート電極２１が形成されている。以下、ゲート電極２１の形成方法について説明する。
【００２５】
ゲート電極を構成する導電膜、例えば多結晶シリコン膜の表面上にポジレジストを塗布する。ハーフトーン位相シフトマスクを用いて、目的とするゲート長よりも長いゲート長を有するゲートパターンになるように１回目の露光を行なう。このとき、ゲート電極以外の同一層内の他のパターンの露光も行なわれる。次に、レベンソン型位相シフトマスクを用いて、ゲート電極部分の露光を行い、ゲート長を縮小化させる。ハーフトーン位相シフトマスクを用いた露光時には、１ショットで、レジスト膜を現像するのに十分な露光量が得られる。これに対し、レベンソン型位相シフトマスクを用いた露光時には、レジスト膜を現像するためのしきい値以下の露光量になるように、弱い光で露光が行なわれる。
【００２６】
次に、図３〜図８を参照して、図１（Ｂ）に示したレチクルの検査マーク領域１４及び検査マークマージンパターン１５の構成について説明する。図３、図４、図６及び図７に示した通常露光量用レチクル及び低露光量用レチクルは、それぞれ例えば図２のゲート電極形成時のハーフトーン位相シフトマスク及びレベンソン型位相シフトマスクに相当する。なお、図４〜図７において、左下がりのハッチは遮光領域を表し、右下がりのハッチは部分透過領域を表す。
【００２７】
図３は、第１〜第１０の実施例による各種マークの構成を示す。第１、第５、及び第８の実施例は、下地パターンの検査マーク（主尺マーク）に対する、低露光用レチクルで転写される検査マーク（副尺マーク）の位置ずれを検査するためのマーク及びパターンの構成例である。第３、第４、第７及び第９の実施例は、通常露光量用レチクルで転写される検査マーク（主尺マーク）に対する、低露光量用レチクルで転写される検査マーク（副尺マーク）の位置ずれを検査するための構成例である。第２、第６、及び第１０の実施例は、低露光量用レチクルで転写される検査マーク（主尺マーク）に対する、上層の検査マーク（副尺マーク）の位置ずれを検査するための構成例である。
【００２８】
図４の参考例は、下地の検査マーク（主尺マーク）に対して、通常露光量用レチクルで転写される検査マーク（副尺マーク）の位置ずれを検査するための例である。主尺マークは、遮光領域内に配置されており、正方形の外周の頂点近傍を除く４本の辺に沿った４本の直線状の透過領域（抜きパターン）で構成される。通常露光量用レチクルの検査マーク領域に、主尺マークを画定する正方形よりも小さな正方形の外周の頂点近傍を除く４本の辺に沿った４本の直線状のパターンで構成された副尺マークが配置されている。副尺マークは、遮光領域内に配置された透過領域により構成される。
【００２９】
低露光量用レチクルの、対応する検査マーク領域は、遮光されている。また、通常露光量用レチクル及び低露光量用レチクルの、対応する検査マークマージンパターンは、遮光膜で構成される。通常露光量用レチクルを用いて露光することにより、副尺マークを解像することができる。以下の各実施例において、特に断らない限り、主尺マーク及び副尺マークは、参考例の主尺マーク及び副尺マークと同様のパターンを有する。
【００３０】
第１〜第４の実施例においては、通常露光量用レチクル及び低露光量用レチクルのマージンパターンは、共にＣｒ膜等の遮光膜で形成される。
【００３１】
まず、第１の実施例について説明する。図４の第１の実施例の欄に示したように、下地表面に主尺マークが形成されている。低露光量用レチクルの検査マーク領域に、副尺マークが形成されている。副尺マークは、遮光領域内に配置された透過領域で構成される。通常露光量用レチクルの、対応する検査マーク領域に、透過率２％〜５０％の部分透過膜が形成されている。部分透過膜は、例えばＭｏＳｉＯＮで形成される。
【００３２】
図８に、ポジレジスト膜のＤＲ曲線の一例を示す。横軸は露光量を単位「ｍＪ／ｃｍ2」で表し、縦軸は現像速度を単位「ｎｍ／ｓ」で表す。露光量がａ点を超えると現像速度が急激に増加し、露光量がｂ点でほぼ飽和する。ａ点の露光量を、非現像上限しきい値と呼び、ｂ点の露光量を現像下限しきい値と呼ぶこととする。
【００３３】
図４に示した第１の実施例の通常露光量用レチクルの検査マーク領域を透過して弱められた光による露光量が、非現像上限しきい値以下になるように、部分透過膜の透過率が調節されている。低露光量用レチクルを用いて露光する時は、露光光の強度が低いため、レチクルの透過領域に対応するレジスト膜の露光量が、非現像上限しきい値以下である。このため、低露光量用レチクルを用いた露光のみでは、副尺マークを解像することができない。
【００３４】
第１の実施例では、副尺マークが転写される領域のレジスト膜が、通常露光量用レチクルの検査マーク領域を透過して弱められた光で露光され、露光量が底上げされている。通常露光量用レチクルの検査マーク領域を透過して弱められた光による露光量と、低露光量用レチクルの透過領域を透過した光による露光量との和が、現像下限しきい値以上になるように、通常露光量用レチクルの検査マーク領域の透過率が調節されている。このため、副尺マークを解像することができる。下地の主尺マークと、副尺マークとの位置ずれを検出することにより、低露光量用レチクルの位置合わせ誤差を評価することができる。
【００３５】
上記第１の実施例では、通常露光量用レチクルの検査マーク領域に部分透過膜を形成したが、部分透過膜の代わりに解像限界以下の微細なパターンを配置してもよい。例えば、図５（Ａ）に示したようなメッシュパターンや、図５（Ｂ）に示した縞状パターンを配置してもよい。ハーフトーン位相シフトマスクに用いられる部分透過膜は、所望の位相シフト量を得るために透過率の制約を受けるが、微細パターンを利用することにより、透過率を容易に調節することができる。
【００３６】
図３及び図４に示した第２の実施例では、第１の実施例の場合に配置されていた下地の主尺パターンが形成されていない。その他の構成は、第１の実施例の場合と同様である。この場合には、低露光量用レチクルで転写された検査マークが、上層に形成されるパターンとの相対位置検査用の主尺マークとして利用される。
【００３７】
図３及び図４に示した第３の実施例では、通常露光量用レチクルの検査マーク領域が、部分透過膜の形成された部分透過領域とされ、この部分透過領域内に、透過領域からなる主尺マークが形成されている。主尺マークは、部分透過膜に形成された抜きパターンで構成される。低露光量用レチクルの検査マーク領域の構成は、第１の実施例の場合と同様である。この場合には、通常露光量用レチクルを用いた露光時に、主尺マークを解像するのに十分な露光が行われる。同時に、副尺マークに対応する部分が、非解像上限しきい値以下の露光量になるように露光され、露光量の底上げが行なわれる。これにより、副尺マークを解像することができる。主尺マークと副尺マークとの位置ずれを検出することにより、通常露光量用レチクルと低露光量用レチクルとの位置合わせ誤差を評価することができる。
【００３８】
図３及び図４に示した第４の実施例では、第３の実施例の主尺マークの代わりに、ボックスタイプの検査マークが用いられている。低露光量用レチクルの検査マーク領域の構成は、第３の実施例の場合と同様である。ボックスタイプの検査マークは、その外周の縁で、基準となる位置を規定する。第４の実施例のボックスタイプの検査マークは、外周が画定された解像限界以下の微細なメッシュパターンで構成されている。この場合も、第３の実施例と同様の効果を得ることができる。
【００３９】
なお、微細なメッシュパターンの代わりに、外周の画定された他の微細パターンを用いてもよい。例えば、図５（Ｃ）に示したような、外周の画定された縞状パターンを用いてもよい。また、図５（Ｄ）に示したように、部分透過膜を正方形状にパターニングして構成されたボックスタイプの検査マークを利用してもよい。
【００４０】
図３および図６に示した第５〜第７の実施例では、通常露光量用レチクルの検査マークマージンパターン（図１（Ｂ）に示した検査マークマージンパターン１５）が、部分透過膜または解像限界以下の微細パターンで形成されている。この検査マークマージンパターンを透過して弱められた光で露光することにより、低露光量用レチクルを用いて転写されるべき検査マークの露光量不足が補われる。これにより、低露光量用レチクルを用いて検査マークを解像することが可能になる。
【００４１】
第５の実施例では、下地に主尺マークが形成されており、低露光量用レチクルを用いて副尺マークが解像される。これにより、下地パターンと低露光量用レチクルとの位置合わせ誤差を評価することができる。
【００４２】
第６の実施例では、第５の実施例の下地の主尺マークが形成されておらず、低露光量用レチクルで転写された検査用マークが、上層のパターンとの位置合わせ誤差を評価するための主尺マークとして利用される。
【００４３】
第７の実施例では、通常露光量用レチクルの検査マーク領域に主尺マークが形成され、低露光量用レチクルの検査マーク領域に副尺マークが形成されている。主尺マーク及び副尺マーク共に、遮光領域内に配置されている。これにより、通常露光量用レチクルと低露光量用レチクルとの位置合わせ誤差を評価することができる。
【００４４】
第５の実施例の通常露光量用レチクルの検査マーク領域を遮光する代わりに、検査マーク領域に部分透過膜を配置した第１１の実施例の構成としてもよい。第１１の実施例は、部分透過膜を透過した光による１回の露光では、十分な露光量を得ることができない場合に有効である。また、第６の実施例の通常露光量用レチクルの検査マーク領域を遮光する代わりに、検査マーク領域に部分透過膜を配置してもよい。
【００４５】
図３及び図７に示した第８〜第１０の実施例では、通常露光量用レチクルの検査マークマージンパターンの全域が遮光領域とされ、低露光量用レチクルの検査マークマージンパターンの全域が、透過領域とされている。低露光量用レチクルの検査マークマージンパターンを透過した光が、低露光量用レチクルにより転写されるべき検査マークの露光量不足を補う。このため、低露光量用レチクルのパターン転写時の１ショットの露光量が、現像下限しきい値の１／２以上かつ現像下限しきい値未満である場合に、第８〜第１０の実施例が有効である。
【００４６】
第８の実施例では、下地の主尺マークと、低露光量用レチクルで転写される副尺マークとの位置ずれが検出される。第９の実施例では、通常露光量用レチクルで転写される主尺マークと低露光量用レチクルで転写される副尺マークとの位置ずれが検出される。第１０の実施例では、低露光量用レチクルで転写される検査マークが、上層のパターンの位置ずれ検査用の主尺マークとして利用される。
【００４７】
第８〜第１０の実施例では、低露光量用レチクルの検査マークマージンパターンの全域を透過領域としたが、第１２〜第１４の実施例のように、検査マークマージンパターンの全域に部分透過膜を配置してもよい。完全な透過領域とすることなく部分透過膜を配置することにより、露光量の底上げ量を調節することができる。
【００４８】
図３に示した第３の実施例では、通常露光量用レチクルの検査マークマージンパターンの全域を遮光領域とし、主尺マークを部分透過領域内に配置したが、第３の実施例において、検査マークマージンパターンの全域を、第７の実施例のように部分透過領域としてもよい。
【００４９】
この第３の実施例の変形例の場合、副尺マークが転写される領域は、通常露光量用レチクルの検査マークマージンパターンを透過して弱められた光、及び検査マーク領域を透過して弱められた光により、露光量が底上げされる。このような構成を採用することにより、通常露光量用レチクルの検査マークマージンパターンや検査マーク領域に形成する部分透過膜の透過率が低い場合にも、露光量の十分な底上げを行うことが可能になる。
【００５０】
上記実施例による方法を用いて実際に検査マークを形成した。以下、検査マークの具体的な形成方法及びその評価結果について説明する。
【００５１】
表面上に回路パターンの形成されたシリコン基板上に、厚さ３ｎｍの酸化シリコン膜、及び厚さ２００ｎｍの多結晶シリコン膜を、化学気相成長（ＣＶＤ）により順次成膜した。多結晶シリコン膜上に厚さ３０ｎｍの窒化シリコン膜を形成した。この窒化シリコン膜は、露光時に反射防止膜として機能する。窒化シリコン膜の表面上に、ＫｒＦ用化学増幅型ポジレジストを塗布し、厚さ３９０ｎｍのレジスト膜を形成した。
【００５２】
ＫｒＦ用のハーフトーン位相シフトマスク（通常露光量用レチクルに相当）を用い、第１回目の露光を行なった。このハーフトーン位相シフトマスクに用いられている部分透過膜の透過率は６％である。第１回目の露光は、内径０．３７５、外径０．７５の輪帯状光束を用い、開口数を０．６０、露光量を３０〜３５ｍＪ／ｃｍ2とした条件の下で、斜入射輪帯照明により行なった。この第１回目の露光は、図２に示したゲート電極２１の配置される層のすべてのパターン形成に関わっている。
【００５３】
次に、ＫｒＦ用レベンソン型位相シフトマスク（低露光量用レチクルに相当）を用い、第２回目の露光を行なった。第２回目の露光は、開口数ＮＡを０．６８、σを０．４０、露光量を１０〜１１ｍＪ／ｃｍ2とした条件の下で行なった。この第２回目の露光は、ゲート長の縮小化にのみ関わっている。縮小化後のゲート電極パターンの線幅は、約１００ｎｍである。
【００５４】
従来の方法で検査マークを形成したところ、レベンソン型位相シフトマスクで転写されるべき副尺マークが、十分解像されなかった。これは、第２回目の露光時の露光量が不足しているためである。図３及び図４に示した第３の実施例による方法で検査マークを形成したところ、レベンソン型位相シフトマスクで形成される副尺マークを解像することできた。検査マークの抜きパターンの内部に、レジストの残渣は観測されなかった。これにより、精度の高い位置ずれ検査を行なうことが可能になる。
【００５５】
第２回目の露光時の露光量を８〜９ｍＪ／ｃｍ2とすると、第３の実施例による方法でも、副尺マークの抜きパターンの内部に薄いレジストの残渣が観察された。上述の第３の実施例の変形例のように、ハーフトーン位相シフトマスクの検査マークに対応する検査マークマージンパターンの全域を部分透過領域とすると、残渣の無い副尺マークを形成することができた。
【００５６】
上記実施例では、位置ずれ検査用の検査マークを形成したが、同様の方法により、位置合わせ用のアライメントマークを形成することも可能である。特に、縮小化されたゲートパターンに、上層パターンの位置合わせを行いたい場合に、ゲート長縮小化用のレベンソン型位相シフトマスクでアライメントマークを転写することが好ましい。上記実施例による方法を用いることにより、露光量が低い条件で用いられるレベンソン型位相シフトマスクによってアライメントマークを転写することができる。
【００５７】
上述の実施例から、以下の付記に示した発明が導出される。
（付記１） 表面上に第１の領域と第２の領域とが画定された基板の該表面上に形成されたレジスト膜の前記第１の領域上の部分を、第１のレチクル内の、転写すべきパターンの形成された領域を透過した第１の強度の光で露光する第１の露光工程と、
前記基板の前記第２の領域上のレジスト膜を、前記第１の強度よりも弱い第２の強度の光で露光する第２の露光工程と、
前記レジスト膜の前記第１の領域内及び前記第２の領域内を、第２のレチクルの、転写すべきパターンの形成された領域を透過し、前記第１の強度よりも弱い第３の強度をもった光で露光する第３の露光工程と、
露光された前記レジスト膜を現像する工程と
を有する半導体装置の製造方法。
（付記２） 前記第２の露光工程における前記第２の領域上の前記レジスト膜の露光量は、前記現像工程で該レジスト膜が現像されない程度の露光量であり、前記第３の露光工程における露光量も、前記現像工程で該レジスト膜が現像されない程度の露光量であり、前記第２の領域内において、前記第２の露光工程における露光量と前記第３の露光工程における露光量との和は、前記現像工程で現像されるのに十分な露光量である付記１に記載の半導体装置の製造方法。
（付記３） 前記第２の露光工程において、前記第１の露光工程で前記第１の領域上の前記レジスト膜に光を照射すると同時に、前記第１のレチクルの、前記第２の領域に対応する部分透過領域を透過して強度の弱められた光を、前記第２の領域上の前記レジスト膜に照射する付記１または２に記載の半導体装置の製造方法。
（付記４） 前記基板の前記第２の領域内に第１のマークが形成されており、前記第２のレチクルの、前記第２の領域に対応する領域内に第２のマークが形成されており、
前記現像工程の後に、前記第２のマークの転写されたパターンと、前記第１のマークとの位置ずれ量を検出する工程を含む付記３に記載の半導体装置の製造方法。
（付記５） 前記第１のレチクルの、前記第２の領域に対応する領域に、露光光の一部を吸収し、一部を透過させる部分透過膜が形成されている付記４に記載の半導体装置の製造方法。
（付記６） 前記第１のレチクルの、前記第２の領域に対応する領域が、遮光領域内に、前記第２の位置合わせ用パターンよりも微細な透過パターンを配置することによって構成されている付記４に記載の半導体装置の製造方法。
（付記７） 前記第１のレチクルの、前記第２の領域に対応する領域内に第３のマークが形成されており、前記第２のレチクルの、前記第２の領域に対応する領域内に第４のマークが形成されており、
前記現像工程の後に、前記第３のマークの転写されたパターンと、前記第４のマークの転写されたパターンとの位置ずれ量を検出する工程を含む付記３に記載の半導体装置の製造方法。
（付記８） 前記第１のレチクルの、前記第２の領域に対応する領域が、露光光の一部を吸収し一部を透過させる部分透過膜の形成された領域内に、前記第３のマークが配置された構成とされている付記７に記載の半導体装置の製造方法。
（付記９） 前記第３のマークの外周が遮光領域と透過領域との境界によって画定され、該第３のマークの内部は、微細な透過領域と遮光領域とが配置された構成とされている付記７に記載の半導体装置の製造方法。
（付記１０） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第３のマークが、前記第１のレチクルのマーク領域内に配置され、前記第４のマークが、前記第２のレチクルのマーク領域内に配置され、前記第１のレチクルのマージン領域のうち、前記第４のマークの転写されたパターンを含む領域に対応する部分が部分透過領域とされている付記７に記載の半導体装置の製造方法。
（付記１１） 前記第３のマークが、前記第１のレチクルのマーク領域内に設けられた部分透過領域内に配置されている付記１０に記載の半導体装置の製造方法。
（付記１２） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のマークが、前記第２のレチクルのマーク領域内に配置され、前記第１のレチクルの前記部分透過領域が該第１のレチクルのマーク領域内に配置されている付記４に記載の半導体装置の製造方法。
（付記１３） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のマークが、前記第２のレチクルのマーク領域内に配置され、前記第１のレチクルの前記部分透過領域が該第１のレチクルのマージン領域内に配置されている付記４に記載の半導体装置の製造方法。
（付記１４） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第３のマークが形成されており、前記第２のレチクルのマージン領域のうち、前記第３のマークが転写された前記基板の表面上のパターンを内包する領域に対応する部分が露光光を透過させる透過領域とされており、
前記第２の露光工程において、前記第２のレチクルのマージン領域内の前記透過領域を透過した光で、前記第２の領域上のレジスト膜を露光する付記２に記載の半導体装置の製造方法。
（付記１５） 露光すべき基板の表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分がスクライブラインに相当する該基板の一つの層を露光するための第１及び第２のレチクルであって、
相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、
前記第２のレチクルのマーク領域内に第５のマークが配置されており、
前記第１のレチクルのマーク領域のうち、前記基板上の前記第５のマークの転写されるパターンを内包する領域に対応する部分が、露光光の一部を透過させる部分透過領域とされている前記第１及び第２のレチクルを含む半導体装置製造用レチクルセット。
（付記１６） 前記第１のレチクルのマージン領域のうち、前記基板上の前記第５のマークの転写されるパターンを内包する領域に対応する部分が遮光されている付記１５に記載の半導体装置製造用レチクルセット。
（付記１７） 前記第１のレチクルのマーク領域内の前記部分透過領域内に、前記第５のマークの転写されたパターンとの位置ずれを検査するためのパターンを転写する第６のマークが形成されている付記１５または１６に記載の半導体装置製造用レチクルセット。
（付記１８） 露光すべき基板の表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分がスクライブラインに相当する該基板の一つの層を露光するための第１及び第２のレチクルであって、
相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、
前記第２のレチクルのマーク領域内に第７のマークが配置されており、
前記第１のレチクルのマージン領域のうち、前記基板上の前記第７のマークの転写されるパターンを内包する領域に対応する部分が、部分透過領域とされている前記第１及び第２のレチクルを含む半導体装置製造用レチクルセット。
（付記１９） 露光すべきレジスト膜が表面上に形成された基板の該表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分がスクライブラインに相当する該基板の一つの層を露光するための第１及び第２のレチクルであって、
相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、
前記第１のレチクルには、前記レジスト膜を現像するためのしきい値以上の露光量を与える強度の光で露光するためのパターンが形成されており、前記第２のレチクルには、該しきい値よりも低い露光量を与える強度の光で露光するためのパターンが形成されており、
前記第２のレチクルのマーク領域内に第８のマークが配置されており、マージン領域のうち、前記基板上の前記第８のマークの転写されるパターンを内包する領域に対応する部分が、露光光を透過させる透過領域とされている半導体装置製造用レチクルセット。
（付記２０） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第９のマークが形成されており、前記第２のレチクルのマージン領域のうち、前記第９のマークが転写された前記基板の表面上のパターンを内包する領域に対応する部分が露光光の一部を透過させる部分透過領域とされており、
前記第２の露光工程において、前記第２のレチクルのマージン領域内の前記部分透過領域を透過した光で、前記第２の領域上のレジスト膜を露光する付記２に記載の半導体装置の製造方法。
（付記２１） 露光すべきレジスト膜が表面上に形成された基板の該表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分がスクライブラインに相当する該基板の一つの層を露光するための第１及び第２のレチクルであって、
相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、
前記第１のレチクルには、前記レジスト膜を現像するためのしきい値以上の露光量を与える強度の光で露光するためのパターンが形成されており、前記第２のレチクルには、該しきい値よりも低い露光量を与える強度の光で露光するためのパターンが形成されており、
前記第２のレチクルのマーク領域内に第１０のマークが配置されており、マージン領域のうち、前記基板上の前記第１０のマークの転写されるパターンを内包する領域に対応する部分が、露光光の一部を透過させる部分透過領域とされている半導体装置製造用レチクルセット。
（付記２２） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第１１のマークが形成されており、前記第１のレチクルのマージン領域のうち前記第１１のマークが転写されたパターンを含む領域に対応する部分、前記第１のレチクルのマーク領域のうち前記第１１のマークが転写されたパターンを含む領域に対応する部分、及び前記第２のレチクルのマージン領域のうち前記第１１のマークが転写されたパターンを含む領域に対応する部分の少なくとも２つが部分透過領域とされている付記３に記載の半導体装置の製造方法。
（付記２３） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第１２のマークが形成されており、前記第１のレチクルのマーク領域のうち前記第１２のマークが転写されたパターンを含む領域に対応する部分が部分透過領域とされており、
前記レジスト膜を現像する工程の後、前記第１２のマークが転写された主パターンと、該主パターンよりも上層に形成された副パターンとの位置ずれを検査する工程を有する付記１または２に記載の半導体装置の製造方法。
（付記２４） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第１３のマークが形成されており、前記第１のレチクルのマージン領域のうち前記第１３のマークが転写されたパターンを含む領域に対応する部分が部分透過領域とされており、
前記レジスト膜を現像する工程の後、前記第１３のマークが転写された主パターンと、該主パターンよりも上層に形成された副パターンとの位置ずれを検査する工程を有する付記１または２に記載の半導体装置の製造方法。
（付記２５） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第１４のマークが形成されており、前記第２のレチクルのマージン領域のうち前記第１４のマークが転写されたパターンを含む領域に対応する部分が透過領域とされており、
前記レジスト膜を現像する工程の後、前記第１４のマークが転写された主パターンと、該主パターンよりも上層に形成された副パターンとの位置ずれを検査する工程を有する付記１または２に記載の半導体装置の製造方法。
【００５８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、露光量の底上げを行うことにより、現像のためのしきい値よりも低い露光量となる条件下で用いられるレチクルによって、検査マークやアライメントマークを転写することが可能になる。
【図面の簡単な説明】
【図１】縮小投影露光されるウエハの表面内の、１ショットで露光される区画を示す図、及びレチクルの平面図である。
【図２】ゲート電極パターンの一例を示す平面図である。
【図３】第１〜第１０の実施例による半導体装置の製造方法で用いられる通常露光量用レチクル及び低露光量用レチクルのマージンパターン及び検査マーク領域の構成、下地パターン及び上層パターンの構成を示す図表である。
【図４】参考例、及び第１〜第４の実施例による半導体装置の製造方法で用いられる下地パターン、通常露光量用レチクル及び低露光量用レチクルの検査マーク領域の構成を示す図表である。
【図５】通常露光量用レチクルの検査マークマージンパターン、及び検査マーク領域の構成を模式的に表した図である。
【図６】第５〜第７の実施例による半導体装置の製造方法で用いられる下地パターン、通常露光量用レチクルの検査マークマージンパターンと検査マーク領域の構成、及び低露光量用レチクルの検査マーク領域の構成を示す図表である。
【図７】第８〜第１０の実施例による半導体装置の製造方法で用いられる下地パターン、通常露光量用レチクルの検査マーク領域の構成、及び低露光量用レチクルの検査マークマージンパターンと検査マーク領域の構成を示す図表である。
【図８】ポジレジストの露光量と現像速度との関係の一例を示すグラフである。
【符号の説明】
１ 区画
２ 外周近傍領域
３ 回路パターン領域
５ 遮光領域
１０ マーク領域
１１ マージン領域
１２ アライメントマーク領域
１３ アライメントマークマージンパターン
１４ 検査マーク領域
１５ 検査マークマージンパターン
１６ 回路パターン領域
２０ 活性領域
２１ ゲート電極
【発明の属する技術分野】
発明は、半導体装置の製造方法に関し、特に一つの層を複数枚のレチクルを用いて露光する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置の微細化の進展に伴い、微細ピッチで配置された微細配線を形成することが必要とされている。このような微細配線を形成するために、１つの配線層に対して複数枚のレチクルを用いて露光する技術が導入されてきている。例えば、ゲート長を縮小化するためのフェーズエッジ（Ｐｈａｓｅ Ｅｄｇｅ）技術、微細ピッチパターンを形成する際に倍ピッチのパターンを、半ピッチ分ずらして２回に分けて露光する技術等が知られている。
【０００３】
以下、複数枚のレチクルを使用して１つの配線層を形成する従来のプロセスについて説明する。まず、半導体ウエハの表面上に薄膜を形成し、その上にフォトレジストを塗布する。１枚目のレチクルとウエハとの位置合わせを行なって、レチクルを通してウエハ上のレジスト膜を露光し、パターンを転写する。同様に、２枚目以降のレチクルのパターンを転写する。
【０００４】
すべてのレチクルについてパターンの転写が終了すると、現像処理を行ない、レジストパターンを形成する。現像処理後、表面検査、パターン寸法の検査、及びレチクルの位置合わせ検査を行なう。パターン寸法の検査では、各レチクルごとのパターンの寸法が、基準寸法と比較される。比較結果に基づいて、各レチクルごとに、適正な露光及びフォーカス条件でパターンが転写されているか否かが判断される。
【０００５】
位置合わせ検査では、下地に形成されている検査マークと、レジストパターンで形成された検査マークとの位置ずれや、異なるレチクルで転写されたレジストパターン同士の位置ずれが計測される。これにより、下地パターンとの位置合わせや、同一層内のパターンの位置合わせが適正に行われているか否かが判断される。
【０００６】
【発明が解決しようとする課題】
複数枚のレチクルを使用する場合、レチクルごとの適正な露光量にはばらつきがある。例えば、ハーフトーン位相シフトマスク、バイナリマスク、レベンソン型位相シフトマスク等の種類ごとに適正露光量は異なる。また、σの大小や斜入射照明等の光学条件の相違によっても、適正な露光量が異なる。さらに、パターン形成のために主となるマスクや、補助的な役割を持つマスク等のマスクの用途の相違によっても、適正露光量が異なる。
【０００７】
適正な露光量が、レジスト膜を現像するために必要となるしきい値未満であるようなレチクルもある。このようなレチクルを用いて、アライメントマークや検査用マークを解像することはできない。アライメントマークは、より上層の配線層を形成するときの位置合わせの基準となるマークである。検査用マークは、下層、同一層、または上層のパターンと、当該レチクルで転写されたパターンとの位置ずれを検査するためのマークである。
【０００８】
アライメントマークを形成することができないため、適正露光量の低いレチクルで転写されるパターンに、上層のパターンを直接位置合わせすることができない。また、検査用マークを形成することができないため、適正露光量の低いレチクルで転写されるパターンと、他のパターンとの位置ずれの有無を検査することができない。
【０００９】
本発明の目的は、適正露光量の低いレチクルであっても、当該レチクルを用いてアライメントマークや検査用マークを形成することが可能な半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
発明の一観点によると、表面上に第１の領域と第２の領域とが画定された基板の該表面上に形成されたレジスト膜の前記第１の領域上の部分を、第１のレチクル内の、転写すべきパターンの形成された領域を透過した第１の強度の光で露光する第１の露光工程と、前記基板の前記第２の領域上のレジスト膜を、前記第１の強度よりも弱い第２の強度の光で露光する第２の露光工程と、前記レジスト膜の前記第１の領域内及び前記第２の領域内を、第２のレチクルの、転写すべきパターンの形成された領域を透過し、前記第１の強度よりも弱い第３の強度をもった光で露光する第３の露光工程と、露光された前記レジスト膜を現像する工程とを有し、前記第２の露光工程における前記第２の領域上の前記レジスト膜の露光量は、前記現像工程で該レジスト膜が現像されない程度の露光量であり、前記第３の露光工程における露光量も、前記現像工程で該レジスト膜が現像されない程度の露光量であり、前記第２の領域内において、前記第２の露光工程における露光量と前記第３の露光工程における露光量との和は、前記現像工程で現像されるのに十分な露光量である半導体装置の製造方法が提供される。
【００１２】
第２の露光工程で、レジスト膜の露光量の底上げが行われる。露光量の底上げが行われた部分に、第３の露光工程でパターンを転写すると、転写されたパターンを解像することができる。
【００１９】
【発明の実施の形態】
図１を参照して、本発明の実施例による半導体装置の製造方法で用いられるレチクルとウエハとの関係について説明する。
【００２０】
図１（Ａ）は、露光される半導体ウエハの表面上に画定された長方形または正方形の区画１（ハッチを付した領域が１つの区画に相当）の配置を示す。１ショットで、１つの区画１内の領域が露光される。各区画１の外周近傍領域２が、当該区画に隣接する区画の外周近傍領域と重なっている。外周近傍領域２の内側に、電子回路パターンを形成すべき回路パターン領域３が配置されている。外周近傍領域２は、ウエハを各チップに分割するときのスクライブラインにほぼ一致する。
【００２１】
図１（Ｂ）は、縮小投影露光用のレチクルの一例を示す平面図である。外周部に配置された遮光領域５の内側に、露光すべきパターンが形成された長方形または正方形のパターン領域が配置されている。パターン領域内に、その相互に隣り合う２本の辺に沿った細長いマーク領域１０が配置され、他の２本の辺に沿った細長いマージン領域１１が配置されている。マーク領域１０及びマージン領域１１の内側に回路パターン領域１６が配置されている。
【００２２】
露光時にマーク領域１０及びマージン領域１１を透過した光が、図１（Ａ）に示した外周近傍領域２を照射し、回路パターン領域１６を透過した光が、ウエハ上の回路パターン領域３を照射する。ウエハ上の複数の区画１を順番に露光すると、１つの外周近傍領域２は、マーク領域１０を透過した光で一度露光され、マージン領域１１を透過した光で再度露光される。なお、露光の順序は逆になる場合もある。
【００２３】
検査マーク領域１０内に、アライメントマーク領域１２及び検査マーク領域１４が配置されている。アライメントマーク領域１２内にアライメントマークが形成され、検査マーク領域１４内に検査マークが形成されている。マージン領域１１のうち、ウエハの外周近傍領域２内に転写されたアライメントマークを内包する領域に対応する部分に、アライメントマークマージンパターン１３が配置されている。同様に、マージン領域１１のうち、ウエハの外周近傍領域２内に転写された検査マークを内包する領域に対応する部分に、検査マークマージンパターン１５が配置されている。アライメントマーク、検査マーク、アライメントマークマージンパターン１３、及び検査マークマージンパターン１５の構成については、後に詳しく説明する。
【００２４】
図２に、２枚のレチクルを用いてゲート電極を形成した半導体集積回路装置の一例を示す。半導体基板上に活性領域２０が画定されている。活性領域２０と交差するように複数のゲート電極２１が形成されている。以下、ゲート電極２１の形成方法について説明する。
【００２５】
ゲート電極を構成する導電膜、例えば多結晶シリコン膜の表面上にポジレジストを塗布する。ハーフトーン位相シフトマスクを用いて、目的とするゲート長よりも長いゲート長を有するゲートパターンになるように１回目の露光を行なう。このとき、ゲート電極以外の同一層内の他のパターンの露光も行なわれる。次に、レベンソン型位相シフトマスクを用いて、ゲート電極部分の露光を行い、ゲート長を縮小化させる。ハーフトーン位相シフトマスクを用いた露光時には、１ショットで、レジスト膜を現像するのに十分な露光量が得られる。これに対し、レベンソン型位相シフトマスクを用いた露光時には、レジスト膜を現像するためのしきい値以下の露光量になるように、弱い光で露光が行なわれる。
【００２６】
次に、図３〜図８を参照して、図１（Ｂ）に示したレチクルの検査マーク領域１４及び検査マークマージンパターン１５の構成について説明する。図３、図４、図６及び図７に示した通常露光量用レチクル及び低露光量用レチクルは、それぞれ例えば図２のゲート電極形成時のハーフトーン位相シフトマスク及びレベンソン型位相シフトマスクに相当する。なお、図４〜図７において、左下がりのハッチは遮光領域を表し、右下がりのハッチは部分透過領域を表す。
【００２７】
図３は、第１〜第１０の実施例による各種マークの構成を示す。第１、第５、及び第８の実施例は、下地パターンの検査マーク（主尺マーク）に対する、低露光用レチクルで転写される検査マーク（副尺マーク）の位置ずれを検査するためのマーク及びパターンの構成例である。第３、第４、第７及び第９の実施例は、通常露光量用レチクルで転写される検査マーク（主尺マーク）に対する、低露光量用レチクルで転写される検査マーク（副尺マーク）の位置ずれを検査するための構成例である。第２、第６、及び第１０の実施例は、低露光量用レチクルで転写される検査マーク（主尺マーク）に対する、上層の検査マーク（副尺マーク）の位置ずれを検査するための構成例である。
【００２８】
図４の参考例は、下地の検査マーク（主尺マーク）に対して、通常露光量用レチクルで転写される検査マーク（副尺マーク）の位置ずれを検査するための例である。主尺マークは、遮光領域内に配置されており、正方形の外周の頂点近傍を除く４本の辺に沿った４本の直線状の透過領域（抜きパターン）で構成される。通常露光量用レチクルの検査マーク領域に、主尺マークを画定する正方形よりも小さな正方形の外周の頂点近傍を除く４本の辺に沿った４本の直線状のパターンで構成された副尺マークが配置されている。副尺マークは、遮光領域内に配置された透過領域により構成される。
【００２９】
低露光量用レチクルの、対応する検査マーク領域は、遮光されている。また、通常露光量用レチクル及び低露光量用レチクルの、対応する検査マークマージンパターンは、遮光膜で構成される。通常露光量用レチクルを用いて露光することにより、副尺マークを解像することができる。以下の各実施例において、特に断らない限り、主尺マーク及び副尺マークは、参考例の主尺マーク及び副尺マークと同様のパターンを有する。
【００３０】
第１〜第４の実施例においては、通常露光量用レチクル及び低露光量用レチクルのマージンパターンは、共にＣｒ膜等の遮光膜で形成される。
【００３１】
まず、第１の実施例について説明する。図４の第１の実施例の欄に示したように、下地表面に主尺マークが形成されている。低露光量用レチクルの検査マーク領域に、副尺マークが形成されている。副尺マークは、遮光領域内に配置された透過領域で構成される。通常露光量用レチクルの、対応する検査マーク領域に、透過率２％〜５０％の部分透過膜が形成されている。部分透過膜は、例えばＭｏＳｉＯＮで形成される。
【００３２】
図８に、ポジレジスト膜のＤＲ曲線の一例を示す。横軸は露光量を単位「ｍＪ／ｃｍ2」で表し、縦軸は現像速度を単位「ｎｍ／ｓ」で表す。露光量がａ点を超えると現像速度が急激に増加し、露光量がｂ点でほぼ飽和する。ａ点の露光量を、非現像上限しきい値と呼び、ｂ点の露光量を現像下限しきい値と呼ぶこととする。
【００３３】
図４に示した第１の実施例の通常露光量用レチクルの検査マーク領域を透過して弱められた光による露光量が、非現像上限しきい値以下になるように、部分透過膜の透過率が調節されている。低露光量用レチクルを用いて露光する時は、露光光の強度が低いため、レチクルの透過領域に対応するレジスト膜の露光量が、非現像上限しきい値以下である。このため、低露光量用レチクルを用いた露光のみでは、副尺マークを解像することができない。
【００３４】
第１の実施例では、副尺マークが転写される領域のレジスト膜が、通常露光量用レチクルの検査マーク領域を透過して弱められた光で露光され、露光量が底上げされている。通常露光量用レチクルの検査マーク領域を透過して弱められた光による露光量と、低露光量用レチクルの透過領域を透過した光による露光量との和が、現像下限しきい値以上になるように、通常露光量用レチクルの検査マーク領域の透過率が調節されている。このため、副尺マークを解像することができる。下地の主尺マークと、副尺マークとの位置ずれを検出することにより、低露光量用レチクルの位置合わせ誤差を評価することができる。
【００３５】
上記第１の実施例では、通常露光量用レチクルの検査マーク領域に部分透過膜を形成したが、部分透過膜の代わりに解像限界以下の微細なパターンを配置してもよい。例えば、図５（Ａ）に示したようなメッシュパターンや、図５（Ｂ）に示した縞状パターンを配置してもよい。ハーフトーン位相シフトマスクに用いられる部分透過膜は、所望の位相シフト量を得るために透過率の制約を受けるが、微細パターンを利用することにより、透過率を容易に調節することができる。
【００３６】
図３及び図４に示した第２の実施例では、第１の実施例の場合に配置されていた下地の主尺パターンが形成されていない。その他の構成は、第１の実施例の場合と同様である。この場合には、低露光量用レチクルで転写された検査マークが、上層に形成されるパターンとの相対位置検査用の主尺マークとして利用される。
【００３７】
図３及び図４に示した第３の実施例では、通常露光量用レチクルの検査マーク領域が、部分透過膜の形成された部分透過領域とされ、この部分透過領域内に、透過領域からなる主尺マークが形成されている。主尺マークは、部分透過膜に形成された抜きパターンで構成される。低露光量用レチクルの検査マーク領域の構成は、第１の実施例の場合と同様である。この場合には、通常露光量用レチクルを用いた露光時に、主尺マークを解像するのに十分な露光が行われる。同時に、副尺マークに対応する部分が、非解像上限しきい値以下の露光量になるように露光され、露光量の底上げが行なわれる。これにより、副尺マークを解像することができる。主尺マークと副尺マークとの位置ずれを検出することにより、通常露光量用レチクルと低露光量用レチクルとの位置合わせ誤差を評価することができる。
【００３８】
図３及び図４に示した第４の実施例では、第３の実施例の主尺マークの代わりに、ボックスタイプの検査マークが用いられている。低露光量用レチクルの検査マーク領域の構成は、第３の実施例の場合と同様である。ボックスタイプの検査マークは、その外周の縁で、基準となる位置を規定する。第４の実施例のボックスタイプの検査マークは、外周が画定された解像限界以下の微細なメッシュパターンで構成されている。この場合も、第３の実施例と同様の効果を得ることができる。
【００３９】
なお、微細なメッシュパターンの代わりに、外周の画定された他の微細パターンを用いてもよい。例えば、図５（Ｃ）に示したような、外周の画定された縞状パターンを用いてもよい。また、図５（Ｄ）に示したように、部分透過膜を正方形状にパターニングして構成されたボックスタイプの検査マークを利用してもよい。
【００４０】
図３および図６に示した第５〜第７の実施例では、通常露光量用レチクルの検査マークマージンパターン（図１（Ｂ）に示した検査マークマージンパターン１５）が、部分透過膜または解像限界以下の微細パターンで形成されている。この検査マークマージンパターンを透過して弱められた光で露光することにより、低露光量用レチクルを用いて転写されるべき検査マークの露光量不足が補われる。これにより、低露光量用レチクルを用いて検査マークを解像することが可能になる。
【００４１】
第５の実施例では、下地に主尺マークが形成されており、低露光量用レチクルを用いて副尺マークが解像される。これにより、下地パターンと低露光量用レチクルとの位置合わせ誤差を評価することができる。
【００４２】
第６の実施例では、第５の実施例の下地の主尺マークが形成されておらず、低露光量用レチクルで転写された検査用マークが、上層のパターンとの位置合わせ誤差を評価するための主尺マークとして利用される。
【００４３】
第７の実施例では、通常露光量用レチクルの検査マーク領域に主尺マークが形成され、低露光量用レチクルの検査マーク領域に副尺マークが形成されている。主尺マーク及び副尺マーク共に、遮光領域内に配置されている。これにより、通常露光量用レチクルと低露光量用レチクルとの位置合わせ誤差を評価することができる。
【００４４】
第５の実施例の通常露光量用レチクルの検査マーク領域を遮光する代わりに、検査マーク領域に部分透過膜を配置した第１１の実施例の構成としてもよい。第１１の実施例は、部分透過膜を透過した光による１回の露光では、十分な露光量を得ることができない場合に有効である。また、第６の実施例の通常露光量用レチクルの検査マーク領域を遮光する代わりに、検査マーク領域に部分透過膜を配置してもよい。
【００４５】
図３及び図７に示した第８〜第１０の実施例では、通常露光量用レチクルの検査マークマージンパターンの全域が遮光領域とされ、低露光量用レチクルの検査マークマージンパターンの全域が、透過領域とされている。低露光量用レチクルの検査マークマージンパターンを透過した光が、低露光量用レチクルにより転写されるべき検査マークの露光量不足を補う。このため、低露光量用レチクルのパターン転写時の１ショットの露光量が、現像下限しきい値の１／２以上かつ現像下限しきい値未満である場合に、第８〜第１０の実施例が有効である。
【００４６】
第８の実施例では、下地の主尺マークと、低露光量用レチクルで転写される副尺マークとの位置ずれが検出される。第９の実施例では、通常露光量用レチクルで転写される主尺マークと低露光量用レチクルで転写される副尺マークとの位置ずれが検出される。第１０の実施例では、低露光量用レチクルで転写される検査マークが、上層のパターンの位置ずれ検査用の主尺マークとして利用される。
【００４７】
第８〜第１０の実施例では、低露光量用レチクルの検査マークマージンパターンの全域を透過領域としたが、第１２〜第１４の実施例のように、検査マークマージンパターンの全域に部分透過膜を配置してもよい。完全な透過領域とすることなく部分透過膜を配置することにより、露光量の底上げ量を調節することができる。
【００４８】
図３に示した第３の実施例では、通常露光量用レチクルの検査マークマージンパターンの全域を遮光領域とし、主尺マークを部分透過領域内に配置したが、第３の実施例において、検査マークマージンパターンの全域を、第７の実施例のように部分透過領域としてもよい。
【００４９】
この第３の実施例の変形例の場合、副尺マークが転写される領域は、通常露光量用レチクルの検査マークマージンパターンを透過して弱められた光、及び検査マーク領域を透過して弱められた光により、露光量が底上げされる。このような構成を採用することにより、通常露光量用レチクルの検査マークマージンパターンや検査マーク領域に形成する部分透過膜の透過率が低い場合にも、露光量の十分な底上げを行うことが可能になる。
【００５０】
上記実施例による方法を用いて実際に検査マークを形成した。以下、検査マークの具体的な形成方法及びその評価結果について説明する。
【００５１】
表面上に回路パターンの形成されたシリコン基板上に、厚さ３ｎｍの酸化シリコン膜、及び厚さ２００ｎｍの多結晶シリコン膜を、化学気相成長（ＣＶＤ）により順次成膜した。多結晶シリコン膜上に厚さ３０ｎｍの窒化シリコン膜を形成した。この窒化シリコン膜は、露光時に反射防止膜として機能する。窒化シリコン膜の表面上に、ＫｒＦ用化学増幅型ポジレジストを塗布し、厚さ３９０ｎｍのレジスト膜を形成した。
【００５２】
ＫｒＦ用のハーフトーン位相シフトマスク（通常露光量用レチクルに相当）を用い、第１回目の露光を行なった。このハーフトーン位相シフトマスクに用いられている部分透過膜の透過率は６％である。第１回目の露光は、内径０．３７５、外径０．７５の輪帯状光束を用い、開口数を０．６０、露光量を３０〜３５ｍＪ／ｃｍ2とした条件の下で、斜入射輪帯照明により行なった。この第１回目の露光は、図２に示したゲート電極２１の配置される層のすべてのパターン形成に関わっている。
【００５３】
次に、ＫｒＦ用レベンソン型位相シフトマスク（低露光量用レチクルに相当）を用い、第２回目の露光を行なった。第２回目の露光は、開口数ＮＡを０．６８、σを０．４０、露光量を１０〜１１ｍＪ／ｃｍ2とした条件の下で行なった。この第２回目の露光は、ゲート長の縮小化にのみ関わっている。縮小化後のゲート電極パターンの線幅は、約１００ｎｍである。
【００５４】
従来の方法で検査マークを形成したところ、レベンソン型位相シフトマスクで転写されるべき副尺マークが、十分解像されなかった。これは、第２回目の露光時の露光量が不足しているためである。図３及び図４に示した第３の実施例による方法で検査マークを形成したところ、レベンソン型位相シフトマスクで形成される副尺マークを解像することできた。検査マークの抜きパターンの内部に、レジストの残渣は観測されなかった。これにより、精度の高い位置ずれ検査を行なうことが可能になる。
【００５５】
第２回目の露光時の露光量を８〜９ｍＪ／ｃｍ2とすると、第３の実施例による方法でも、副尺マークの抜きパターンの内部に薄いレジストの残渣が観察された。上述の第３の実施例の変形例のように、ハーフトーン位相シフトマスクの検査マークに対応する検査マークマージンパターンの全域を部分透過領域とすると、残渣の無い副尺マークを形成することができた。
【００５６】
上記実施例では、位置ずれ検査用の検査マークを形成したが、同様の方法により、位置合わせ用のアライメントマークを形成することも可能である。特に、縮小化されたゲートパターンに、上層パターンの位置合わせを行いたい場合に、ゲート長縮小化用のレベンソン型位相シフトマスクでアライメントマークを転写することが好ましい。上記実施例による方法を用いることにより、露光量が低い条件で用いられるレベンソン型位相シフトマスクによってアライメントマークを転写することができる。
【００５７】
上述の実施例から、以下の付記に示した発明が導出される。
（付記１） 表面上に第１の領域と第２の領域とが画定された基板の該表面上に形成されたレジスト膜の前記第１の領域上の部分を、第１のレチクル内の、転写すべきパターンの形成された領域を透過した第１の強度の光で露光する第１の露光工程と、
前記基板の前記第２の領域上のレジスト膜を、前記第１の強度よりも弱い第２の強度の光で露光する第２の露光工程と、
前記レジスト膜の前記第１の領域内及び前記第２の領域内を、第２のレチクルの、転写すべきパターンの形成された領域を透過し、前記第１の強度よりも弱い第３の強度をもった光で露光する第３の露光工程と、
露光された前記レジスト膜を現像する工程と
を有する半導体装置の製造方法。
（付記２） 前記第２の露光工程における前記第２の領域上の前記レジスト膜の露光量は、前記現像工程で該レジスト膜が現像されない程度の露光量であり、前記第３の露光工程における露光量も、前記現像工程で該レジスト膜が現像されない程度の露光量であり、前記第２の領域内において、前記第２の露光工程における露光量と前記第３の露光工程における露光量との和は、前記現像工程で現像されるのに十分な露光量である付記１に記載の半導体装置の製造方法。
（付記３） 前記第２の露光工程において、前記第１の露光工程で前記第１の領域上の前記レジスト膜に光を照射すると同時に、前記第１のレチクルの、前記第２の領域に対応する部分透過領域を透過して強度の弱められた光を、前記第２の領域上の前記レジスト膜に照射する付記１または２に記載の半導体装置の製造方法。
（付記４） 前記基板の前記第２の領域内に第１のマークが形成されており、前記第２のレチクルの、前記第２の領域に対応する領域内に第２のマークが形成されており、
前記現像工程の後に、前記第２のマークの転写されたパターンと、前記第１のマークとの位置ずれ量を検出する工程を含む付記３に記載の半導体装置の製造方法。
（付記５） 前記第１のレチクルの、前記第２の領域に対応する領域に、露光光の一部を吸収し、一部を透過させる部分透過膜が形成されている付記４に記載の半導体装置の製造方法。
（付記６） 前記第１のレチクルの、前記第２の領域に対応する領域が、遮光領域内に、前記第２の位置合わせ用パターンよりも微細な透過パターンを配置することによって構成されている付記４に記載の半導体装置の製造方法。
（付記７） 前記第１のレチクルの、前記第２の領域に対応する領域内に第３のマークが形成されており、前記第２のレチクルの、前記第２の領域に対応する領域内に第４のマークが形成されており、
前記現像工程の後に、前記第３のマークの転写されたパターンと、前記第４のマークの転写されたパターンとの位置ずれ量を検出する工程を含む付記３に記載の半導体装置の製造方法。
（付記８） 前記第１のレチクルの、前記第２の領域に対応する領域が、露光光の一部を吸収し一部を透過させる部分透過膜の形成された領域内に、前記第３のマークが配置された構成とされている付記７に記載の半導体装置の製造方法。
（付記９） 前記第３のマークの外周が遮光領域と透過領域との境界によって画定され、該第３のマークの内部は、微細な透過領域と遮光領域とが配置された構成とされている付記７に記載の半導体装置の製造方法。
（付記１０） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第３のマークが、前記第１のレチクルのマーク領域内に配置され、前記第４のマークが、前記第２のレチクルのマーク領域内に配置され、前記第１のレチクルのマージン領域のうち、前記第４のマークの転写されたパターンを含む領域に対応する部分が部分透過領域とされている付記７に記載の半導体装置の製造方法。
（付記１１） 前記第３のマークが、前記第１のレチクルのマーク領域内に設けられた部分透過領域内に配置されている付記１０に記載の半導体装置の製造方法。
（付記１２） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のマークが、前記第２のレチクルのマーク領域内に配置され、前記第１のレチクルの前記部分透過領域が該第１のレチクルのマーク領域内に配置されている付記４に記載の半導体装置の製造方法。
（付記１３） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のマークが、前記第２のレチクルのマーク領域内に配置され、前記第１のレチクルの前記部分透過領域が該第１のレチクルのマージン領域内に配置されている付記４に記載の半導体装置の製造方法。
（付記１４） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第３のマークが形成されており、前記第２のレチクルのマージン領域のうち、前記第３のマークが転写された前記基板の表面上のパターンを内包する領域に対応する部分が露光光を透過させる透過領域とされており、
前記第２の露光工程において、前記第２のレチクルのマージン領域内の前記透過領域を透過した光で、前記第２の領域上のレジスト膜を露光する付記２に記載の半導体装置の製造方法。
（付記１５） 露光すべき基板の表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分がスクライブラインに相当する該基板の一つの層を露光するための第１及び第２のレチクルであって、
相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、
前記第２のレチクルのマーク領域内に第５のマークが配置されており、
前記第１のレチクルのマーク領域のうち、前記基板上の前記第５のマークの転写されるパターンを内包する領域に対応する部分が、露光光の一部を透過させる部分透過領域とされている前記第１及び第２のレチクルを含む半導体装置製造用レチクルセット。
（付記１６） 前記第１のレチクルのマージン領域のうち、前記基板上の前記第５のマークの転写されるパターンを内包する領域に対応する部分が遮光されている付記１５に記載の半導体装置製造用レチクルセット。
（付記１７） 前記第１のレチクルのマーク領域内の前記部分透過領域内に、前記第５のマークの転写されたパターンとの位置ずれを検査するためのパターンを転写する第６のマークが形成されている付記１５または１６に記載の半導体装置製造用レチクルセット。
（付記１８） 露光すべき基板の表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分がスクライブラインに相当する該基板の一つの層を露光するための第１及び第２のレチクルであって、
相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、
前記第２のレチクルのマーク領域内に第７のマークが配置されており、
前記第１のレチクルのマージン領域のうち、前記基板上の前記第７のマークの転写されるパターンを内包する領域に対応する部分が、部分透過領域とされている前記第１及び第２のレチクルを含む半導体装置製造用レチクルセット。
（付記１９） 露光すべきレジスト膜が表面上に形成された基板の該表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分がスクライブラインに相当する該基板の一つの層を露光するための第１及び第２のレチクルであって、
相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、
前記第１のレチクルには、前記レジスト膜を現像するためのしきい値以上の露光量を与える強度の光で露光するためのパターンが形成されており、前記第２のレチクルには、該しきい値よりも低い露光量を与える強度の光で露光するためのパターンが形成されており、
前記第２のレチクルのマーク領域内に第８のマークが配置されており、マージン領域のうち、前記基板上の前記第８のマークの転写されるパターンを内包する領域に対応する部分が、露光光を透過させる透過領域とされている半導体装置製造用レチクルセット。
（付記２０） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第９のマークが形成されており、前記第２のレチクルのマージン領域のうち、前記第９のマークが転写された前記基板の表面上のパターンを内包する領域に対応する部分が露光光の一部を透過させる部分透過領域とされており、
前記第２の露光工程において、前記第２のレチクルのマージン領域内の前記部分透過領域を透過した光で、前記第２の領域上のレジスト膜を露光する付記２に記載の半導体装置の製造方法。
（付記２１） 露光すべきレジスト膜が表面上に形成された基板の該表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分がスクライブラインに相当する該基板の一つの層を露光するための第１及び第２のレチクルであって、
相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なったスクライブラインに対応し、
前記第１のレチクルには、前記レジスト膜を現像するためのしきい値以上の露光量を与える強度の光で露光するためのパターンが形成されており、前記第２のレチクルには、該しきい値よりも低い露光量を与える強度の光で露光するためのパターンが形成されており、
前記第２のレチクルのマーク領域内に第１０のマークが配置されており、マージン領域のうち、前記基板上の前記第１０のマークの転写されるパターンを内包する領域に対応する部分が、露光光の一部を透過させる部分透過領域とされている半導体装置製造用レチクルセット。
（付記２２） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第１１のマークが形成されており、前記第１のレチクルのマージン領域のうち前記第１１のマークが転写されたパターンを含む領域に対応する部分、前記第１のレチクルのマーク領域のうち前記第１１のマークが転写されたパターンを含む領域に対応する部分、及び前記第２のレチクルのマージン領域のうち前記第１１のマークが転写されたパターンを含む領域に対応する部分の少なくとも２つが部分透過領域とされている付記３に記載の半導体装置の製造方法。
（付記２３） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第１２のマークが形成されており、前記第１のレチクルのマーク領域のうち前記第１２のマークが転写されたパターンを含む領域に対応する部分が部分透過領域とされており、
前記レジスト膜を現像する工程の後、前記第１２のマークが転写された主パターンと、該主パターンよりも上層に形成された副パターンとの位置ずれを検査する工程を有する付記１または２に記載の半導体装置の製造方法。
（付記２４） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第１３のマークが形成されており、前記第１のレチクルのマージン領域のうち前記第１３のマークが転写されたパターンを含む領域に対応する部分が部分透過領域とされており、
前記レジスト膜を現像する工程の後、前記第１３のマークが転写された主パターンと、該主パターンよりも上層に形成された副パターンとの位置ずれを検査する工程を有する付記１または２に記載の半導体装置の製造方法。
（付記２５） 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のレチクルのマーク領域内に第１４のマークが形成されており、前記第２のレチクルのマージン領域のうち前記第１４のマークが転写されたパターンを含む領域に対応する部分が透過領域とされており、
前記レジスト膜を現像する工程の後、前記第１４のマークが転写された主パターンと、該主パターンよりも上層に形成された副パターンとの位置ずれを検査する工程を有する付記１または２に記載の半導体装置の製造方法。
【００５８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、露光量の底上げを行うことにより、現像のためのしきい値よりも低い露光量となる条件下で用いられるレチクルによって、検査マークやアライメントマークを転写することが可能になる。
【図面の簡単な説明】
【図１】縮小投影露光されるウエハの表面内の、１ショットで露光される区画を示す図、及びレチクルの平面図である。
【図２】ゲート電極パターンの一例を示す平面図である。
【図３】第１〜第１０の実施例による半導体装置の製造方法で用いられる通常露光量用レチクル及び低露光量用レチクルのマージンパターン及び検査マーク領域の構成、下地パターン及び上層パターンの構成を示す図表である。
【図４】参考例、及び第１〜第４の実施例による半導体装置の製造方法で用いられる下地パターン、通常露光量用レチクル及び低露光量用レチクルの検査マーク領域の構成を示す図表である。
【図５】通常露光量用レチクルの検査マークマージンパターン、及び検査マーク領域の構成を模式的に表した図である。
【図６】第５〜第７の実施例による半導体装置の製造方法で用いられる下地パターン、通常露光量用レチクルの検査マークマージンパターンと検査マーク領域の構成、及び低露光量用レチクルの検査マーク領域の構成を示す図表である。
【図７】第８〜第１０の実施例による半導体装置の製造方法で用いられる下地パターン、通常露光量用レチクルの検査マーク領域の構成、及び低露光量用レチクルの検査マークマージンパターンと検査マーク領域の構成を示す図表である。
【図８】ポジレジストの露光量と現像速度との関係の一例を示すグラフである。
【符号の説明】
１ 区画
２ 外周近傍領域
３ 回路パターン領域
５ 遮光領域
１０ マーク領域
１１ マージン領域
１２ アライメントマーク領域
１３ アライメントマークマージンパターン
１４ 検査マーク領域
１５ 検査マークマージンパターン
１６ 回路パターン領域
２０ 活性領域
２１ ゲート電極
Claims (6)
- 表面上に第１の領域と第２の領域とが画定された基板の該表面上に形成されたレジスト膜の前記第１の領域上の部分を、第１のレチクル内の、転写すべきパターンの形成された領域を透過した第１の強度の光で露光する第１の露光工程と、
前記基板の前記第２の領域上のレジスト膜を、前記第１の強度よりも弱い第２の強度の光で露光する第２の露光工程と、
前記レジスト膜の前記第１の領域内及び前記第２の領域内を、第２のレチクルの、転写すべきパターンの形成された領域を透過し、前記第１の強度よりも弱い第３の強度をもった光で露光する第３の露光工程と、
露光された前記レジスト膜を現像する工程と
を有し、
前記第２の露光工程における前記第２の領域上の前記レジスト膜の露光量は、前記現像工程で該レジスト膜が現像されない程度の露光量であり、前記第３の露光工程における露光量も、前記現像工程で該レジスト膜が現像されない程度の露光量であり、前記第２の領域内において、前記第２の露光工程における露光量と前記第３の露光工程における露光量との和は、前記現像工程で現像されるのに十分な露光量である半導体装置の製造方法。 - 前記第２の露光工程において、前記第１の露光工程で前記第１の領域上の前記レジスト膜に光を照射すると同時に、前記第１のレチクルの、前記第２の領域に対応する部分透過領域を透過して強度の弱められた光を、前記第２の領域上の前記レジスト膜に照射する請求項１に記載の半導体装置の製造方法。
- 前記基板の前記第２の領域内に第１のマークが形成されており、前記第２のレチクルの、前記第２の領域に対応する領域内に第２のマークが形成されており、
前記現像工程の後に、前記第２のマークの転写されたパターンと、前記第１のマークとの位置ずれ量を検出する工程を含む請求項２に記載の半導体装置の製造方法。 - 前記第１のレチクルの、前記第２の領域に対応する領域内に第３のマークが形成されており、前記第２のレチクルの、前記第２の領域に対応する領域内に第４のマークが形成されており、
前記現像工程の後に、前記第３のマークの転写されたパターンと、前記第４のマークの転写されたパターンとの位置ずれ量を検出する工程を含む請求項２に記載の半導体装置の製造方法。 - 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光される複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のマークが、前記第２のレチクルのマーク領域内に配置され、前記第１のレチクルの前記部分透過領域が該第１のレチクルのマーク領域内に配置されている請求項３に記載の半導体装置の製造方法。
- 前記第１及び第２のレチクルが縮小投影露光用のレチクルであり、前記基板の表面上に、１ショットで露光する複数の区画が画定され、各区画の外周近傍領域が、当該区画に隣接する区画の外周近傍領域と重なり、この重なり部分が前記第２の領域に相当し、相互に隣接する第１の区画と第２の区画のうち該第１の区画を露光する時に、前記第１及び第２のレチクルの各々のマーク領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、該第２の区画を露光するときに、前記第１及び第２のレチクルの各々のマージン領域が該第１の区画と第２の区画との重なった前記第２の領域に対応し、前記第２のマークが、前記第２のレチクルのマーク領域内に配置され、前記第１のレチクルの前記部分透過領域が該第１のレチクルのマージン領域内に配置されている請求項３に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161999A JP4178291B2 (ja) | 2001-05-30 | 2001-05-30 | 半導体装置の製造方法及び製造用レチクルセット |
| US09/985,004 US6773853B2 (en) | 2001-05-30 | 2001-11-01 | Semiconductor device manufacture method with exposure process using small exposure amount, and reticle set for semiconductor device manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161999A JP4178291B2 (ja) | 2001-05-30 | 2001-05-30 | 半導体装置の製造方法及び製造用レチクルセット |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007175033A Division JP4322286B2 (ja) | 2007-07-03 | 2007-07-03 | 半導体装置製造用レチクルセット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353129A JP2002353129A (ja) | 2002-12-06 |
| JP4178291B2 true JP4178291B2 (ja) | 2008-11-12 |
Family
ID=19005194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001161999A Expired - Fee Related JP4178291B2 (ja) | 2001-05-30 | 2001-05-30 | 半導体装置の製造方法及び製造用レチクルセット |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6773853B2 (ja) |
| JP (1) | JP4178291B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3793147B2 (ja) * | 2002-12-04 | 2006-07-05 | 株式会社東芝 | レチクルセット、レチクルセットの設計方法、露光モニタ方法、レチクルセットの検査方法及び半導体装置の製造方法 |
| US20060204859A1 (en) * | 2005-03-09 | 2006-09-14 | International Business Machines Corporation | An extra dose trim mask, method of manufacture, and lithographic process using the same |
| JP5023653B2 (ja) * | 2006-10-19 | 2012-09-12 | 富士通セミコンダクター株式会社 | 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法 |
| KR101392848B1 (ko) * | 2007-03-28 | 2014-05-09 | 삼성디스플레이 주식회사 | 마스크 및 이의 제조 방법 |
| US8871409B2 (en) * | 2010-07-26 | 2014-10-28 | Carl Zeiss Sms Ltd. | Lithographic targets for uniformity control |
| US10191390B2 (en) * | 2015-06-26 | 2019-01-29 | Asml Netherlands B.V. | Method for transferring a mark pattern to a substrate, a calibration method, and a lithographic apparatus |
| US11194254B2 (en) | 2019-11-06 | 2021-12-07 | International Business Machines Corporation | Lithography process delay characterization and effective dose compensation |
| CN112731759B (zh) * | 2021-02-02 | 2023-04-07 | 长鑫存储技术有限公司 | 光掩膜版的形成方法及光掩膜版 |
| CN114171500B (zh) * | 2021-12-07 | 2024-04-09 | 成都海威华芯科技有限公司 | 一种版图定位标记绘制方法、基于其制备的芯片及晶圆 |
| CN115097691B (zh) * | 2022-08-29 | 2022-12-02 | 合肥晶合集成电路股份有限公司 | 一种掩模板及形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5446521A (en) * | 1993-06-30 | 1995-08-29 | Intel Corporation | Phase-shifted opaquing ring |
| US5753417A (en) * | 1996-06-10 | 1998-05-19 | Sharp Microelectronics Technology, Inc. | Multiple exposure masking system for forming multi-level resist profiles |
| US6068954A (en) * | 1998-09-01 | 2000-05-30 | Micron Technology, Inc. | Semiconductor wafer alignment methods |
-
2001
- 2001-05-30 JP JP2001161999A patent/JP4178291B2/ja not_active Expired - Fee Related
- 2001-11-01 US US09/985,004 patent/US6773853B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6773853B2 (en) | 2004-08-10 |
| US20020182545A1 (en) | 2002-12-05 |
| JP2002353129A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197484B2 (ja) | フォトマスク及びその製造方法 | |
| JPH10207038A (ja) | レチクル及びパターン形成方法 | |
| JP2002351046A (ja) | 位相シフトマスクおよびその設計方法 | |
| US8278014B2 (en) | Photomask and pattern formation method using the same | |
| KR20030068468A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| JP2007086368A (ja) | フォトマスク、フォトマスクの製造方法および半導体装置の製造方法 | |
| JP4178291B2 (ja) | 半導体装置の製造方法及び製造用レチクルセット | |
| EP1636655A2 (en) | Method of designing a reticle and forming a semiconductor device therewith | |
| US20020132174A1 (en) | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks | |
| US9213233B2 (en) | Photolithography scattering bar structure and method | |
| US6544695B2 (en) | Photomask set for photolithographic operation | |
| JP2010276997A (ja) | 露光用マスク及び半導体装置の製造方法 | |
| JP2009205146A (ja) | フォトマスクの欠陥修正方法、フォトマスクの製造方法、位相シフトマスクの製造方法、フォトマスク、位相シフトマスク、フォトマスクセット及びパターン転写方法 | |
| JP4322286B2 (ja) | 半導体装置製造用レチクルセット | |
| JP2003173014A (ja) | 位相シフトマスクの製造方法、位相シフトマスク、および、装置 | |
| JP2009053575A (ja) | フォトマスク及びそれを用いたパターン形成方法 | |
| US7070887B2 (en) | Photolithographic mask | |
| TWI669566B (zh) | 用於拼接式微影製程的光罩、半色調光罩及其製作方法 | |
| JP2007233138A (ja) | マスク、マスクの製造方法およびそのマスクを用いた半導体装置の製造方法 | |
| JP5765050B2 (ja) | フォトマスク及びその製造方法 | |
| KR100924334B1 (ko) | 얼라인 및 라이트 캘리브레이션을 위한 보정 패턴 | |
| TW202008075A (zh) | 光罩及其形成方法 | |
| US7361434B2 (en) | Phase shift mask | |
| US20080057410A1 (en) | Method of repairing a photolithographic mask | |
| JP3696982B2 (ja) | 半導体集積回路露光用のフォトマスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |