JP3619664B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP3619664B2 JP3619664B2 JP06257698A JP6257698A JP3619664B2 JP 3619664 B2 JP3619664 B2 JP 3619664B2 JP 06257698 A JP06257698 A JP 06257698A JP 6257698 A JP6257698 A JP 6257698A JP 3619664 B2 JP3619664 B2 JP 3619664B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- pattern
- phase shift
- region
- light transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、位相シフトマスクを用いた露光処理技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置の高密度実装に伴って集積回路の微細化が進み、集積回路素子や配線の設計ルールもサブミクロン域に入ってきている。このため、露光に用いる光の波長も露光装置の性能限界であるｉ線、エキシマレーザに及んできている。
【０００３】
しかし、このような波長域の光を用い、フォトマスク（以下、単にマスクという）上の集積回路パターンを半導体ウエハに転写するフォトリソグラフィ工程では、パターン転写精度の低下が深刻な問題となっている。
【０００４】
このような問題を解決する手段として、マスクを透過する光の位相を操作することにより、投影像のコントラストの低下を防止する位相シフト技術が注目されている。
【０００５】
この技術は、例えば遮光領域を挟む一対の光透過領域の一方に、一対の光透過領域を透過した直後の２つの光の位相が互いに反転するように膜厚を調整した位相シフト（例えば透明なガラス膜等）を設けた構造のマスクを用いる技術である。
【０００６】
この技術を用いた場合、半導体ウエハ上では２つの光がそれらの境界部で互いに干渉し弱め合うので、パターンの投影像のコントラストを大幅に向上させることができ、パターン相互を良好に分離した状態で露光処理が可能となる。
【０００７】
また、例えば特開平４−１３６８５４号公報には、透明基板上に半透明膜を形成し、半透明膜を透過した光と、半透明膜に開口された開口部を透過した光とで位相を反転させる位相シフト技術が開示されている。
【０００８】
また、例えば特開平２−１４０７４３号公報には、マスクの光透過領域の一部に位相シフトを設けることにより、透過光に位相差を生じさせ、位相シフト境界部を強調させる位相シフト技術が開示されている。
【０００９】
なお、位相シフト技術が記載された他の例としては、例えば米国特許５２９０６４７ 号には、エッジ強調形の位相シフトマスクについての構造が開示されており、位相シフト膜上に遮光パターンを形成し、遮光パターンで形成される光透過領域の外周端部に位相シフト膜の一部を突出させる構造について説明されている。
【００１０】
また、米国特許５５１４５００ 号には、エッジ強調形の位相シフトマスクについての構造が開示されており、位相シフト膜上に遮光パターンを形成し、遮光パターンを形成する遮光膜において光透過領域の外周端部にあたる領域をハーフエッチングし膜厚を薄くすることでその領域において露光光が透過可能となるようにするとともに、位相シフトとしての機能を生じさせるようにした構造について説明されている。
【００１１】
また、米国特許５５２３１８４ 号には、遮光パターンで形成される光透過領域の中央に孤立した状態の遮光パターンを設ける構造のフォトマスクについて説明されている。
【００１２】
さらに、特開平４−２５８４１号公報には、主開口部の周囲に位相シフト機能を有する補助開口部を設け、その補助開口部の透過率を主開口部の透過率とは異なるようにした位相シフトマスクについて説明されている。
【００１３】
【発明が解決しようとする課題】
ところが、上記した位相シフト技術においては、以下の問題があることを本発明者は見出した。
【００１４】
上記した特開平４−１３６８５４号公報に記載の半透明膜を用いる位相シフト技術においては、例えば半導体集積回路の製造工程における微細なコンタクトホールの形成工程に適用する場合に、同じ露光処理で転写するコンタクトホールの寸法が半導体ウエハ面内において全て同一の場合には半導体ウエハ上に精度良くホールパターンを転写することができるが、同じ露光処理で転写するコンタクトホールの寸法が半導体ウエハ面内において異なる場合には、大径のコンタクトホールの近傍にゴースト露光が発生してしまう一方、ゴースト露光が生じないように露光条件を設定すると、小径のコンタクトホールのパターンを良好に転写することができず、結果として露光マージンが極めて狭くなってしまうことが判明した。したがって、微細なパターンの転写が不可能となってしまう。
【００１５】
また、上記した特開平２−１４０７４３号公報に記載のマスクの光透過領域の一部に位相シフトを設ける位相シフト技術においては、光透過領域も位相シフトも光の透過率は同じであるため、位相シフト境界部での光の干渉を良好に行うことを考慮すると、位相シフトパターンの加工精度に高い精度が必要であり、あまり余裕を持つことができない。例えば位相シフトパターンは、上記したコンタクトホールとの面積比が１／ ５程度以下となるように光透過領域内に形成する必要がある。しかし、このような加工精度で位相シフトパターンを形成することは非常に困難であり、結果として位相シフトの加工精度の不足に起因して位相反転光を利用することが困難であることが判明した。したがって、微細なパターンの転写が不可能となってしまう。
【００１６】
また、上述の米国特許および特開平４−２５８４１号においては、いずれもフォトレジスト膜に１つのパターンを転写する場合について説明したものであり、複数のパターンを転写する場合について何ら説明されていない。したがって、その場合に生じる問題、例えば位相シフトパターンの加工精度の問題について記載されていないし、位相シフトパターンの寸法をパターン毎に変える構成についても何ら開示されていない。
【００１７】
本発明の目的は、寸法の異なる複数のパターンを同一時の露光処理によって転写する場合に、寸法の異なる複数のパターンを高い精度で、しかも小さなパターンにおいて露光不足を生じることなく、大きなパターンの近傍においてゴースト露光が生じることなく良好にパターンを転写することのできる技術を提供することにある。
【００１８】
また、本発明の他の目的は、配置の異なる複数のパターンを同一時の露光処理によって転写する場合に、配置の異なる複数のパターンを高い精度で、しかも小さなパターンにおいて露光不足を生じることなく、大きなパターンの近傍においてゴースト露光が生じることなく良好にパターンを転写することのできる技術を提供することにある。
【００１９】
また、本発明の他の目的は、位相シフトマスクにおける位相シフトパターンの加工精度を緩和させることのできる技術を提供することにある。
【００２０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００２１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２３】
本発明は、露光光源から放射された所定波長の露光光をマスク基板および投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、
前記マスク基板には、前記複数の集積回路パターンをフォトレジスト膜に転写するための複数の光透過領域が、前記マスク基板上に堆積された遮光膜の一部を開口することで形成され、
前記複数の光透過領域の各々には、透過光の位相を実質的に反転させる領域であって前記フォトレジスト膜に実質的に転写されない位相シフトパターンが配置される位相シフト領域と、前記位相シフトパターンが配置されない領域であって前記フォトレジスト膜に集積回路パターンを実質的に転写するための主光透過領域とが配置されており、
前記位相シフト領域における露光光の透過率を、前記主光透過領域における露光光の透過率よりも下げるとともに、前記複数の光透過領域の各々における位相シフト領域の平面寸法を、前記フォトレジスト膜に転写される集積回路パターンの寸法または配置の少なくとも一方に応じて変えたものである。
【００２４】
また、本発明は、露光光源から放射された所定波長の露光光をマスク基板および投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、
前記マスク基板には、位相シフトパターンが配置されない領域であって前記フォトレジスト膜に複数の集積回路パターンを実質的に転写するための複数の主光透過領域と、前記複数の主光透過領域の各々の周囲に遮光パターンを介して配置された補助光透過領域とが、前記マスク基板上に堆積された遮光膜の一部を開口することで形成され、前記補助光透過領域は、透過光の位相を実質的に反転させる機能を有し、かつ、前記フォトレジスト膜に実質的に転写されない位相シフトパターンが配置されて位相シフト領域を形成しており、
前記位相シフト領域における露光光の透過率を、前記主光透過領域における露光光の透過率よりも下げるとともに、前記位相シフト領域の平面寸法を、前記フォトレジスト膜に転写されるパターンの寸法または配置の少なくとも一方に応じて変えたものである。
【００２５】
また、本発明は、露光光源から放射された所定波長の露光光をマスク基板および投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、
前記マスク基板には前記複数の集積回路パターンをフォトレジスト膜に転写するための光透過領域が、前記マスク基板上に堆積された遮光膜の一部を開口することで形成され、
前記光透過領域には、前記フォトレジスト膜に複数の集積回路パターンを実質的に転写するため領域であって互いに平行に隣接して配置される一対の主光透過領域が配置され、
前記一対の主光透過領域の各々の周囲には、主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がマスク基板の透過率よりも下がるように設定された第１の位相シフトパターンが配置され、
前記一対の主光透過領域の一方の主光透過領域には、他方の主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がマスク基板の透過率と同一になるように設定された第２の位相シフトパターンが、その端部を前記一対の主光透過領域間における前記第１の位相シフトパターン上の中央位置まで重なるように配置されているものである。
【００２６】
また、本発明は、露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、
前記集積回路パターンは、互いに近接する複数のパターンを有し、かつ、前記複数のパターンのうちの所定のパターンは、近傍に他のパターンが配置されない孤立パターン等価部分を有し、
前記フォトマスクには前記互いに近接する複数のパターンおよび前記孤立パターン等価部分をフォトレジスト膜に転写するための光透過領域が、前記マスク基板上の遮光膜の一部を開口することで形成され、
前記光透過領域には、前記フォトレジスト膜に互いに近接する複数のパターンおよび前記孤立パターン等価部分を転写するための領域であって、前記孤立パターン等価部分の対応箇所以外で互いに隣接して配置され、かつ、前記孤立パターン等価部分に対応する箇所でいずれか一方の一部分が孤立した状態で配置される一対の主光透過領域が配置され、
前記一対の主光透過領域の各々の周囲には、主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がフォトマスクのマスク基板の透過率よりも下がるように設定された第１の位相シフトパターンが配置され、
前記一対の主光透過領域の一方の主光透過領域には、他方の主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率が前記フォトマスクのマスク基板の光透過率と略同一になるように設定された第２の位相シフトパターンが、その端部が前記一対の主光透過領域間における前記第１の位相シフトパターン上を覆うように配置されているものである。
【００２７】
また、本発明は、前記主光透過領域において、前記孤立パターン等価部分に対応する領域の幅が他の領域部分の幅に比べて広いことを特徴とする半導体集積回路装置の製造方法。
【００２８】
さらに、他の手段の代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２９】
すなわち、その手段は、前記フォトレジスト膜に転写される複数の集積回路パターンが寸法の異なるホールパターンを含むものである。
【００３０】
また、その手段は、前記フォトレジスト膜に転写される複数の集積回路パターンが隣接して配置された一対のラインパターンを含むものである。
【００３１】
また、その手段は、前記マスク基板を製造する場合に、
（ａ）マスク基板上に、露光光の半波長となる厚さの半透明膜を堆積した後、その半透明膜上に遮光膜を堆積する工程と、
（ｂ）前記遮光膜上に第１のレジスト膜を堆積する工程と、
（ｃ）前記第１のレジスト膜に位相シフト領域のパターンを転写した後、現像処理を施し、第１のレジストパターンを形成する工程と、
（ｄ）前記第１のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する遮光膜をエッチング除去して第１の遮光パターンを形成する工程と、
（ｅ）前記第１のレジストパターンまたは第１のレジストパターンの除去後に残る前記第１の遮光パターンをエッチングマスクとして、そのエッチングマスクから露出する半透明膜をエッチング除去する工程と、
（ｆ）前記遮光膜および半透明膜をパターニングした後のマスク基板上に第２のレジスト膜を堆積した後、その第２のレジスト膜上に導電性膜を形成する工程と、
（ｇ）前記第２のレジスト膜に遮光パターンの領域を転写した後、現像処理を施し、第２のレジストパターンを形成する工程と、
（ｈ）前記第２のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する遮光膜をエッチング除去する工程とを有するものである。
【００３２】
また、その手段は、前記マスク基板を製造する場合に、
（ａ）マスク基板上に遮光膜を堆積する工程と、
（ｂ）前記遮光膜上に第１のレジスト膜を堆積する工程と、
（ｃ）前記第１のレジスト膜に位相シフト領域のパターンを転写した後、現像処理を施し、第１のレジストパターンを形成する工程と、
（ｄ）前記第１のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する遮光膜をエッチング除去して第１の遮光パターンを形成する工程と、
（ｅ）前記第１のレジストパターンまたは第１のレジストパターンを除去後に残る前記第１の遮光パターンをエッチングマスクとして、そのエッチングマスクから露出するマスク基板をドライエッチングによって除去することにより、露光光の半波長となる深さで、かつ、露光光の透過率が下がるように位相シフトパターン用の溝を形成する工程と、
（ｆ）前記遮光膜をパターニングした後のマスク基板上に第２のレジスト膜を堆積した後、その第２のレジスト膜上に導電性膜を形成する工程と、
（ｇ）前記第２のレジスト膜に遮光パターンの領域を転写した後、現像処理を施し、第２のレジストパターンを形成する工程と、
（ｈ）前記第２のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する遮光膜をエッチング除去する工程とを有するものである。
【００３３】
また、その手段は、前記位相シフト領域における露光光の透過率を２０
％以上８０％以下としたものである。
【００３４】
また、その手段は、前記第１の位相シフトパターンが半透明膜からなり、その膜厚によって露光光の位相反転が調節されているものである。
【００３５】
また、その手段は、前記第１の位相シフトパターンがマスク基板に形成された溝であり、その溝の深さによって露光光の位相反転が調節されており、前記溝の底面に微細な凹凸を形成することにより、前記位相シフトパターンの露光光の透過率を下げるものである。
【００３６】
また、その手段は、前記第１の位相シフトパターンにおける露光光の透過率を２０％以上８０％以下としたものである。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する（なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。
【００３８】
（実施の形態１）
図１は本発明の一実施の形態である位相シフトマスクの全体構成の一例を示す平面図、図２は図１の位相シフトマスクの要部平面図、図３は図２のＩＩＩ −ＩＩＩ 線の断面図、図４（ａ）〜（ｃ）は図１の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図、図５および図６は露光装置の説明図、図７は図１の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図、図８〜図１２は図１の位相シフトマスクの製造工程中における要部断面図、図１３〜図１９は図１の位相シフトマスクを用いた半導体集積回路装置の製造工程中における要部断面図、図２０は図１３〜図１９で説明した半導体集積回路装置の製造工程中における露光工程を抜き出して示したフロー図である。
【００３９】
図１は、本実施の形態１の位相シフトマスクＭの全体構成の一例を示す平面図である。なお、図１においては、図面を見易くするため、遮光帯に斜線のハッチングを付けている。
【００４０】
この位相シフトマスクＭは、例えば実寸の５倍の寸法の半導体集積回路パターンを縮小投影光学系等を通して半導体ウエハに転写するためのレチクルである。
【００４１】
この位相シフトマスクＭを構成するマスク基板ＭＢは、例えば四角形状の透明な合成石英ガラス等からなり、その屈折率は、例えば１．４７程度、露光光に対する光透過率は、例えば９０％以上である。
【００４２】
このマスク基板ＭＢの中央には、例えば長方形状の２つの転写パターン形成領域Ａ１，Ａ２ が配置されている。この２つの転写パターン形成領域Ａ１，Ａ２ は、互いの長辺を平行にして隣接配置されており、その各々には、例えば実寸の５倍の寸法の転写パターンが形成されている。
【００４３】
なお、転写パターン形成領域Ａ１，Ａ２ を２つにしているのは、スループット向上のためと、位相シフトマスクＭの検査をダイ・トウ・ダイで行えるためと、一方にダメージが生じても他方が残る可能性があるため等からである。
【００４４】
また、マスク基板ＭＢ上において、転写パターン形成領域Ａ１，Ａ２ の外周には、それらの外周を取り囲むように遮光帯ＮＢがパターン形成されている。この遮光帯ＮＢは、例えばクロム（Ｃｒ）等のような遮光材料によって形成されている。
【００４５】
また、マスク基板ＭＢ上において、転写パターン形成領域の外側には、重ね合わせマークパターンＢ１ 〜Ｂ４，Ｃ１ 〜Ｃ４，Ｄ１ 〜Ｄ４ が形成されている。
【００４６】
このうち、重ね合わせマークパターンＢ１ 〜Ｂ４ は、半導体ウエハ上に形成された重ね合わせマークパターンと、位相シフトマスクＭとの位置合わせに用いるパターンであり、例えば十字状に形成され、遮光帯ＮＢの外側においてマスク基板ＭＢの各辺のほぼ中心に当たる位置に配置されている。
【００４７】
また、重ね合わせマークパターンＣ１ 〜Ｃ４，Ｄ１ 〜Ｄ４ は、一の露光処理の次に行う露光に際して位置合わせに用いる位置合わせ用のマークパターンである。
【００４８】
このうち、重ね合わせマークパターンＣ１ 〜Ｃ４ は、新たに形成するマークとして、重ね合わせした状態を測定するためのマークパターンであり、遮光帯ＮＢよりも内側の角部に配置されている。
【００４９】
また、重ね合わせマークパターンＤ１ 〜Ｄ４ は、例えば１つの配線層の配線パターンを形成した後に、さらに別の配線層の配線パターンを形成する等の際に用いる重ね合わせマークパターンであり、遮光帯ＮＢよりも内側において転写パターン形成領域Ａ１，Ａ２ の一辺のほぼ中心に当たる位置に配置されている。
【００５０】
これらの重ね合わせマークパターンＢ１ 〜Ｂ４，Ｃ１ 〜Ｃ４，Ｄ１ 〜Ｄ４ によって、半導体ウエハ上の集積回路素子とその上に形成する配線パターン等との重ね合せの測定評価が可能となっている。そして、この測定によって、半導体集積回路装置そのものの評価ができるだけでなく、露光装置の高精度の重ね合せ精度管理評価も可能となっている。
【００５１】
次に、この位相シフトマスクＭの転写パターン形成領域Ａ１，Ａ２ における拡大平面図およびそのＩＩＩ −ＩＩＩ 線の断面図をそれぞれ図２および図３に示す。なお、図２および図３においては、図面を見易くするため、遮光領域および位相シフトの配置領域にそれぞれ斜線および網掛けのハッチングを付している。
【００５２】
本実施の形態１においては、同一時の露光処理によって半導体ウエハ上に転写されるパターンが、例えば寸法が異なる複数個の接続孔パターン群であって、その中には露光波長よりも微細な寸法または隣接間隔のパターンを有するような場合について説明する。
【００５３】
遮光パターン１は、マスク基板ＭＢ上に位相シフト形成用の半透明膜を介して堆積された遮光膜の一部が開口されて形成されている。この遮光膜は、例えばＣｒ等のような露光光に対する光透過率が１％以下の遮光材料からなり、この遮光膜の配置領域は遮光領域となり、遮光膜の開口領域は露光光を透過する光透過領域となっている。
【００５４】
本実施の形態１においては、寸法の異なる複数個の接続孔パターンを半導体ウエハ上に転写するので、図２等には、これに応じて寸法の異なる複数個の光透過領域が示されている。
【００５５】
また、各光透過領域は、中央の主光透過領域３と、その外周に縁取るように位相シフトパターン２が配置された位相シフト領域とを有している。このうち、主光透過領域３には、位相シフトパターン２が配置されておらず、マスク基板ＭＢが剥き出しになっている。この各々の光透過領域に配置された主光透過領域３も、半導体ウエハ上に転写される接続孔パターンの寸法に応じて異なっている。
【００５６】
例えば図２等の一番左の光透過領域および主光透過領域３は、相対的に小さい接続孔パターンに対応する領域なので、その寸法が一番小さい。また、図２等の一番右の光透過領域および主光透過領域３は、相対的に大きな接続孔パターンに対応する領域なので、その寸法が一番大きい。また、図２等の中央の光透過領域および主光透過領域３は、寸法が中位の接続孔パターンに対応する領域なので、その寸法が左右の光透過領域および主光透過領域３の中位に設定されている。
【００５７】
位相シフトパターン２は、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、１つの光透過領域を透過した露光光において、主光透過領域３を透過した露光光と、位相シフトパターン２の配置領域を透過した露光光とで位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。
【００５８】
なお、このような露光光の位相差の操作は、位相シフトパターン２を形成する半透明膜の厚さによって調節されている。また、位相シフトパターン２の明像は実際の半導体ウエハ上には転写されない。
【００５９】
ところで、本実施の形態１においては、この位相シフトパターン２が、例えばモリブデンシリサイド（ＭｏＳｉ）等のような半透明膜からなり、その露光光の光透過率が、例えば２０％〜８０％程度、好ましくは２０％〜５０％程度になるように設定されている。本実施の形態１においては、例えばその光透過率を２０％となるようにした。
【００６０】
これは、次のような理由からである。すなわち、位相シフトパターンの光透過率を実効的に下げない技術を採用すると位相シフトマスク上で必要な位相シフトパターンの寸法は、位相シフトパターンが形成されていない領域（主光透過領域に対応）の寸法の約１／２以下にしなければならない。
【００６１】
しかし、その寸法は微細であるため、位相シフトパターン２の加工が極めて困難であると同時に、この位相シフトパターンの加工精度によって位相シフトマスクの精度が実効的に決まることになり、露光光の位相を良好に操作することが可能な位相シフトマスクの製造が非常に困難である。また、その検査や修正も非常に困難である。したがって、半導体集積回路装置の製造コストの増加等を招くことにもなる。
【００６２】
そこで、位相シフトパターン２における露光光の透過率を下げることにより、位相シフトマスクＭにおける位相シフトパターン２の加工精度に余裕を持たせることが可能となっている。
【００６３】
このため、図２に示すように、位相シフトパターン２の寸法を、主光透過領域３と同等かそれ以上に設定することが可能となっている。したがって、露光光の位相を良好に操作することが可能な位相シフトマスクＭの設計および製造を容易にすることが可能となっている。また、製造された位相シフトマスクＭのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことが可能となっている。
【００６４】
上述のように位相シフトパターン２の露光光に対する光透過率を好ましくは２０％〜５０％としたのは、上述のように、その光透過率をそれよりも上げるとそれだけ、位相シフトパターン２の加工寸法精度が厳しくなることを考慮したものである。
【００６５】
さらに、本実施の形態１においては、上記したように位相シフトパターン２の加工精度が緩和されたことを上手く利用して、各光透過領域内の位相シフトパターン２の寸法を、半導体ウエハ上に転写する接続孔パターンの寸法に応じて設定している。なお、この位相シフトパターン２の寸法とは、位相シフトパターン２の端部と遮光パターン１の開口部（光透過領域）の端部との間の寸法である。
【００６６】
例えば大きな接続孔パターンに対応する光透過領域（図２の最も右側）においては、主光透過領域３の寸法も大きい関係上、透過した光パターンの光振幅波形における裾の部分の広がりも大きい上、周囲にゴースト露光等が生じる場合がある。
【００６７】
そこで、大きな接続孔パターンに対応する光透過領域においては、透過光パターンのエッジにおいて光の位相差操作による効果が良好に行われるように、位相シフトパターン２の寸法を大きめにしている。これにより、透過光パターンの光振幅波形における裾の部分の広がりを抑えることができ、その部分の光波形の立ち上がりを急峻にすることができるので、大きな寸法の接続孔パターンを半導体ウエハ上に良好に転写することができる。
【００６８】
なお、位相シフトパターン２の光透過率を下げないで、そのパターン幅を広げると、透過光の量が多くなりパターンを良好に転写することができない。
【００６９】
このような位相シフトパターン２の寸法設定を各光透過領域で行うことにより、寸法の異なる複数の接続孔パターンを、同一時の露光処理において高い精度で、しかもゴースト露光等も生じることなく良好に形成することが可能となる。
【００７０】
このような位相シフトマスクＭを用いて投影露光した場合における半導体ウエハ上での露光光の振幅分布および強度分布を図４に示す。
【００７１】
本実施の形態１の位相シフトマスクＭを用いた場合、位相シフトマスクＭの各光透過領域を透過した露光光において、小さな接続孔パターンにおいても大きな接続孔パターンにおいてもそのパターンエッジの部分では位相シフト効果により光波形が急峻となっている。
【００７２】
また、寸法の小さな接続孔パターンに対応する光透過領域を透過した露光光も露光に必要な光量を確保でき、寸法の大きな接続孔パターンの転写領域の近傍にゴースト露光が生じることもないことが分かる。
【００７３】
次に、本実施の形態１の半導体集積回路装置の製造工程において用いる露光装置の一例を図５および図６によって説明する。
【００７４】
露光装置４は、例えば縮小率が１／ ５、コヒーレンシが０．３および投影光学レンズの開口特性が０．５の縮小投影露光装置である。
【００７５】
この露光装置４の光学系は、露光光源４ａと、試料ステージ４ｂとを結ぶ露光上に配置されており、ミラー４ｃ１ ，４ｃ２ 、シャッタ４ｄ、フライアイレンズ４ｅ、コンデンサレンズ４ｆ、縮小投影光学レンズ系４ｇおよび位置合わせ光学系４ｈ（４ｈ１ 〜４ｈ１０） を有している。
【００７６】
上記した位相シフトマスクＭは、露光装置４のコンデンサレンズ４ｆと、縮小投影光学レンズ系４ｇとの間に、アライメント光学系４ｈによって半導体ウエハ５との位置合わせが行われた状態で載置されている。なお、半導体ウエハ５は、例えばシリコン（Ｓｉ）単結晶からなり、その上面には感光性のフォトレジスト膜６がスピン塗布法等によって塗布されている。
【００７７】
露光光源４ａは、例えばｉ線等のような光Ｌｐを放射する高圧水銀ランプである。露光光源４ａから放射された光Ｌｐは、ミラー４ｃ１ ，４ｃ２ 、コンデンサレンズ４ｆ、位相シフトマスクＭおよび縮小投影光学レンズ４ｇを介して試料ステージ４ｂ上の半導体ウエハ５の主面に照射されるようになっている。
【００７８】
すなわち、この位相シフトマスクＭを透過した光によって形成されるパターンは、縮小投影光学レンズ４ｇを通じて縮小され、半導体ウエハ５上のフォトレジスト膜６に結像され転写されるようになっている（図６参照）。
【００７９】
なお、露光処理後は、例えばフォトレジスト膜において露光光が照射された部分を現像処理によって除去する等してフォトレジストパターンを形成する。
【００８０】
この露光方式としては、例えばステップ＆スキャン露光方式を採用しても良い。ステップ＆スキャン露光方式は、縮小投影露光の一種であるが、同一の縮小投影レンズを用いて有効となる露光領域を得ることを目的としている。
【００８１】
この場合、位相シフトマスクＭと半導体ウエハ５とをそれぞれレーザ干渉により高い精度で位置座標の測定を行いながら同期させて共に動かしつつ、位相シフトマスクＭの主面に、例えばエキシマレーザ光等を照射することにより、位相シフトマスクＭ上の露光領域を走査する。これに対応して、半導体ウエハ５上のフォトレジスト膜面に位相シフトマスクＭ上のパターンが縮小投影される。
【００８２】
すなわち、縮小投影光学レンズ４ｇの直径に対応して露光するので、実効的に露光チップサイズが２１／２倍になる。しかし、この方法を採用する場合は、露光スループットが低下するので、その対策として、縮小率を×５〜×４にする方式が採用されている。光源としては、例えばＫｒＦエキシマレーザ（波長２４８ｎｍ）が採用されている。
【００８３】
このステップ＆スキャン露光に対応するためには、従来の×５縮小投影方式よりも、さらに微細なパターン欠陥を摘出する必要があるが、本実施の形態１においては、その欠陥摘出および判別も容易となる。
【００８４】
次に、本実施の形態１の半導体集積回路装置の製造方法を図７のプロセスフローに沿って、図８〜図１２等を用いて説明する。
【００８５】
まず、半導体集積回路のパターンデータを遮光領域の回路パターンデータと、位相シフト領域の回路パターンのデータに分けて作成する（工程１０１ａ， １０１ｂ）。
【００８６】
この際、本実施の形態１においては、位相シフト領域の露光光に対する光透過率を下げるような条件付けを設定しておく。一般的に位相シフトマスク上の光透過領域の一辺の寸法が露光波長に対して２倍程度以下の場合、投影光学系を通して半導体ウエハ上に転写される光強度がシフトするため、位相シフトマスクのパターン寸法が微細になるに従って、その寸法精度が厳しくなる。これに伴って、位相シフトマスク自体の加工精度もパターン寸法が微細になるとともに、低下してしまう。
【００８７】
そこで、本実施の形態１においては、上記のように位相シフト領域の光透過率を下げることにより、位相シフトマスクＭ上においては実効的に大きい寸法で位相シフトパターンを形成することが可能となる。すなわち、位相シフトパターンの設計寸法の自由度を向上させることが可能となっている。
【００８８】
集積回路パターンデータの設計方法として、例えば半導体集積回路の配線パターンでは、複数の矩形の組み合わせを基本とし、これら矩形が所定のパターン幅、長さおよび所定の間隔で複数配列されている場合を想定する。そして、これらのパターンと直交する方向のパターンは、基本的に異なる配線層に形成することで対応できる。
【００８９】
それらによって、組み合わされる半導体集積回路の配線パターンは、層単位に分けて一旦位相シフトマスク上に形成し、露光装置の投影光学系を通して半導体ウエハ上に転写する。
【００９０】
その際に、上記パターンの幅、間隔の少なくとも一方を露光波長より小さくすることは、投影露光を用いると一般的に困難である。この問題を解決する手段として、位相シフト領域を設けてマスク面を透過する露光光に位相差を生じさせるようにする。
【００９１】
パターン図形の重ね合わせ、すなわち、図形と図形とのオーバーラップがある場合、重ね除去処理（転写領域の切り出し）が行われる。重ね除去処理は、例えばパターンデータによって形成される図形をメモリマップ上に展開し、論理和（ＯＲ）処理する。また、近接するパターンが含まれる領域にウィンドウを設けて、計算機の処理時間の短縮を図っている。
【００９２】
次いで、図形をＸ，Ｙの各方向へ並び替えるソート処理を行う。このソートは、パターンデータを近接するパターンの面積比率が大きい方向（例えば、Ｘ軸方向またはＹ軸方向）に、所定の間隔（例えば、半導体集積回路パターンの配線ピッチ）でグループ分けして並び替えるものである。
【００９３】
続いて、並び替え処理した１つの図形について位相シフトパターンデータの形成処理が行われる。この処理方法としては、各図形の寸法に対応して、分類し、拡大幅を変えるものである。すなわち、パターンをｘ方向またはｙ方向に順次並び替え、これに対応させて、それぞれのパターンを所定の幅だけ拡大する。これにより、位相シフト領域の回路パターンデータ（位相シフトパターンデータ）を作成する。
【００９４】
次に、図８に示すようなマスク基板ＭＢを用意する（工程１０２）。すなわち、マスク基板ＭＢ上には、例えばＭｏＳｉ等からなる半透明膜２ａを介して、例えばＣｒ等からなる遮光膜１ａが堆積されている。さらに、その遮光膜１ａ上には電子線描画用のレジスト膜７が堆積されている。
【００９５】
この半透明膜２ａは、位相シフトパターンを形成するための膜であり、その膜厚は、位相シフトパターンを透過した光と位相シフトパターンの無い主光透過領域を透過した光との間に位相差が生じるように設定されている。また、半透明膜２ａは、上記したように露光光に対する光透過率が、例えば２０％程度に下げられている。
【００９６】
続いて、このようなマスク基板ＭＢ上の電子線描画用のレジスト膜７に、上記した位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。この場合、パターンの位置精度および寸法精度を、例えば０．１μｍ以下とすることができる。
【００９７】
その後、現像処理を施す。この際、電子線描画用のレジスト膜７がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図９に示すように、電子線描画用のレジストパターン７ａを形成する。
【００９８】
そして、そのレジストパターン７ａをエッチングマスクとして遮光膜１ａおよび半透明膜２ａをエッチング法等によってパターニングする。この際、レジストパターン７ａによって遮光膜１ａをパターニングした後、レジストパターン７ａを除去し、残された遮光膜１ａのパターンをエッチングマスクとして、下層の半透明膜２ａの露出部分をエッチング除去しても良い（工程１０３）。
【００９９】
その後、電子線描画用のレジストパターン７ａを除去した後、マスク基板ＭＢ上にパターン形成された遮光膜１ａのパターン等の外観を検査する（工程１０４）。
【０１００】
次いで、図１０に示すように、マスク基板ＭＢのパターン形成面上に、電子線描画用のレジスト膜８を塗布した後、さらに、その上面に導電性ポリマ膜９を塗布する。
【０１０１】
その後、上記した遮光領域の回路パターンデータに基づいて、マスク基板ＭＢ上の電子線描画用のレジスト膜８に、上記した遮光領域の回路パターンを電子線描画方法等によって転写する。
【０１０２】
この際、回路パターンの他に、マスク基板ＭＢの転写領域の周辺部に半導体ウエハとの位置合わせのための上記した重ね合わせパターンを露光する。この重ね合わせマークのパターンは、使用する縮小投影露光装置によって指定されるものである。
【０１０３】
次いで、マスク基板ＭＢに対して、現像処理を施す。この際、電子線描画用のレジスト膜８がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図１１に示すように、電子線描画用のレジストパターン８ａを形成する。
【０１０４】
そして、その電子線描画用のレジストパターン８ａをエッチングマスクとして遮光膜１ａをエッチング法等によってパターニングする。
【０１０５】
これにより、遮光パターン１および位相シフトパターン２を形成した後、電子線描画用のレジストパターン８ａを除去することにより、図１２に示すように、位相シフトマスクＭを作成する（工程１０５）。
【０１０６】
続いて、この位相シフトマスクＭにおける遮光パターン１および位相シフトパターン２の外観を検査する。この際に発見された遮光膜の残り欠陥等は、例えばレーザ光を照射して除去することにより修正することができる（工程１０６）。
【０１０７】
その後、縮小投影露光工程に移行する（工程１０７）。この縮小投影露光工程においては、位相シフトマスクＭを上記した露光装置４（図５参照）に設置するとともに、半導体集積回路を形成する半導体ウエハを露光装置４の試料ステージ４ｂ（図５参照）上に真空吸着させた状態で載置する。
【０１０８】
なお、この半導体ウエハの主面上には、パターンを転写するためのフォトレジスト膜が塗布されている。また、半導体ウエハには、集積回路素子とその周辺部に位相シフトマスクＭとの重ね合わせマークが形成されている。
【０１０９】
その後、露光装置４を用い、半導体ウエハ５上の半導体集積回路チップパターン毎に形成された重ね合わせマークを検出し、位相シフトマスクＭ上の重ね合わせマークと位置合わせを行う。
【０１１０】
そして、重ね合せが完了する毎に、所定の露光波長の紫外線または遠紫外線を位相シフトマスクＭおよび露光装置４の投影光学系を介して半導体ウエハに照射する。
【０１１１】
これにより、位相シフトマスクＭのマスクパターンの投影像を半導体ウエハ上のフォトレジスト膜に結像させる。この際、位相シフトパターン２ａの透過光は明像を形成しない。
【０１１２】
このような露光処理は、通常、半導体ウエハ上に形成した集積回路チップ単位で行い、半導体ウエハ上でマーク検出と露光とを複数回繰り返すことにより行われる。
【０１１３】
この際、例えば半導体ウエハ上にポジ形のフォトレジスト膜を堆積した場合は、露光光が照射された箇所が現像処理により除去され、露光光が照射されなかった箇所がパターンとして残る。したがって、そのフォトレジスト膜は、位相シフトマスクＭ上の主光透過領域３（図２参照）に対応する領域に開口部が形成されるようなパターンとなる。
【０１１４】
次いで、このフォトレジストパターンをエッチングマスクとして、半導体ウエハに対してエッチング処理を施すことにより、半導体ウエハ上に所定のパターンを形成する。
【０１１５】
本実施の形態１の図２等に示したパターンにおいては、例えば寸法の異なり、かつ、露光波長よりも短い幅または隣接間隔のある複数の接続孔パターンを、半導体ウエハ上に堆積された絶縁膜に形成し、その下層の導体層を露出させる（工程１０８）。
【０１１６】
次に、本実施の形態１の半導体集積回路装置の製造方法を、例えばツイン・ウエル方式のＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ ＭＯＳ）−ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の製造工程に適用した場合を図１３〜図１９によって説明する。
【０１１７】
図１３はその製造工程中における半導体ウエハ５を構成する半導体基板５ｓの要部断面図である。半導体基板５ｓは、例えばｎ−形のＳｉ単結晶からなり、その上部には、例えばｎウエル１０ｎおよびｐウエル１０ｐが形成されている。
【０１１８】
ｎウエル１０ｎには、例えばｎ形不純物のリンまたはＡｓが導入されている。また、ｐウエル１０ｐには、例えばｐ形不純物のホウ素が導入されている。
【０１１９】
続いて、図１４に示すように、このような半導体基板５ｓの主面上に、例えばＳｉＯ２ からなるフィールド絶縁膜１１をＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄｉｚａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法等によって形成した後、そのフィールド絶縁膜１１に囲まれた素子形成領域に、例えばＳｉＯ２ からなるゲート絶縁膜１２ｉを熱酸化法等によって形成する。
【０１２０】
その後、その半導体基板５ｓ上に、例えば低抵抗ポリシリコンからなるゲート形成膜をＣＶＤ法等によって堆積した後、その膜をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより、ゲート電極１２ｇを形成する。
【０１２１】
次いで、ｎチャネル形のＭＯＳ・ＦＥＴ形成領域に、例えばｎ形不純物のリンまたはＡｓをイオン注入法等によって導入する。この際、ゲート電極１２ｇをマスクとして自己整合的にｎ形不純物を半導体基板５ｓに導入する。
【０１２２】
続いて、ｐチャネル形のＭＯＳ・ＦＥＴ形成領域に、例えばｐ形不純物のホウ素をイオン注入法等によって導入する。この際、ゲート電極１２ｇをマスクとして自己整合的にｐ形不純物を半導体基板５ｓに導入する。
【０１２３】
その後、半導体基板５ｓに対して熱処理を施すことにより、ｎチャネル形のＭＯＳ・ＦＥＴのソース領域およびドレイン領域を構成するｎ形の半導体領域１２ｎｄを形成するとともに、ｐチャネル形のＭＯＳ・ＦＥＴのソース領域およびドレイン領域を構成するｐ形の半導体領域１２ｐｄを形成する。
【０１２４】
次いで、図１５に示すように、半導体基板５ｓ上に、例えばＳｉＯ２ からなる層間絶縁膜１３ａをＣＶＤ法等によって堆積した後、その上面にポリシリコン膜をＣＶＤ法等によって堆積する。
【０１２５】
続いて、そのポリシリコン膜をフォトリソグラフィ技術およびエッチング技術によってパターニングした後、そのパターニングされたポリシリコン膜の所定領域に不純物を導入することにより、ポリシリコン膜からなる配線１４Ｌおよび抵抗１４Ｒを形成する。
【０１２６】
その後、図１６に示すように、半導体基板５ｓ上に、例えばＳｉＯ２ からなる層間絶縁膜１３ｂをＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法等によって堆積した後、その層間絶縁膜１３ｂに半導体領域１２ｐｄ，１２ｎｄおよび配線１４Ｌの一部が露出するような接続孔１５ａをフォトリソグラフィ技術およびエッチング技術によって穿孔する。
【０１２７】
本実施の形態１においては、例えばこのフォトリソグラフィ工程において、前記した位相シフトマスクＭを用いる。図１７ではフィールド酸化膜１１上の接続孔１５ａとソース、ドレインとの接続孔１５ａとが図示されており、互いに深さが異なっている。
【０１２８】
このように接続孔１５ａに高低差（深さの違い）が有る場合においても、本実施の形態１の位相シフトマスクＭを用いることにより、半透明の位相シフト領域の寸法を変更することにより、接続孔１５ａを精度良く加工することが可能となっている。
【０１２９】
また、上記集積回路の周辺回路における接続孔（図示していない）の加工寸法を変更する場合においても、半透明の位相シフト領域の寸法を変更することにより、その接続孔を精度良く加工することが可能となっている。
【０１３０】
次いで、半導体基板５ｓ上に、例えばアルミニウム（Ａｌ）またはＡｌ合金等からなる金属膜をスパッタリング法等によって堆積した後、その金属膜をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより、図１７に示すように、第１層配線１６Ｌ１ を形成する。
【０１３１】
この配線パターン形成工程においても、本実施の形態１の位相シフトマスクＭを適用することにより、それらの加工精度を向上させることができる。
【０１３２】
続いて、図１８に示すように、半導体基板５ｓ上に、例えばＳｉＯ２ からなる層間絶縁膜１３ｃをＣＶＤ法等によって堆積した後、その一部に第１層配線１６Ｌ１ の一部が露出するような接続孔１５ｂを穿孔する。
【０１３３】
その後、半導体基板５ｓ上に、例えばＡｌまたはＡｌ合金等からなる金属膜をスパッタリング法等によって堆積した後、その金属膜をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより、第２層配線１６Ｌ２ を形成する。
【０１３４】
その後、図１９に示すように、半導体基板５ｓ上に、例えばＳｉＯ２ からなる表面保護膜１７をＣＶＤ法等によって堆積する。
【０１３５】
このようなＳＲＡＭの製造プロセスにおけるフォトリソグラフィ工程、すなわち、露光工程を抽出し、フロー化した露光プロセス・フロー図を図２０に示す。
【０１３６】
同図において、ｎウエル・フォト工程Ｐ１は、半導体基板上に窒化シリコン等からなる絶縁膜を堆積した後、その絶縁膜上にｎウエル形成領域以外の領域が被覆されるようなフォトレジストパターンを形成する工程である。
【０１３７】
フィールド・フォト工程Ｐ２は、半導体基板上に窒化シリコン等からなる絶縁膜を堆積した後、その絶縁膜上に素子形成領域のみが被覆されるようなフォトレジストパターンを形成する工程である。
【０１３８】
ｐウエル・フォト工程Ｐ３は、ｐウエルのチャネルストッパ領域を形成するために、ｎウエル上を被覆するフォトレジストパターンを形成する工程である。
【０１３９】
ゲート・フォト工程Ｐ４は、半導体基板上にポリシリコン等からなる導体膜を堆積した後、その導体膜上にゲート電極形成領域が被覆されるようなフォトレジストパターンを形成する工程である。
【０１４０】
ｎチャネル・フォト工程Ｐ５は、ｎチャネル側にゲート電極をマスクとしてｎ形不純物をイオン注入するために、ｐチャネル側を被覆するようなフォトレジストパターンを形成する工程である。
【０１４１】
ｐチャネル・フォト工程Ｐ６は、逆に、Ｐチャネル側にゲート電極をマスクとしてｐ形不純物をイオン注入するために、ｎチャネル側を被覆するようなフォトレジストパターンを形成する工程である。
【０１４２】
多結晶シリコン・フォト工程Ｐ７は、配線または抵抗となる第２層多結晶シリコン膜をパターニングするために、半導体基板上に堆積された多結晶シリコン膜上に配線および抵抗領域を被覆するようなフォトレジストパターンを形成する工程である。
【０１４３】
Ｒ・フォト工程Ｐ８は、抵抗上にフォトレジストパターンを形成した状態で、その他の領域に不純物を導入する際のマスクとなるフォトレジストパターンをネガ・プロセスによってパターニングする工程である。
【０１４４】
コンタクト・フォト工程Ｐ９は、接続孔を形成するためのフォトレジストパターンをポジ・プロセスで形成する工程である。Ａｌ−１・フォト工程Ｐ１０は、第１層配線をパターニングする工程である。
【０１４５】
スルーホール・フォト工程Ｐ１１は、第１層配線と第２層配線とを接続する接続孔を開口するためのフォトレジストパターンを形成する工程である。
【０１４６】
Ａｌ−２・フォト工程Ｐ１２は、第２層配線をパターニングするための工程である。ボンディングパッド・フォト工程Ｐ１３は、表面保護膜にボンディングパッドに対応する１００μｍ程度の開口を形成するための工程であり、表面保護膜上にボンディングパッド形成領域以外を被覆するフォトレジストパターンを形成する工程である。
【０１４７】
これらの露光プロセスのうち、ｎウエル・フォト工程Ｐ１、ｎチャネル・フォト工程Ｐ５、ｐチャネル・フォト工程Ｐ６およびボンディングパッド・フォト工程Ｐ１３は、最小寸法が比較的大きいので、一般に、位相シフトマスクを用いる必要がないが、その他のフォト工程では、本実施の形態の位相シフトマスクを露光に際して用いる。
【０１４８】
特に、ゲート・フォト工程Ｐ４では、化学増幅系のネガ形フォトレジストを用いてゲート電極を形成し、コンタクト・フォト工程Ｐ９では、化学増幅系のポジ形フォトレジストを用いて接続孔を形成する。これにより、ゲート電極のゲート長および接続孔の開口径を、光露光方式で用いる露光光の波長以下（例えば０．３μｍ程度）に微細にすることができる。
【０１４９】
このように、本実施の形態１においては、以下の効果を得ることが可能となる。
【０１５０】
（１）．半導体ウエハ上に、寸法の異なる複数の接続孔パターンを同一時の露光処理によって転写する場合に、寸法の異なる複数の接続孔パターンを高い寸法精度で、しかも、大きい接続孔パターンの近傍にゴースト露光を生じることなく、また、小さな接続孔パターンの露光不足を生じることもなく良好に転写することが可能となる。
【０１５１】
（２）．露光波長よりも微細で寸法が異なる複数の接続孔パターンを転写する場合、露光波長よりも大きく寸法が異なる複数の接続孔パターンを転写する場合、または露光波長よりも微細な接続孔パターンと露光波長よりも大きな接続孔パターンの両方を転写する場合であっても、同一時の露光処理において高い寸法精度で良好に転写することができる。
【０１５２】
（３）．上記（１），（２） により、素子集積度の向上やチップサイズの縮小を推進することが可能となる。
【０１５３】
（４）．上記（１），（２） により、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０１５４】
（５）．位相シフトマスクの位相シフトパターンの加工精度を緩和することができる。このため、位相シフトマスクの検査および修正を容易にすることができ、位相シフトマスクの製造を容易にすることが可能となる。
【０１５５】
（６）．上記（５） により、半導体集積回路装置の低コスト化を推進することが可能となる。
【０１５６】
（実施の形態２）
図２１は本発明の他の実施の形態である位相シフトマスクの要部平面図、図２２は図２１のＸＸＩＩ−ＸＸＩＩ線の断面図である。なお、図２１および図２２においては、図面を見易くするため、遮光パターンおよび位相シフトパターンにそれぞれ斜線および網掛けのハッチングが付けてある。
【０１５７】
本実施の形態２においては、半導体ウエハ上に同じ寸法の複数のパターンを転写しようとした場合に生じる不具合を回避する場合に適用して有効な位相シフトマスクの構造について説明する。
【０１５８】
半導体集積回路装置の露光処理においては、半導体ウエハ上に同じ寸法の複数個のパターンを転写しようとした場合であっても、パターンの配置状況等によって転写されるパターンの寸法が異なってしまう場合がある。
【０１５９】
例えば長方形状の複数の接続孔パターンが互いに平行に隣接して配置されるような場合に、中央に位置する接続孔パターンの寸法が、周囲の接続孔パターンよりも大きくなってしまう場合がある。これは、中央の光透過領域を透過した光のエッジ部分の光強度が、その両側の光透過領域を透過した光によって強められることに起因する。
【０１６０】
そこで、本実施の形態２においては、このような不具合を回避すべく、図２１および図２２に示すように、各光透過領域の主光透過領域３の寸法は同一にして、中央の光透過領域の位相シフトパターン２の寸法を、その両側の光透過領域の位相シフトパターン２の寸法よりも大きめに設定している。
【０１６１】
これにより、中央の光透過領域を透過した光のパターンのエッジにおいて光の位相差操作による効果が良好に行われるようにすることができるので、透過光パターンの光振幅波形における裾の部分の広がりを抑え、その部分の光波形の立ち上がりを急峻にすることができる。このため、中央の接続孔パターンが、その両側の接続孔パターンよりも大きくなってしまうのを防止することが可能となっている。
【０１６２】
このように、本実施の形態２においては、前記実施の形態１の（５） および（６） で得られた効果の他に、以下の効果を得ることが可能となる。
【０１６３】
（１）．半導体ウエハ上に同じ寸法の複数の接続孔パターンを転写しようとした場合に、接続孔パターンの配置状況によって寸法が異なってしまうのを防止することが可能となる。
【０１６４】
（２）．上記（１） により、露光波長よりも微細なパターンを高い寸法精度で良好に形成することができるので、素子集積度の向上やチップサイズの縮小を推進することが可能となる。
【０１６５】
（３）．上記（１） により、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０１６６】
（実施の形態３）
図２３は本発明の他の実施の形態である位相シフトマスクの要部平面図、図２４は図２３のＸＸＩＶ−ＸＸＩＶ線の断面図、図２５は図２３の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図、図２６〜図３０は図２３の位相シフトマスクの製造工程中における要部断面図である。なお、図２３および図２４においては、図面を見易くするため、遮光パターンおよび位相シフトパターンにそれぞれ斜線および網掛けのハッチングが付けてある。
【０１６７】
本実施の形態３においても、前記実施の形態１と同様に、同一時の露光処理によって、例えば露光波長よりも微細で、かつ、寸法が異なる複数個の接続孔パターン群を半導体ウエハ上に転写する場合について説明する。
【０１６８】
本実施の形態３においては、図２３および図２４に示すように、位相シフトパターン２が溝によって形成されている。光の位相差操作は、この溝の深さによって調節されている。なお、遮光パターン１はマスク基板ＭＢ上に直接接触した状態で形成されている。
【０１６９】
そして、本実施の形態３においては、位相シフトパターン２を形成する溝の底面にダメージ等を与え微細な凹凸を形成することにより、位相シフトパターン２の配置領域における露光光の光透過率を前記実施の形態１と同様に下げている。
【０１７０】
次に、本実施の形態３の半導体集積回路装置の製造方法を図２５のプロセスフロー図に沿って、図２６〜図３０等を用いて説明する。
【０１７１】
まず、半導体集積回路のパターンデータを遮光領域の回路パターンデータと、位相シフト領域の回路パターンのデータに分けて作成する（工程２０１ａ， ２０１ｂ）。
【０１７２】
この際、本実施の形態３においても前記実施の形態１と同様に、位相シフト領域における露光光の光透過率を下げるような条件付けを設定しておく。
【０１７３】
次に、図２６に示すようなマスク基板ＭＢを用意する（工程２０２）。すなわち、マスク基板Ｍ上には、例えばＣｒ等からなる遮光膜１ａが堆積され、さらに、その遮光膜１ａ上には電子線描画用のレジスト膜７が堆積されている。
【０１７４】
続いて、このようなマスク基板Ｍ上の電子線描画用のレジスト膜７に、上記した位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。
【０１７５】
その後、現像処理を施し、さらに、図２７に示すように、それによって形成された電子線描画用のレジストパターン７ａをエッチングマスクとして、そのマスクから露出する遮光膜１ａおよびマスク基板ＭＢを順にエッチング法等によってエッチング除去する。これにより、位相シフトパターン２用の溝をマスク基板ＭＢに形成する。
【０１７６】
このマスク基板ＭＢの位相シフトパターン２用の溝は、レジストパターン７ａを用いて遮光膜１ａのパターンを形成した後、レジストパターン７ａを除去し、その後に残る遮光膜１ａのパターンをエッチングマスクとしてエッチング処理しパターン形成しても良い。
【０１７７】
この際、本実施の形態３においては、マスク基板ＭＢに位相シフトパターン２用の溝を、例えばドライエッチング法等のような異方性のエッチング法によって形成する。このエッチングガスとしては、例えばＣＨＦ３ とＯ２（５％）との混合ガスを用い、ガス圧力は例えば０．０５Ｔｏｒｒ 、印加電力は例えば７００Ｗ程度である。
【０１７８】
これにより、位相シフトパターン２を形成する溝の底面にダメージを与えて露光光の光透過率を下げる。これにより、位相シフトパターン２の配置領域における露光光の光透過率は、例えば８０％程度となる。
【０１７９】
この光透過率をさらに下げる方法としては、位相シフトパターンの領域内において、主光透過領域との境界に接しないようにした微小なドットパターンを追加して露光した後、このようなドットパターンをマスクとして位相シフト領域のマスク基板ＭＢに対してエッチング処理を施す。これにより、位相シフトパターン２を形成する溝の底面において、ドットパターンのある領域と無い領域とで微小な凹凸を形成することにより、位相シフトパターン２を透過する露光光の透過率をさらに下げるようにする（工程２０３）。
【０１８０】
その後、電子線描画用のレジストパターン７ａを除去した後、マスク基板ＭＢ上にパターン形成された遮光膜１ａのパターン等の外観を検査する（工程２０４）。
【０１８１】
次いで、図２８に示すように、マスク基板ＭＢのパターン形成面上に、電子線描画用のレジスト膜８を塗布した後、さらに、その上面に導電性ポリマ膜９を塗布する。
【０１８２】
その後、上記した遮光領域の回路パターンデータに基づいて、マスク基板ＭＢ上の電子線描画用のレジスト膜８に、遮光領域の回路パターンを電子線描画方法等によって転写する。
【０１８３】
次いで、マスク基板ＭＢに対して、現像処理を施し、さらに、図２９に示すように、それによって形成された電子線描画用のレジストパターン８ａをエッチングマスクとして遮光膜１ａをエッチング法等によってパターニングする。
【０１８４】
これにより、遮光パターン１および位相シフトパターン２を形成した後、電子線描画用のレジストパターン８ａを除去することにより、図３０に示すように、位相シフトマスクＭを作成する（工程２０５）。
【０１８５】
続いて、この位相シフトマスクＭにおける遮光パターン１および位相シフトパターン２を前記実施の形態１と同様に検査および修正した後（工程２０６）、縮小投影露光工程（工程２０７）に移行する。
【０１８６】
縮小投影露光工程においては、位相シフトマスクＭを上記した露光装置４（図５参照）に設置するとともに、半導体集積回路を形成する半導体ウエハを露光装置４の試料ステージ４ｂ（図５参照）上に載置する。
【０１８７】
なお、この半導体ウエハの主面上には、パターンを転写するためのフォトレジスト膜が塗布されている。また、半導体ウエハには、集積回路素子とその周辺部に位相シフトマスクＭとの重ね合わせマークが形成されている。
【０１８８】
その後、露光装置４を用い、半導体ウエハ５上の半導体集積回路チップパターン毎に形成された重ね合わせマークを検出し、位相シフトマスクＭ上の重ね合わせマークと位置合わせを行う。
【０１８９】
そして、重ね合せが完了する毎に、所定の露光波長の紫外線または遠紫外線を位相シフトマスクＭおよび露光装置４の投影光学系を介して半導体ウエハに照射する。
【０１９０】
これにより、位相シフトマスクＭのマスクパターンの投影像を半導体ウエハ上のフォトレジスト膜に結像させる。この際、位相シフトパターン２の透過光が明像を形成しない。
【０１９１】
このような露光処理は、通常、半導体ウエハ上に形成した集積回路チップ単位で行い、半導体ウエハ上でマーク検出と露光とを複数回繰り返すことにより行われる。
【０１９２】
この際、例えば半導体ウエハ上にポジ形のフォトレジスト膜を堆積した場合は、露光光が照射された箇所が現像処理により除去され、露光光が照射されなかった箇所がパターンとして残る。したがって、そのフォトレジスト膜は、位相シフトマスクＭ上の主光透過領域３（図２１参照）に対応する領域に開口部が形成されるようなパターンとなる。
【０１９３】
次いで、このフォトレジストパターンをエッチングマスクとして、半導体ウエハに対してエッチング処理を施すことにより、半導体ウエハ上に所定のパターンを形成する。
【０１９４】
本実施の形態３の図２１等に示したパターンにおいては、例えば寸法の異なる複数の接続孔パターンを、半導体ウエハ上に堆積された絶縁膜に形成し、その下層の導体層を露出させる（工程２０８）。
【０１９５】
このような本実施の形態３においては、前記実施の形態１と同じ効果を得ることが可能となる。
【０１９６】
（実施の形態４）
図３１は本発明の他の実施の形態である位相シフトマスクの要部平面図、図３２は図３１のＸＸＸＩＩ −ＸＸＸＩＩ 線の断面図である。なお、図３１および図３２においては、図面を見易くするため、遮光パターンおよび位相シフトパターンにそれぞれ斜線および網掛けのハッチングが付けてある。
【０１９７】
本実施の形態４においても、前記実施の形態１と同様に、同一時の露光処理によって、例えば露光波長よりも微細で、かつ、寸法が異なる複数個の接続孔パターン群を半導体ウエハ上に転写する場合について説明する。
【０１９８】
本実施の形態４においては、図３１および図３２に示すように、遮光膜に長方形状に開口された寸法の異なる複数の主光透過領域３が形成されているとともに、その各主光透過領域３の周囲に遮光パターン１を挟んで、主光透過領域３の各辺に平行に延在するように開口された補助光透過領域が形成されており、その補助光透過領域に位相シフトパターン２が配置されている。
【０１９９】
すなわち、主光透過領域３を透過した露光光と、その周囲の補助光透過領域を透過した露光光との位相を反転させることにより、主光透過領域３の透過光のパターンにおけるエッジ部の広がりを抑え、パターン転写精度を向上させる構造となっている。
【０２００】
位相シフトパターン２は、前記実施の形態３と同様に溝によって形成されている。露光光の位相差は溝の深さによって調節されている。なお、この位相シフトパターン２の配置された補助光透過領域は、実際の半導体ウエハ上には転写されない。
【０２０１】
ところで、本実施の形態４においても、位相シフトパターン２を透過する露光光の透過率が前記実施の形態１と同様に下げられている。この光透過率を下げる方法は、前記実施の形態３等と同じである。すなわち、位相シフトパターン２を形成する溝の底面に微細な凹凸を設けることにより低減されている。
【０２０２】
そして、位相シフトパターン２が配置された光透過領域の寸法が、転写される接続孔パターンの寸法に応じて変えてある。すなわち、小さい接続孔パターンを転写する主光透過領域３の周囲の補助光透過領域は小さく（図３１の最も左のパターン）、大きな接続孔パターンを転写する主光透過領域３の周囲の補助光透過領域は大きく、それらの接続孔パターンの中位の大きさの接続孔パターンを転写する主光透過領域３の周囲の補助光透過領域は中位の大きさに形成されている。
【０２０３】
このような本実施の形態４においても、前記実施の形態１と同じ効果を得ることが可能となる。
【０２０４】
（実施の形態５）
図３３は本発明の他の実施の形態である位相シフトマスクの要部平面図、図３４は図３３のＸＸＸＩＶ −ＸＸＸＩＶ 線の断面図、図３５（ａ）〜（ｃ）は図３３の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図、図３６〜図４２は図３３の位相シフトマスクの製造工程中における要部断面図である。なお、本実施の形態５の説明で用いる図面においては、図面を見易くするため、遮光領域および第１の位相シフトパターンの配置領域にそれぞれ斜線および網掛けのハッチングを付している。
【０２０５】
本実施の形態５においては、同一時の露光処理によって半導体ウエハ上に転写されるパターンが、例えば寸法が同一の複数個の配線パターン群であって、その中には露光波長よりも微細な寸法または隣接間隔のパターンを有するような場合について説明する。
【０２０６】
遮光パターン１は、マスク基板ＭＢ上に位相シフト形成用の半透明膜を介して堆積された遮光膜の一部が開口されて形成されている。この遮光膜は、例えばＣｒ等のような露光光に対する光透過率が１％以下の遮光材料からなり、この遮光膜の配置領域は遮光領域となり、遮光膜の開口領域は露光光を透過する光透過領域となっている。
【０２０７】
本実施の形態５においては、図３３の右側の光透過領域内に、４つの帯状の主光透過領域３が互いに平行に配置されており、その主光透過領域３の各々の周囲に縁取るように位相シフトパターン（第１の位相シフトパターン）２Ａが配置されているとともに、互いに隣接する主光透過領域３のいずれか一方にその全体を覆うように位相シフトパターン（第２の位相シフトパターン）２Ｂが配置されている。なお、図３３においては図面を見易くするため位相シフトパターン２Ｂを太い枠で示している。
【０２０８】
主光透過領域３は、配線パターンを実質的にフォトレジスト膜に転写する領域である。互いに隣接する主光透過領域３の一方には、位相シフトパターン２Ｂが配置されておらず、マスク基板ＭＢが剥き出しになっている。
【０２０９】
位相シフトパターン２Ａは、前記実施の形態１等と同じくエッジ強調のための位相シフトであり、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、主光透過領域３を透過した露光光と、位相シフトパターン２Ａの配置領域を透過した露光光とで位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。
【０２１０】
なお、このような露光光の位相差の操作は、位相シフトパターン２Ａを形成する半透明膜の厚さによって調節されている。また、位相シフトパターン２Ａの明像は実際の半導体ウエハ上には転写されない。
【０２１１】
そして、本実施の形態５においても、この位相シフトパターン２Ａが、例えばモリブデンシリサイド（ＭｏＳｉ）等のような半透明膜からなり、その露光光の光透過率が、例えば２０％〜８０％程度、好ましくは２０％〜５０％程度になるように設定されている。本実施の形態５においては、例えばその光透過率を２０％となるようにした。
【０２１２】
これは、次のような理由からである。すなわち、位相シフトパターンの光透過率を実効的に下げない技術を採用すると位相シフトマスク上で必要な位相シフトパターンの寸法は、位相シフトパターンが形成されていない領域（主光透過領域に対応）の寸法の約１／２以下にしなければならない。
【０２１３】
しかし、その寸法は微細であるため、位相シフトパターン２の加工が極めて困難であると同時に、この位相シフトパターンの加工精度によって位相シフトマスクの精度が実効的に決まることになり、露光光の位相を良好に操作することが可能な位相シフトマスクの製造が非常に困難である。また、その検査や修正も非常に困難である。したがって、半導体集積回路装置の製造コストの増加等を招くことにもなる。
【０２１４】
そこで、位相シフトパターン２Ａにおける露光光の透過率を下げることにより、位相シフトマスクＭにおける位相シフトパターン２Ａの加工精度に余裕を持たせることが可能となっている。
【０２１５】
このため、露光光の位相を良好に操作することが可能な位相シフトマスクＭの設計および製造を容易にすることが可能となっている。また、製造された位相シフトマスクＭのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことが可能となっている。
【０２１６】
上述のように位相シフトパターン２Ａの露光光に対する光透過率を好ましくは２０％〜５０％としたのは、上述のように、その光透過率をそれよりも上げるとそれだけ、位相シフトパターン２Ａの加工寸法精度が厳しくなることを考慮したものである。
【０２１７】
一方、これとは別の位相シフトパターン２Ｂは、例えばＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法等によって形成された二酸化シリコン（ＳｉＯ２）等からなり、その位相反転操作は、その膜厚によって調節されている。この位相シフトパターン２Ｂは、前記位相シフトパターン２Ａと異なり、透過率を実効的に１００％近くとして透過光を低下させないようにしている。
【０２１８】
また、この位相シフトパターン２Ｂは、互いに隣接する主光透過領域３のいずれか一方に配置されている。すなわち、図３３の右側の光透過領域において、例えば一番左の主光透過領域３と左から数えて３番目の主光透過領域３との上に位相シフトパターン２Ｂが配置されている。したがって、互いに隣接する主光透過領域３を透過した光の位相が反転されるようになっている。
【０２１９】
また、位相シフトパターン２Ｂは、その端部が上記した位相シフトパターン２Ａの上部に重なるように形成されている。そして、互いに隣接する主光透過領域３の境界領域においては、位相シフトパターン２Ｂの端部が位相シフトパターン２Ａの幅の中心位置まで配置されている。このようにして、エッジ部分での位相反転を生じさせている。
【０２２０】
なお、図３３の左側の光透過領域は、フォトレジスト膜に孤立した配線パターンを転写するための領域であり、中央には主光透過領域３が配置され、その外周には位相シフトパターン２Ａが配置されている。
【０２２１】
このような位相シフトマスクＭを用いて投影露光した場合における半導体ウエハ上での露光光の振幅分布および強度分布を図３５に示す。
【０２２２】
本実施の形態５の位相シフトマスクＭを用いた場合、同図（ｂ）に示すように、互いに隣接する主光透過領域を透過した光の位相が良好に反転しているとともに、その主光透過領域の境界領域においても透過光の反転操作が良好に行われていることが分かる。
【０２２３】
また、同図（ｂ）に示すように、結果として得られる露光強度の波形においても主光透過領域３に対応する部分では充分な光強度が得られているともに、その各々の裾の部分が急峻な立ち上がりを形成しており、精度の高い良好なパターンが転写されることが分かる。
【０２２４】
次に、本実施の形態５の位相シフトマスクＭの製造方法を図３６〜図４２によって説明する。
【０２２５】
まず、図３６に示すようなマスク基板ＭＢを用意する。すなわち、マスク基板ＭＢ上には、例えばＭｏＳｉ等からなる半透明膜２ａを介して、例えばＣｒ等からなる遮光膜１ａが堆積されている。さらに、その遮光膜１ａ上には電子線描画用のレジスト膜７が堆積されている。
【０２２６】
この半透明膜２ａは、上記した位相シフトパターン２Ａ（図３４参照）を形成するための膜であり、その膜厚は、位相シフトパターンを透過した光と位相シフトパターンの無い主光透過領域を透過した光との間に位相反転が生じるように設定されている。また、半透明膜２ａは、上記したように露光光に対する光透過率が、例えば２０％程度に下げられている。
【０２２７】
続いて、このようなマスク基板ＭＢ上の電子線描画用のレジスト膜７に、第１の位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。この場合、パターンの位置精度および寸法精度を、例えば０．１μｍ以下とすることができる。
【０２２８】
その後、現像処理を施す。この際、電子線描画用のレジスト膜７がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図３７に示すように、電子線描画用のレジストパターン７ａを形成する。
【０２２９】
そして、そのレジストパターン７ａをエッチングマスクとして遮光膜１ａおよび半透明膜２ａをエッチング法等によってパターニングする。この際、レジストパターン７ａによって遮光膜１ａをパターニングした後、レジストパターン７ａを除去し、残された遮光膜１ａのパターンをエッチングマスクとして、下層の半透明膜２ａの露出部分をエッチング除去しても良い。
【０２３０】
その後、電子線描画用のレジストパターン７ａを除去した後、マスク基板ＭＢ上にパターン形成された遮光膜１ａのパターン等の外観を検査する。
【０２３１】
次いで、図３８に示すように、マスク基板ＭＢのパターン形成面上に、電子線描画用のレジスト膜８を塗布した後、さらに、その上面に導電性ポリマ膜９を塗布する。
【０２３２】
その後、遮光領域の回路パターンデータに基づいて、マスク基板ＭＢ上の電子線描画用のレジスト膜８に、上記した遮光領域の回路パターンを電子線描画方法等によって転写する。
【０２３３】
この際、回路パターンの他に、マスク基板ＭＢの転写領域の周辺部に半導体ウエハとの位置合わせのための上記した重ね合わせパターンを露光する。この重ね合わせマークのパターンは、使用する縮小投影露光装置によって指定されるものである。
【０２３４】
次いで、マスク基板ＭＢに対して、現像処理を施す。この際、電子線描画用のレジスト膜８がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図３９に示すように、電子線描画用のレジストパターン８ａを形成する。
【０２３５】
続いて、その電子線描画用のレジストパターン８ａをエッチングマスクとして遮光膜１ａをエッチング法等によってパターニングする。これにより、遮光パターン１および位相シフトパターン２Ａを形成した後、電子線描画用のレジストパターン８ａを除去する。
【０２３６】
その後、レジストパターン８ａを除去した後、図４０に示すように、マスク基板ＭＢ上に、第２の位相シフトパターンを形成すべく、例えばＳｉＯ２ 等からなる透明膜１８をＳＯＧ法等によって堆積した後、さらにその上に電子線描画用のレジスト膜１９および導電性ポリマ膜２０を順に堆積する。
【０２３７】
次いで、このようなマスク基板ＭＢ上の電子線描画用のレジスト膜１９に、第２の位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。
【０２３８】
続いて、現像処理を施す。この際、電子線描画用のレジスト膜７がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図４１に示すように、電子線描画用のレジストパターン１９ａを形成する。
【０２３９】
その後、そのレジストパターン１９ａをエッチングマスクとして透明膜１９をエッチング法等によってパターニングすることにより、第２の位相シフトパターン２Ｂをパターン形成する。
【０２４０】
次いで、そのレジストパターン１９ａを除去することにより、図４２に示すような位相シフトマスクＭを製造する。
【０２４１】
続いて、この位相シフトマスクＭにおける遮光パターン１および位相シフトパターン２Ａ， ２Ｂの外観を検査する。この際に発見された遮光膜の残り欠陥等は、例えばレーザ光を照射して除去することにより修正することができる。
【０２４２】
このような本実施の形態５によれば、以下の効果を得ることが可能となる。
【０２４３】
（１）．位相シフトマスクＭの位相シフトパターン２の加工精度を緩和することができる。このため、位相シフトマスクＭの検査および修正を容易にすることができ、位相シフトマスクＭの製造を容易にすることが可能となる。
【０２４４】
（２）．上記（１） により、半導体集積回路装置の低コスト化を推進することが可能となる。
【０２４５】
（実施の形態６）
図４３は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図４４および図４５は図４３のＡ−Ａ線およびＢ−Ｂ線の断面図、図４６および図４７の（ａ）〜（ｃ）は図４３の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図、図４８は図４３の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。
【０２４６】
本実施の形態６では、同一時の露光処理によって半導体ウエハ上に転写されるパターンが、例えば互いに近接した複数の配線パターン群と孤立した配線パターンとの両方を有し、その中には露光波長よりも微細な寸法（幅等）または隣接間隔のパターンを有するような場合に用いる位相シフトマスクついて説明する。
【０２４７】
このような配線パターンとしては、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセル領域におけるワード線、すなわち、メモリセル選択ＭＯＳ・ＦＥＴのゲート電極のパターン等もある。
【０２４８】
なお、本実施の形態６における位相シフトマスクの全体平面構成は前記実施の形態１（図１参照）と同じなので説明を省略し、ここでは、その転写パターン形成領域の構成を説明する。
【０２４９】
その転写パターン形成領域における拡大平面図と、そのＡ−Ａ線およびＢ−Ｂ線の断面図とをそれぞれ図４３、図４４および図４５に示す。なお、図４３においては、図面を見易くするため、遮光領域および位相シフト領域にそれぞれ斜線および網掛けのハッチングを付している。
【０２５０】
遮光膜１ａは、例えばＣｒ等のような露光光に対する光透過率が１％以下の遮光材料からなり、その一部が除去されて２つの光透過領域Ｐ１，Ｐ２ が示されている。この遮光膜１ａの配置領域は、遮光領域、すなわち、遮光パターン１を形成している。また、遮光膜１ａが除去された２つの光透過領域Ｐ１，Ｐ２ は、露光光を透過する光透過領域を形成しており、平面的に互いに離れた位置に配置されている。
【０２５１】
このうち、相対的に平面寸法の大きな光透過領域Ｐ１ （図４３の左側）には、複数の帯状の主光透過領域３が互いに平行に配置されている。また、相対的に平面寸法の小さな光透過領域Ｐ２ （図４３の右側）には、１本の帯状の主光透過領域３が配置されている。
【０２５２】
大形の光透過領域Ｐ１ における複数の主光透過領域３は、半導体ウエハ上に転写される複数の配線パターンに対応している。その複数の主光透過領域３の幅は設計上互いに等しい。また、個々の主光透過領域３の幅は、その長手方向の全領域においても設計上に等しい。
【０２５３】
また、小形の光透過領域Ｐ２ における１つの主光透過領域３は、半導体ウエハ上に転写される孤立した配線パターンに対応している。この主光透過領域３の幅は、その長手方向の全領域において設計上に等しい。
【０２５４】
なお、ここで言う設計上とは、誤差を含み、完全に等しくなくても設計上の誤差の範囲ならば等しいとすることを意味している。
【０２５５】
大形の光透過領域Ｐ１ における複数の主光透過領域３のうち、所定の主光透過領域３（図４３の左から２番目と５番目）は、その一部が他の主光透過領域３の長手方向寸法よりも長く延在されており、その延在部分（図４３の下方：Ｂ−Ｂ線部分およびその周囲）においては、その周囲に他の光透過領域が配置されておらず孤立した主光透過領域３と等しくなっている。この延在部分は、例えば配線パターンの引き出しパターン部分に対応しており、設計上、露光処理後の半導体ウエハ上においても延在パターンとして転写されることが要求されている部分である。
【０２５６】
大形の光透過領域Ｐ１ における主光透過領域３および小形の光透過領域Ｐ２ における主光透過領域３の各々において、その外周には、その周囲を縁取るように所定幅の位相シフトパターン（第１の位相シフトパターン）２Ａが配置されている（図４３〜図４５においては網掛けのハッチングで示す）。
【０２５７】
この位相シフトパターン２Ａは、ここを透過した露光光の位相Φを反転させるためのパターンである。すなわち、１つの光透過領域を透過した露光光において、主光透過領域３を透過した露光光と、位相シフトパターン２Ａの配置領域を透過した露光光とで位相差を生じさせ（互いに反転）、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン２Ａの厚さで調節されている。
【０２５８】
また、この位相シフトパターン２Ａは、前記実施の形態１〜５と同様に、例えばモリブデンシリサイド（ＭｏＳｉ）等のような半透明膜からなり、その露光光の光透過率が、例えば２０％〜８０％程度、好ましくは２０％〜５０％程度になるように設定されている。本実施の形態６においては、例えばその光透過率を２０％となるようにした。
【０２５９】
これは、前記したように、位相シフトパターンの光透過率を実効的に下げない技術を採用すると位相シフトマスクＭ上で必要な位相シフトパターンの寸法は、位相シフトパターンが形成されていない領域（主光透過領域に対応）の寸法の約１／２以下にしなければならないが、その寸法は微細であるため、位相シフトパターン２の加工が極めて困難であり、かつ、この位相シフトパターンの加工精度によって位相シフトマスクＭの精度が実効的に決定され、露光光の位相を良好に操作することが可能な位相シフトマスクの製造、検査および修正が非常に困難となる等の弊害が生じるからである。
【０２６０】
そこで、位相シフトパターン２Ａにおける露光光の透過率を下げ、位相シフトマスクＭにおける位相シフトパターン２Ａの加工精度に余裕を持たせることにより、位相シフトパターン２Ａの寸法を、主光透過領域３と同等かそれ以上に設定することが可能となっている。したがって、露光光の位相を良好に操作することが可能な位相シフトマスクＭの設計および製造を容易にすることができる。また、製造された位相シフトマスクＭのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことができる。
【０２６１】
上述のように位相シフトパターン２Ａの露光光に対する光透過率を好ましくは２０％〜５０％としたのは、上述のように、その光透過率をそれよりも上げるとそれだけ、位相シフトパターン２Ａの加工寸法精度が厳しくなることを考慮したものである。なお、位相シフトパターン２Ａの光透過率を下げないで、そのパターン幅を広げると、透過光の量が多くなりパターンを良好に転写することができない。
【０２６２】
また、本実施の形態６においては、大形の光透過領域Ｐ１ において、互いに隣接する主光透過領域３のいずれか一方に、位相シフトパターン（第２の位相シフトパターン）２Ｂが、主光透過領域３の全体を覆い、隣接する主光透過領域３間における位相シフトパターン２Ａの幅方向の中間位置に端部が形成されるように配置されている（図４３の左から２番目と４番目）。
【０２６３】
この位相シフトパターン２Ｂは、互いに隣接する主光透過領域３を透過した光の間で位相Φを反転させるためのパターンである。すなわち、大形の光透過領域Ｐ１ を透過した露光光において、位相シフトパターン２Ｂが配置された主光透過領域３を透過した露光光と、それに隣接する主光透過領域３であって位相シフトパターン２Ｂが配置されていない主光透過領域３の配置領域を透過した露光光とで位相差を生じさせ（互いに反転）ることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン２Ｂの厚さで調節されている。
【０２６４】
また、この位相シフトパターン２Ｂは、前記実施の形態５と同様に、例えばＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ ）法等によって形成されたシリコン酸化膜（ガラス材料）からなり、光透過率を実効的に１００％近くとして透過光を低下させないようにしている。
【０２６５】
なお、図４３の左から２番目の主光透過領域３に配置された位相シフトパターン２Ｂにおいて、孤立パターンと等価部分では、他の部分よりも幅広となっている。これは、主として位相シフトパターン２Ｂの平面的な位置ずれを考慮したものであるが、位相シフトパターン２Ｂの剥離を抑制する機能をも有している。この剥離を抑制する観点からは、図４３で互いに離れている位相シフトパターン２Ｂ同士を遮光膜１ａ上においてつながるようにパターニングしても良い。
【０２６６】
このような位相シフトマスクＭを用いて投影露光した場合における半導体ウエハ上での露光光の振幅分布および強度分布を図４６および図４７に示す。なお、図４６は図４３の位相シフトマスクＭのＡ−Ａ線箇所において透過した露光光の振幅分布および強度分布を示し、図４７は図４３の位相シフトマスクＭのＢ−Ｂ線箇所において透過した露光光の振幅分布および強度分布を示している。
【０２６７】
まず、図４６（ａ）において、大形の光透過領域を透過した露光光においては、図４６（ｂ）に示すように、互いに隣接する主光透過領域３を透過した光の位相が良好に反転し、かつ、その個々の主光透過領域３の境界領域においても透過光の位相が良好に反転している。また、小形の光透過領域Ｐ２ を透過した露光光においても、図４６（ｂ）に示すように、孤立した主光透過領域３の境界領域において透過光の位相が良好に反転している。
【０２６８】
このため、大形の光透過領域Ｐ１ および小形の光透過領域Ｐ２ のいずれを透過した光においても、図４６（ｃ）に示すように、半導体ウエハ上に得られる露光強度の波形においては、主光透過領域３に対応する部分では充分な光強度が得られ、かつ、その各々の裾の部分が急峻な立ち上がりを形成している。したがって、パターンが高い寸法精度で、かつ、鮮明に転写されることが分かる。
【０２６９】
一方、図４７（ａ）において、大形の光透過領域Ｐ１ における所定の主光透過領域３の延在部分であって孤立パターンと等価になっている部分および小形の光透過領域Ｐ２ における孤立した主光等価領域３を透過した露光光においては、図４７（ｂ）に示すように、その個々の主光透過領域３の境界領域において透過光の位相が良好に反転している。
【０２７０】
このため、大形の光透過領域Ｐ１ における孤立パターンと等価部分および小形の光透過領域Ｐ２ のいずれを透過した光においても、図４７（ｃ）に示すように、半導体ウエハ上に得られる露光強度の波形においては、主光透過領域３に対応する部分では充分な光強度が得られ、かつ、その各々の裾の部分が急峻な立ち上がりを形成している。したがって、互いに隣接する配線パターンの１つから延在された配線パターン部分および孤立した配線パターンが、高い寸法精度で、かつ、鮮明に転写されることが分かる。
【０２７１】
なお、位相シフトパターン２Ａ， ２Ｂの明像は実際の半導体ウエハ上には転写されない。
【０２７２】
次に、本実施の形態６の位相シフトマスクの製造方法および半導体集積回路装置の製造方法を図４８のプロセスフローにより説明する。
【０２７３】
まず、半導体集積回路のパターンデータを遮光領域の回路パターンデータと、位相シフト領域のパターンのデータとに分けて作成する（工程３０１ａ、工程３０１ｂ、工程３０１ｃ）。
【０２７４】
この際、本実施の形態６においても、第１位相シフトパターンの露光光に対する光透過率を下げるような条件付けを設定しておく。一般的に位相シフトマスク上の光透過領域の一辺の寸法が露光波長に対して２倍程度以下の場合、投影光学系を通して半導体ウエハ上に転写される光強度がシフトするため、位相シフトマスクのパターン寸法が微細になるに従って、その寸法精度が厳しくなる。これに伴って、位相シフトマスク自体の加工精度もパターン寸法が微細になるにつれて低下してしまう。
【０２７５】
そこで、本実施の形態６においては、上記のように第１位相シフトパターンの光透過率を下げることにより、位相シフトパターンを位相シフトマスクＭ上において実効的に大きい寸法で形成することができるので、位相シフトパターンの設計寸法の自由度を向上させることが可能となっている。
【０２７６】
集積回路パターンデータの設計方法として、例えば半導体集積回路の配線パターンでは、複数の矩形の組み合わせを基本とし、これら矩形が所定のパターン幅、長さおよび所定の間隔で複数配列されている場合を想定する。そして、これらのパターンと直交する方向のパターンは、基本的に異なる配線層に形成することで対応できる。
【０２７７】
それらによって、組み合わされる半導体集積回路の配線パターンは、層単位に分けて一旦位相シフトマスク上に形成し、露光装置の投影光学系を通して半導体ウエハ上に転写する。その際に、上記パターンの幅、間隔の少なくとも一方を露光波長より小さくすることは、投影露光を用いると一般的に困難なので、この問題を解決する手段として、マスク面を透過する露光光に位相差を生じさせる位相シフト領域を設ける。
【０２７８】
パターン図形の重ね合わせ、すなわち、図形と図形とのオーバーラップがある場合、重ね除去処理（転写領域の切り出し）が行われる。重ね除去処理は、例えばパターンデータによって形成される図形をメモリマップ上に展開し、論理和（ＯＲ）処理する。また、近接するパターンが含まれる領域にウィンドウを設けて、計算機の処理時間の短縮を図っている。
【０２７９】
続いて、図形をＸ，Ｙの各方向へ並び替えるソート処理を行う。このソートは、パターンデータを近接するパターンの面積比率が大きい方向（例えば、Ｘ軸方向またはＹ軸方向）に、所定の間隔（例えば、半導体集積回路パターンの配線ピッチ）でグループ分けして並び替える。
【０２８０】
続いて、並び替え処理した１つの図形について位相シフトパターンデータの形成処理が行われる。この処理方法としては、各図形の寸法に対応して、分類し、拡大幅を変えるものである。すなわち、パターンをｘ方向またはｙ方向に順次並び替え、これに対応させて、それぞれのパターンを所定の幅だけ拡大する。これにより、第１の位相シフトパターンおよび第２の位相シフトパターンのデータを作成する。
【０２８１】
このような遮光領域の回路パターンデータと、位相シフト領域のパターンのデータとに基づいて位相シフトマスク上のパターンを形成する。その具体的な方法は、前記実施の形態５と同じである。
【０２８２】
すなわち、マスク基板上に位相シフトパターン形成用の半透明膜を被着した後、その上に遮光膜を被着する（工程３０２）。続いて、その半透明膜および遮光膜を上記したパターンデータに基づいてパターニングすることにより、半透明膜で構成される第１の位相シフトパターンを形成する（工程３０３）。その後、第１の位相シフトパターンを有するマスク基板上のパターン（遮光膜および半透明膜）を検査する（工程３０４）。
【０２８３】
次いで、遮光領域のパターンデータに基づいて、マスク基板上の遮光膜をパターニングすることにより、上記した大形と小形の光透過領域を形成した後（工程３０５）、この遮光パターン（遮光膜）および位相シフトパターン（半透明膜）等を検査する（工程３０６）。続いて、このマスク基板上に遮光パターンおよび第１位相シフトパターンを被覆するように透明膜をＳＯＧ法等で被着した後、その透明膜を第２の位相シフトパターンデータを用いてパターニングすることにより第２の位相シフトパターンを形成する（工程３０７）。その後、この遮光パターン（遮光膜）、第１位相シフトパターン（半透明膜）および第２位相シフトパターン等を検査する（工程３０８）。
【０２８４】
次いで、このようにして位相シフトマスクを製造した後、露光処理に移行し（工程３０９）、半導体ウエハ上に集積回路パターンを形成する。なお、この露光処理および露光装置については、前記実施の形態１等で説明したので、ここではその説明を省略する。また、このような位相シフトマスクを用いて製造する半導体集積回路装置の具体例についても前記実施の形態１で説明したので、ここではその説明を省略する。
【０２８５】
このような本実施の形態６においては、前記実施の形態１で得られた効果の他に以下の効果を得ることが可能となる。
【０２８６】
（１）．位相シフトマスクＭにおいて、互いに隣接する主光透過領域３のうちの所定の主光透過領域３から延在するパターン部分であって孤立パターンと等価となる部分をも半導体ウエハ上に鮮明に転写することが可能となる。
【０２８７】
（２）．位相シフトマスクＭにおいて、孤立する主光透過領域３のパターンを半導体ウエハ上に鮮明に転写することが可能となる。
【０２８８】
（実施の形態７）
図４９は本発明の他の実施の形態であるフォトマスクの要部拡大平面図、図５０は図４９のＡ−Ａ線の断面図、図５１は図４９のＢ−Ｂ線の断面図である。
【０２８９】
本実施の形態７の位相シフトマスクを図４９〜図５１に示す。なお、図５０および図５１は、図４９のＡ−Ａ線およびＢ−Ｂ線の断面図を示している。この位相シフトマスクＭの構造は前記実施の形態６とほぼ同じである。
【０２９０】
異なるのは、互いに隣接する主光透過領域３のうちの所定の主光透過領域３（図４９の左から２番目と５番目）から延在するパターン部分（孤立パターンと等価な部分）の幅が、その主光透過領域３の他の部分（周囲に他の主光透過領域３が配置されている部分）の幅よりも広く形成されている。
【０２９１】
これは、その主光透過領域３の当該パターン部分は周囲に他の光透過領域が配置されず孤立パターンと等価となっているため、転写すべきパターンの線幅が細いと、半導体ウエハ上における光強度が低くなる結果、当該パターン部分が半導体ウエハ上に良好に転写されず設計値よりも細くなってしまったり、引き出し長さが短くなってしまったりする現象が生じるので、それを抑制するためである。
【０２９２】
なお、本実施の形態７においては、このような位相シフトマスクＭを用いて露光処理を施すと、主光透過領域３において、孤立パターンと等価のパターン部分に対応する半導体ウエハ上の転写パターン部分の幅は、当該主光透過領域３の他のパターン部分に対応する半導体ウエハ上の転写パターン部分の幅よりも若干幅広となる。
【０２９３】
このような本実施の形態７においては、前記実施の形態６で得られた効果の他に以下の効果を得ることが可能となる。
【０２９４】
（１）．位相シフトマスクＭにおいて、互いに隣接する主光透過領域３のうちの所定の主光透過領域３から延在するパターン部分であって孤立パターンと等価となるパターン部分の幅を他の部分の幅よりも広くしたことにより、半導体ウエハ上において当該パターン部分を透過した光おける光強度を充分に確保することができるので、当該パターン部分を半導体ウエハ上に鮮明に転写することが可能となる。
【０２９５】
（実施の形態８）
図５２は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図５３は図５２のＡ−Ａ線の断面図である。
【０２９６】
本実施の形態８では、同一時の露光処理により半導体ウエハ上に転写されるパターンが、例えば互いに近接した複数の接続孔パターンと孤立した複数の接続孔パターンとの両方を有し、その中には露光波長よりも微細な寸法（幅等）または隣接間隔のパターンを有する場合に用いる位相シフトマスクついて説明する。
【０２９７】
なお、本実施の形態８における位相シフトマスクの全体平面構成は前記実施の形態１（図１参照）と同じなので説明を省略し、ここでは、その転写パターン形成領域の構成を説明する。
【０２９８】
その転写パターン形成領域における拡大平面図と、そのＡ−Ａ線の断面図とをそれぞれ図５２および図５３に示す。なお、図５２および図５３においては、図面を見易くするため、遮光領域および位相シフトの配置領域にそれぞれ斜線および網掛けのハッチングを付している。
【０２９９】
遮光膜１ａは、例えばＣｒ等のような露光光に対する光透過率が１％以下の遮光材料からなり、その一部が除去されて複数の開口領域が示されている。この遮光膜１ａの配置領域は、遮光領域、すなわち、遮光パターン１を形成している。また、この開口領域は、露光光を透過する光透過領域を形成しており、平面的に互いに離れた位置に配置されている。
【０３００】
このうち、一方の光透過領域Ｐ３ （図５２の左側）は、図５２の横方向に延在する長方形状に形成されており、その領域内には、複数の正方形状の主光透過領域３が所定の間隔を隔てて直線上に並んで配置されている。また、他方の小さな光透過領域Ｐ４ （図５２の右側）には、１つの正方形状の主光透過領域３が配置されている。
【０３０１】
長方形状の光透過領域Ｐ３ における複数の主光透過領域３は、半導体ウエハ上に転写される複数の接続孔パターンに対応している。その複数の主光透過領域３の大きさは設計上互いに等しい。また、小形の光透過領域Ｐ４ における１つの主光透過領域３は、半導体ウエハ上に転写される孤立した接続孔パターンに対応している。いずれの接続孔パターンも半導体集積回路装置の回路パターンとして実質的に寄与するものである。なお、ここで言う設計上とは、誤差を含み、完全に等しくなくても設計上の誤差の範囲ならば等しいとすることを意味している。
【０３０２】
長方形状の光透過領域Ｐ３ における主光透過領域３および小形の光透過領域Ｐ４ における主光透過領域３の各々において、その外周には、その周囲を縁取るように所定幅の位相シフトパターン（第１の位相シフトパターン）２Ａが配置されている（図５２〜図５４においては網掛けのハッチングで示す）。
【０３０３】
この位相シフトパターン２Ａは、ここを透過した露光光の位相Φを反転させるためのパターンである。すなわち、１つの光透過領域Ｐ３，Ｐ４ を透過した露光光において、主光透過領域３を透過した露光光と、位相シフトパターン２Ａの配置領域を透過した露光光とで位相差を生じさせ（互いに反転）、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン２Ａの厚さで調節されている。
【０３０４】
また、この位相シフトパターン２Ａは、前記実施の形態１〜７と同様に、例えばモリブデンシリサイド（ＭｏＳｉ）等のような半透明膜からなり、その露光光の光透過率が、例えば２０％〜８０％程度、好ましくは２０％〜５０％程度になるように設定されている。本実施の形態８においては、例えばその光透過率を２０％となるようにした。
【０３０５】
これにより、前記したように、位相シフトパターン２Ａの寸法を、主光透過領域３と同等かそれ以上に設定することが可能となっている。したがって、露光光の位相を良好に操作することが可能な位相シフトマスクＭの設計および製造を容易にすることができる。また、製造された位相シフトマスクＭのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことができる。
【０３０６】
また、本実施の形態８においては、長方形状の光透過領域Ｐ３ において、互いに隣接する主光透過領域３のいずれか一方に、位相シフトパターン（第２の位相シフトパターン）２Ｂが、その主光透過領域３の全体を覆うように、かつ、互いに隣接する主光透過領域３間の位相シフトパターン２Ａの幅方向中間に端部が配置されるように配置されている（図５２の左から２番目と４番目の列）。
【０３０７】
この位相シフトパターン２Ｂは、互いに隣接する主光透過領域３を透過した光の間で位相Φを反転させるためのパターンである。すなわち、長方形状の光透過領域Ｐ３ を透過した露光光において、位相シフトパターン２Ｂが配置された主光透過領域３を透過した露光光と、それに隣接する主光透過領域３であって位相シフトパターン２Ｂが配置されていない主光透過領域３の配置領域を透過した露光光とで位相差を生じさせ（互いに反転）ることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン２Ｂの厚さで調節されている。
【０３０８】
また、この位相シフトパターン２Ｂは、前記実施の形態１〜７と同様に、例えばＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ ）法等によって形成されたシリコン酸化膜（ガラス材料）からなり、光透過率を実効的に１００％近くとして透過光を低下させないようにしている。
【０３０９】
なお、位相シフトパターン２Ｂを形成する透明膜は、個々互いに離れているが、それらを遮光パターン１（斜線のハッチング領域）上でつながるようにしても良い。例えば同一列上の個々の位相シフトパターン２をつなげて全体として帯状になるようにしても良い。また、位相シフトパターン２Ｂを配置しない箇所だけ透明膜を除去し、全ての位相シフトパターンが遮光膜上でつながり一体的になっているようにしても良い。これにより、位相シフトパターン２Ｂの剥離を低減できる。
【０３１０】
このような位相シフトマスクＭの製造方法およびこれを用いた露光方法や露光装置については前記実施の形態１で説明したので、ここではその説明を省略する。また、この位相シフトマスクＭを用いた具体的な半導体集積回路装置の製造工程についても前記実施の形態１で説明したので、ここではその説明を省略する。
【０３１１】
なお、このような位相シフトマスクＭを用いて半導体ウエハ上に転写された接続孔パターンの平面形状は、例えばほぼ円形状となる。また、位相シフトパターン２Ａ， ２Ｂの明像は実際の半導体ウエハ上には転写されない。
【０３１２】
このような本実施の形態８によれば、前記実施の形態１で得られた効果の他に、以下の効果を得ることが可能となる。
【０３１３】
（１）．複数の近接する接続孔パターンと、孤立した接続孔パターンとの両方を同一の露光処理により半導体ウエハ上に鮮明に転写することが可能となる。
【０３１４】
（実施の形態９）
図５４は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図５５は図５４のＡ−Ａ線の断面図である。
【０３１５】
本実施の形態９の位相シフトマスクを図５４および図５５に示す。なお、図５５は、図５４のＡ−Ａ線の断面図を示している。
【０３１６】
この位相シフトマスクＭの構造は前記実施の形態８とほぼ同じである。異なるのは、次の通りである。
【０３１７】
まず、位相シフトマスクＭにおいて、互いに近接する複数の接続孔パターンを転写する領域に、当該接続孔パターンを転写するための領域であって、遮光膜１ａが除去されてなる光透過領域Ｐ５ が当該接続孔パターンに対応するように複数個形成されている。
【０３１８】
また、上下左右に互いに隣接する光透過領域Ｐ５ のいずれか一方にその全体を覆うように位相シフトパターン２Ｂが配置されており、その位相シフトパターン２Ｂがマスク基板ＭＢの厚さ方向に掘られた溝で構成されている。この位相シフトパターン２Ｂは、互いに隣接した光透過領域Ｐ５ を透過した光の間で位相を反転させて、半導体ウエハ上に接続孔パターンを鮮明に転写させる機能を有している。
【０３１９】
ただし、その個々の光透過領域Ｐ５ には、第１の位相シフトパターン２Ａが配置されておらず、光透過領域Ｐ５ がそのまま主光透過領域３となっている。これは、仮にその光透過領域Ｐ５ に前記実施の形態８と同様に位相シフトパターン２Ａを配置したとすると、その主光透過領域３のうち、位相シフト用の溝が掘られた箇所では、その主光透過領域３を透過した光の位相と、その主光透過領域３の外周の位相シフトパターン２Ａを透過した光の位相とが同相となり、半導体ウエハ上においては当該主光透過領域３および位相シフトパターン２Ａを透過した光が強め合う結果、半導体ウエハ上に転写される接続孔パターンの径が他の接続孔パターンの径よりも大きくなってしまうからである。
【０３２０】
なお、複数の光透過領域Ｐ５ のうち、最外周に配置された複数の光透過領域Ｐ５ は、半導体ウエハ上にダミーの接続孔パターンを転写するための領域となる。このダミーの接続孔パターンは、半導体集積回路装置の回路に実質的には寄与しないパターンである。
【０３２１】
これは、当該光透過領域Ｐ５ を透過した光においては、当該光透過領域Ｐ５ が最外周に配置されその外周片側に他の光透過領域Ｐ５ が配置されないことから他の光透過領域Ｐ５ に比べて透過光の位相差操作が充分に行われない結果、当該光透過領域Ｐ５ を透過した光によって転写される接続孔パターンの径が他の接続孔パターンの径に比べて小さくなってしまうからである。
【０３２２】
このような本実施の形態９においても、前記実施の形態１， ８で得られた効果と同様の効果を得ることが可能となる。
【０３２３】
（実施の形態１０）
図５６は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図５７は図５６のＡ−Ａ線の断面図、図５８は図５６のＢ−Ｂ線の断面図である。
【０３２４】
本実施の形態１０の位相シフトマスクを図５６〜図５８に示す。この位相シフトマスクＭの構造は前記実施の形態７とほぼ同じである。異なるのは、第２の位相シフトパターン２Ｂが、マスク基板ＭＢとは別体の位相シフト用基板２１に形成されていることである。
【０３２５】
この位相シフト用基板２１は、例えば透明な合成石英ガラス等からなり、その屈折率は、例えば１．４７程度、露光光に対する光透過率は、例えば９０％以上である。この位相シフト用基板２１は、位相シフトパターン２Ｂの形成面をマスク基板ＭＢの主面（半透明膜２ａおよび遮光膜１ａが形成された面）に対向させ、かつ、その位相シフトパターン２Ｂの位置が前記実施の形態７と同様の位相差操作が与えられるように平面的に位置決めされた状態で、マスク基板ＭＢと重ね合わされ接合されている。
【０３２６】
この場合の位相シフトパターン２Ｂは、位相シフト用基板２１の厚さ方向に掘られた溝で形成されており、従来の遮光膜付きの石英基板上にミラー反転したパターンデータを用い電子線描画方法などを用いて形成できる。
【０３２７】
位相差の調整は、その溝の深さで行われている。この溝は、ドライエッチング処理、ウエットエッチング処理またはドライエッチング処理後にウエットエッチング処理を施すことで形成されている。ここで、ウエットエッチング処理を採用することで、溝の表面を滑らかにすることができるので、溝の表面に微細な凹凸が形成されていることに起因する光透過率の低下や透過光の位相の乱れを抑制することが可能となる。
【０３２８】
そして、その溝の底面は設計上平坦に形成されている。これにより、位相シフト用基板２１を透過した光の位相の乱れを抑制できる。すなわち、位相シフトを透明膜で形成した場合、その表面に下地の半透明膜や遮光膜の段差の影響で凹凸が生じ、透過光の位相に乱れが生じる場合があるが、本実施の形態１０では、位相シフトパターン２Ｂを形成する溝の底面が平坦になっているので、透過光の位相の乱れを抑制できる。したがって、パターン転写精度を向上でき、パターンを鮮明に転写することができる。なお、ここで、設計上とは誤差を含み、完全に平坦な場合と、完全ではないが位相差操作に支障をきたさない程度の平坦も含むことを意味している。
【０３２９】
このような本実施の形態１０によれば、前記実施の形態１， ７で得られた効果の他に、以下の効果を得ることが可能となる。
【０３３０】
（１）．位相シフトパターン２Ｂを位相シフト用基板２１に形成した溝で形成し、その溝の底面を平坦にすることにより、位相シフトパターン２Ｂを透過した光の位相の乱れを抑制することができるので、パターン転写精度および解像度を向上させることが可能となる。
【０３３１】
（２）．半透明膜２ａおよび遮光膜１ａを位相シフト用基板２１で覆う構造とすることにより、位相シフトマスクＭの洗浄処理時または洗浄処理後における半透明膜２ａおよび遮光膜１ａの剥離を防止することができるので、位相シフトマスクＭの寿命を向上させることが可能となる。
【０３３２】
（実施の形態１１）
図５９は本発明の他の実施の形態であるフォトマスクの要部拡大平面図、図６０は図５９のＡ−Ａ線の断面図、図６１は図５９のＢ−Ｂ線の断面図、図６２は変形例である図５９のＡ−Ａ線の断面図、図６３は変形例である図５９のＢ−Ｂ線の断面図である。
【０３３３】
本実施の形態１１においては、半導体ウエハ上に転写するパターンについては、前記実施の形態６等と同じである。この本実施の形態１１の位相シフトマスクを図５９〜図６１に示す。
【０３３４】
位相シフトマスクＭにおいて、互いに近接する複数の配線パターンに対応する領域には、遮光膜１ａが開口されて個々の配線パターンに対応するように複数の帯状の光透過領域Ｐ６ が、互いに平行に近接した状態で、かつ、その隣接間に遮光膜１ａを挟んだ状態で配置されている。
【０３３５】
この光透過領域Ｐ６ の隣接間の遮光膜１ａの幅は、解像限界以下に微細にしてある。また、その光透過領域Ｐ６ の一群から離れた平面位置に、遮光膜１ａが開口されて形成された１つの帯状の光透過領域Ｐ２ が孤立した状態で配置されている。
【０３３６】
上記した光透過領域Ｐ６ および光透過領域Ｐ２ には、主光透過領域３と、位相シフトパターン２Ａとが配置されている。
【０３３７】
この光透過領域Ｐ６ の一群のうち、最も外側に位置する一方の光透過領域Ｐ６ （図５９の左から１番目）においては、位相シフトパターン２Ａが、主光透過領域３の外周全体を取り囲むようには配置されておらず、主光透過領域３の外周において、周囲に他の光透過領域が隣接されない外周部分に沿って縁取るように配置されている。
【０３３８】
また、その隣りの光透過領域Ｐ６ においては、位相シフトパターン２Ａが、周囲に他の開口領域が隣接しない領域、すなわち、主光透過領域３の長手方向端部および主光透過領域３における孤立パターン部分の外周を縁取るように配置されている。ただし、この光透過領域Ｐ６ には、その全領域を覆うように第２の位相シフトパターン２Ｂが配置されている。
【０３３９】
また、その隣りの２つの光透過領域Ｐ６ （図５９の左から３番目と４面目）においては、位相シフトパターン２Ａが、主光透過領域３の長手方向両端部に配置されている。また、図５９の４番目の光透過領域Ｐ６ には、その全領域を覆うように第２の位相シフトパターン２Ｂが配置されている。
【０３４０】
また、その隣りの光透過領域Ｐ６ においては、位相シフトパターン２Ａが、主光透過領域３の外周全体を取り囲むようには配置されておらず、主光透過領域３の外周において、周囲に他の光透過領域が隣接されない外周部分に沿って縁取るように配置されている。
【０３４１】
さらに、光透過領域Ｐ２ においては、位相シフトパターン２Ａが、主光透過領域３の外周に沿って所定の幅を持って縁取るように配置されている。
【０３４２】
この位相シフトパターン２Ａは、前記実施の形態１等と同じくエッジ強調のための位相シフトであり、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、主光透過領域３を透過した露光光と、位相シフトパターン２Ａの配置領域を透過した露光光との間に位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。
【０３４３】
また、位相シフトパターン２Ｂは、互いに隣接する開口領域を透過した光の間で位相が反転させるための位相シフトである。すなわち、互いに隣接する開口領域において、位相シフトパターン２Ｂが配置されている領域を透過した露光光と、配置されていない領域を透過した露光光との間に位相差を生じさせ、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。
【０３４４】
この位相シフトパターン２Ｂは、前記実施の形態６等と同様に、図６０に示すように、透明膜で形成されている。ただし、位相シフトパターン２Ｂは、透明膜に限定されるものではない。すなわち、前記実施の形態１０と同様に、図６２および図６３に示すように、位相シフト用基板２１をマスク基板ＭＢに重ね合わせ、その位相シフト用基板２１に溝を掘ることで位相シフトパターン２Ｂを形成する構造としても良い。
【０３４５】
このような本実施の形態１１においても、前記実施の形態１， ６または実施の形態１０と同様の効果を得ることが可能となる。
【０３４６】
（実施の形態１２）
図６４は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図６５は図６４のＡ−Ａ線の断面図、図６６は図６４のＢ−Ｂ線の断面図である。
【０３４７】
本実施の形態１２において半導体ウエハ上に転写しようとしているパターンについては前記実施の形態６〜１１と同じである。この実施の形態１２の位相シフトマスクを図６４〜図６６に示す。
【０３４８】
位相シフトマスクＭには、前記実施の形態６と同様に、２つの光透過領域Ｐ１，Ｐ２ が示されている。光透過領域Ｐ１ は、互いに近接する複数の配線パターンを転写する領域に対応している。また、光透過領域Ｐ２ は、孤立配線パターンを転写する領域に対応している。
【０３４９】
本実施の形態１２は、相対的に大形の光透過領域Ｐ１ において、複数の配線パターンの隣接領域に対応する部分に配置される複数の主光透過領域が互いに接して配置され一体的になっている場合を示している。
【０３５０】
相対的に大形の光透過領域Ｐ１ には、その外周に沿って縁取るように位相シフトパターン２Ａが配置されている。この位相シフトパターン２Ａは、前記実施の形態１等と同じく半透明膜で構成されエッジ強調のための位相シフトであり、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、主光透過領域３を透過した露光光と、位相シフトパターン２Ａの配置領域を透過した露光光との間に位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。
【０３５１】
なお、光透過領域Ｐ１ のうち、パターン隣接領域対応する部分と、孤立パターンに等価な部分との境界部分には位相シフトパターン２Ａが部分的に配置されていない箇所もある。これは、その部分近傍に対応するパターンの転写状態を良好にするためである。
【０３５２】
また、相対的に大形の光透過領域Ｐ１ において、互いに隣接する配線パターンに対応する領域のいずれか一方には、位相シフトパターン２Ｂが配置されている。この位相シフトパターン２Ｂは、ここを透過した光の位相と、位相シフトパターン２Ｂに隣接する領域であって位相シフトパターン２Ｂの配置されない領域を透過した光の位相との間に位相差を生じさせ（互いに反転）、半導体ウエハ上に配線パターンを転写し、その転写されるパターンの転写精度を向上させるようになっている。
【０３５３】
この位相シフトパターン２Ｂは、前記実施の形態６等と同様に、図６５および図６６に示すように、透明膜で形成されている。ただし、位相シフトパターン２Ｂは、透明膜に限定されるものではない。すなわち、前記実施の形態１０の説明で用いた図６２および図６３と同様に、位相シフト用基板２１をマスク基板ＭＢに重ね合わせ、その位相シフト用基板２１に溝を掘ることで位相シフトパターン２Ｂを形成する構造としても良い。
【０３５４】
なお、相対的に小形の光透過領域Ｐ２ については、前記実施の形態６等で説明しているので、ここでは説明を省略する。
【０３５５】
このような本実施の形態１２においても、前記実施の形態１， ６または実施の形態１０と同様の効果を得ることが可能となる。
【０３５６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０３５７】
例えば前記実施の形態１〜４においては、転写されるパターンが接続孔パターンの場合について説明したが、これに限定されるものではなく種々適用可能であり、例えば配線パターン等のような他のパターンの転写にも適用できる。また、全ての実施の形態において、配線パターンと接続孔パターンとを１回の露光処理で転写する場合にも適用できる。
【０３５８】
また、前記実施の形態１〜１２においては、位相シフト技術を用いる方法のみについて説明したが、これに限定されるものではなく、例えば半導体集積回路装置の製造方法における全露光処理において、前記実施の形態１〜１２の位相シフト技術を用いる方法と、位相シフト技術を使用しない従来の通常の遮光マスクを用いる方法等とを適宜使い分けることにより、露光波長以上またはそれ以下のレジストパターンを形成することができる。
【０３５９】
また、前記実施の形態１〜１２においては、位相シフトマスクのパターンを製造する際に電子線を用いた場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばレーザビームや集束イオンビームを用いても良い。
【０３６０】
また、前記実施の形態１〜１２においては、本発明をＳＲＡＭの製造方法に適用した場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やフラッシュメモリ（ＥＥＰＲＯＭ；Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）等のような他のメモリ回路またはマイクロプロセッサ等のような論理回路に適用することができる。
【０３６１】
また、前記実施の形態４においては、位相シフトパターンを溝によって形成した場合ついて説明したが、これに限定されるものではなく、例えば前記実施の形態１と同様にして半透明膜で形成しても良い。
【０３６２】
また、前記実施の形態５においては、位相シフトパターンを半透明膜によって形成した場合について説明したが、これに限定されるものではなく、例えば前記実施の形態３等と同様にして溝で形成しても良い。
【０３６３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路装置の製造工程における露光処理に適用した場合について説明したが、それに限定されるものではなく、例えば液晶基板、磁気ヘッドあるいはプリント配線基板等の製造における露光処理等のような他の露光処理に適用することも可能である。
【０３６４】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【０３６５】
（１）．本発明によれば、位相シフト領域の光透過率を下げたことにより、位相シフトマスクにおける位相シフトパターンの加工精度を緩和させることが可能となる。
【０３６６】
（２）．上記（１） により、位相シフトマスクの検査および修正の容易性を向上させることが可能となる。
【０３６７】
（３）．上記（１） および（２） により、位相シフトマスクの製造の容易性を向上させることが可能となる。したがって、半導体集積回路装置のコスト低減を推進することが可能となる。
【０３６８】
（４）．本発明によれば、位相シフト領域の光透過率を下げ、かつ、その寸法をフォトレジスト膜に転写される各々のパターン毎に変えたことにより、寸法の異なる複数のパターンを同一時の露光処理によって転写する場合に、寸法の異なる複数のパターンを高い精度で、しかも小さなパターンにおいて露光不足を生じることなく、大きなパターンの近傍においてゴースト露光が生じることなく良好にパターンを転写することが可能となる。
【０３６９】
（５）．本発明によれば、互いに隣接する複数のパターンと孤立パターン等価部分とを有するような配置の異なる複数のパターンを同一時の露光処理によって転写する場合に、配置の異なる複数のパターンを、高い精度で、しかも孤立パターン等価部分において露光不足を生じることなく、隣接領域におけるパターンの近傍においてゴースト露光が生じることなく良好に転写することが可能となる。すなわち、隣接領域における複数のパターンも孤立パターン等価部分も鮮明に転写することが可能となる。
【０３７０】
（６）．本発明によれば、前記主光透過領域において、前記孤立パターン等価部分に対応する領域の幅を他の領域部分の幅に比べて広くしたことにより、孤立パターン等価部分における露光光の光強度を充分に確保できるので、孤立パターン等価部分を高い精度で鮮明に転写することが可能となる。
【０３７１】
（７）．上記（４） 、（５） 、（６） により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０３７２】
（８）．上記（４） 、（５） 、（６） により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の素子集積度の向上およびサイズの縮小を推進することが可能となる。
【０３７３】
（９）．本発明によれば、位相シフト領域の光透過率を下げ、かつ、その寸法をフォトレジスト膜に転写される複数のパターンの配置状況等によって変えたことにより、フォトレジスト膜上に同一寸法の複数のパターンを転写する場合に配置状況等によって寸法が変わってしまう不具合を防止することが可能となる。
【０３７４】
（１０）． 上記（９） により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０３７５】
（１１）． 上記（９） により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の素子集積度の向上およびサイズの縮小を推進することが可能となる。
【０３７６】
（１２）． 本発明によれば、一対の主光透過領域を透過した各々の光の位相差を反転させる構造の位相シフトマスクにおいて、一対の主光透過領域の各々の周囲に、光透過率を下げた第１の位相シフトパターンを設け、かつ、一対の主光透過領域の一方に光透過率を下げていない第２の位相シフトパターンを設けたことにより、位相シフトパターンの全体的な加工精度を緩和させることが可能となる。
【０３７７】
（１３）． 上記（１２）により、位相シフトマスクの検査および修正の容易性を向上させることが可能となる。
【０３７８】
（１４）． 上記（１２）および（１３）により、位相シフトマスクの製造の容易性を向上させることが可能となる。したがって、半導体集積回路装置のコスト低減を推進することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である位相シフトマスクの全体構成の一例を示す平面図である。
【図２】図１の位相シフトマスクの要部平面図である。
【図３】図２のＩＩＩ −ＩＩＩ 線の断面図である。
【図４】（ａ）〜（ｃ）は図１の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。
【図５】露光装置の説明図である。
【図６】露光装置の説明図である。
【図７】図１の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。
【図８】図１の位相シフトマスクの製造工程中における要部断面図である。
【図９】図１の位相シフトマスクの図８に続く製造工程中における要部断面図である。
【図１０】図１の位相シフトマスクの図９に続く製造工程中における要部断面図である。
【図１１】図１の位相シフトマスクの図１０に続く製造工程中における要部断面図である。
【図１２】図１の位相シフトマスクの図１１に続く製造工程中における要部断面図である。
【図１３】図１の位相シフトマスクを用いた半導体集積回路装置の製造工程中における要部断面図である。
【図１４】図１の位相シフトマスクを用いた半導体集積回路装置の図１３に続く製造工程中における要部断面図である。
【図１５】図１の位相シフトマスクを用いた半導体集積回路装置の図１４に続く製造工程中における要部断面図である。
【図１６】図１の位相シフトマスクを用いた半導体集積回路装置の図１５に続く製造工程中における要部断面図である。
【図１７】図１の位相シフトマスクを用いた半導体集積回路装置の図１６に続く製造工程中における要部断面図である。
【図１８】図１の位相シフトマスクを用いた半導体集積回路装置の図１７に続く製造工程中における要部断面図である。
【図１９】図１の位相シフトマスクを用いた半導体集積回路装置の図１８に続く製造工程中における要部断面図である。
【図２０】図１３〜図１９で説明した半導体集積回路装置の製造工程中における露光工程を抜き出して示したフロー図である。
【図２１】本発明の他の実施の形態である位相シフトマスクの要部平面図である。
【図２２】図２１のＸＸＩＩ−ＸＸＩＩ線の断面図である。
【図２３】本発明の他の実施の形態である位相シフトマスクの要部平面図である。
【図２４】図２３のＸＸＩＶ−ＸＸＩＶ線の断面図である。
【図２５】図２３の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。
【図２６】図２３の位相シフトマスクの製造工程中における要部断面図である。
【図２７】図２３の位相シフトマスクの図２６に続く製造工程中における要部断面図である。
【図２８】図２３の位相シフトマスクの図２７に続く製造工程中における要部断面図である。
【図２９】図２３の位相シフトマスクの図２８に続く製造工程中における要部断面図である。
【図３０】図２３の位相シフトマスクの図２９に続く製造工程中における要部断面図である。
【図３１】本発明の他の実施の形態である位相シフトマスクの要部平面図である。
【図３２】図３１のＸＸＸＩＩ −ＸＸＸＩＩ 線の断面図である。
【図３３】本発明の他の実施の形態である位相シフトマスクの要部平面図である。
【図３４】図３３のＸＸＸＩＶ −ＸＸＸＩＶ 線の断面図である。
【図３５】（ａ）〜（ｃ）は図３３の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。
【図３６】図３３の位相シフトマスクの製造工程中における要部断面図である。
【図３７】図３３の位相シフトマスクの図３６に続く製造工程中における要部断面図である。
【図３８】図３３の位相シフトマスクの図３７に続く製造工程中における要部断面図である。
【図３９】図３３の位相シフトマスクの図３８に続く製造工程中における要部断面図である。
【図４０】図３３の位相シフトマスクの図３９に続く製造工程中における要部断面図である。
【図４１】図３３の位相シフトマスクを用いた半導体集積回路装置の製造工程中における要部断面図である。
【図４２】図３３の位相シフトマスクを用いた半導体集積回路装置の図４１に続く製造工程中における要部断面図である。
【図４３】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。
【図４４】図４３のＡ−Ａ線の断面図である。
【図４５】図４３のＢ−Ｂ線の断面図である。
【図４６】（ａ）〜（ｃ）は図４３の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。
【図４７】（ａ）〜（ｃ）は図４３の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。
【図４８】図４３の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。
【図４９】本発明の他の実施の形態であるフォトマスクの要部拡大平面図である。
【図５０】図４９のＡ−Ａ線の断面図である。
【図５１】図４９のＢ−Ｂ線の断面図である。
【図５２】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。
【図５３】図５２のＡ−Ａ線の断面図である。
【図５４】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。
【図５５】図５４のＡ−Ａ線の断面図である。
【図５６】本発明の他の実施の形態であるフォトマスクの要部拡大平面図である。
【図５７】図５６のＡ−Ａ線の断面図である。
【図５８】図５６のＢ−Ｂ線の断面図である。
【図５９】本発明の他の実施の形態であるフォトマスクの要部拡大平面図である。
【図６０】図５９のＡ−Ａ線の断面図である。
【図６１】図５９のＢ−Ｂ線の断面図である。
【図６２】変形例である図５９のＡ−Ａ線の断面図である。
【図６３】変形例である図５９のＢ−Ｂ線の断面図である。
【図６４】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。
【図６５】図６４のＡ−Ａ線の断面図である。
【図６６】図６４のＢ−Ｂ線の断面図である。
【符号の説明】
１ 遮光パターン
１ａ 遮光膜
２ 位相シフトパターン
２Ａ 位相シフトパターン（第１の位相シフトパターン）
２Ｂ 位相シフトパターン（第２の位相シフトパターン）
２ａ 半透明膜
３ 主光透過領域
４ 露光装置
４ａ 露光光源
４ｂ 試料ステージ
４ｃ１ ，４ｃ２ ミラー
４ｄ シャッタ
４ｅ フライアイレンズ
４ｆ コンデンサレンズ
４ｇ 縮小投影光学レンズ系
４ｈ アライメント光学系
４ｈ１ 〜１５ｈ５ 集光レンズ
４ｈ６ ，１５ｈ７ ハーフミラー
４ｈ８ 位置合わせ光源
４ｈ９ モニタカメラ
４ｈ１０ ミラー
５ 半導体ウエハ
５ｓ 半導体基板
６ フォトレジスト膜
７ 電子線描画用のレジスト膜
７ａ レジストパターン
８ 電子線描画用のレジスト膜
８ａ レジストパターン
９ 導電性ポリマ膜
１０ｐ ｐウエル
１０ｎ ｎウエル
１１ フィールド絶縁膜
１２ｇ ゲート電極
１２ｐｄ， １２ｎｄ 半導体領域
１２ｉ ゲート絶縁膜
１３ａ〜１３ｃ 層間絶縁膜
１４Ｌ 配線
１４Ｒ 抵抗
１５ａ， １５ｂ 接続孔
１６Ｌ１ 第１層配線
１６Ｌ２ 第２層配線
１７ 表面保護膜
１８ 透明膜
１９ 電子線描画用のレジスト膜
１９ａ レジストパターン
２０ 導電性ポリマ膜
２１ 位相シフト用基板
Ｍ 位相シフトマスク
ＭＢ マスク基板
Ａ１，Ａ２ 転写パターン形成領域
Ｂ１ 〜Ｂ４，Ｃ１ 〜Ｃ４，Ｄ１ 〜Ｄ４ 重ね合わせマークパターン
ＮＢ 遮光帯
Ｐ１ 〜Ｐ６ 光透過領域
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、位相シフトマスクを用いた露光処理技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置の高密度実装に伴って集積回路の微細化が進み、集積回路素子や配線の設計ルールもサブミクロン域に入ってきている。このため、露光に用いる光の波長も露光装置の性能限界であるｉ線、エキシマレーザに及んできている。
【０００３】
しかし、このような波長域の光を用い、フォトマスク（以下、単にマスクという）上の集積回路パターンを半導体ウエハに転写するフォトリソグラフィ工程では、パターン転写精度の低下が深刻な問題となっている。
【０００４】
このような問題を解決する手段として、マスクを透過する光の位相を操作することにより、投影像のコントラストの低下を防止する位相シフト技術が注目されている。
【０００５】
この技術は、例えば遮光領域を挟む一対の光透過領域の一方に、一対の光透過領域を透過した直後の２つの光の位相が互いに反転するように膜厚を調整した位相シフト（例えば透明なガラス膜等）を設けた構造のマスクを用いる技術である。
【０００６】
この技術を用いた場合、半導体ウエハ上では２つの光がそれらの境界部で互いに干渉し弱め合うので、パターンの投影像のコントラストを大幅に向上させることができ、パターン相互を良好に分離した状態で露光処理が可能となる。
【０００７】
また、例えば特開平４−１３６８５４号公報には、透明基板上に半透明膜を形成し、半透明膜を透過した光と、半透明膜に開口された開口部を透過した光とで位相を反転させる位相シフト技術が開示されている。
【０００８】
また、例えば特開平２−１４０７４３号公報には、マスクの光透過領域の一部に位相シフトを設けることにより、透過光に位相差を生じさせ、位相シフト境界部を強調させる位相シフト技術が開示されている。
【０００９】
なお、位相シフト技術が記載された他の例としては、例えば米国特許５２９０６４７ 号には、エッジ強調形の位相シフトマスクについての構造が開示されており、位相シフト膜上に遮光パターンを形成し、遮光パターンで形成される光透過領域の外周端部に位相シフト膜の一部を突出させる構造について説明されている。
【００１０】
また、米国特許５５１４５００ 号には、エッジ強調形の位相シフトマスクについての構造が開示されており、位相シフト膜上に遮光パターンを形成し、遮光パターンを形成する遮光膜において光透過領域の外周端部にあたる領域をハーフエッチングし膜厚を薄くすることでその領域において露光光が透過可能となるようにするとともに、位相シフトとしての機能を生じさせるようにした構造について説明されている。
【００１１】
また、米国特許５５２３１８４ 号には、遮光パターンで形成される光透過領域の中央に孤立した状態の遮光パターンを設ける構造のフォトマスクについて説明されている。
【００１２】
さらに、特開平４−２５８４１号公報には、主開口部の周囲に位相シフト機能を有する補助開口部を設け、その補助開口部の透過率を主開口部の透過率とは異なるようにした位相シフトマスクについて説明されている。
【００１３】
【発明が解決しようとする課題】
ところが、上記した位相シフト技術においては、以下の問題があることを本発明者は見出した。
【００１４】
上記した特開平４−１３６８５４号公報に記載の半透明膜を用いる位相シフト技術においては、例えば半導体集積回路の製造工程における微細なコンタクトホールの形成工程に適用する場合に、同じ露光処理で転写するコンタクトホールの寸法が半導体ウエハ面内において全て同一の場合には半導体ウエハ上に精度良くホールパターンを転写することができるが、同じ露光処理で転写するコンタクトホールの寸法が半導体ウエハ面内において異なる場合には、大径のコンタクトホールの近傍にゴースト露光が発生してしまう一方、ゴースト露光が生じないように露光条件を設定すると、小径のコンタクトホールのパターンを良好に転写することができず、結果として露光マージンが極めて狭くなってしまうことが判明した。したがって、微細なパターンの転写が不可能となってしまう。
【００１５】
また、上記した特開平２−１４０７４３号公報に記載のマスクの光透過領域の一部に位相シフトを設ける位相シフト技術においては、光透過領域も位相シフトも光の透過率は同じであるため、位相シフト境界部での光の干渉を良好に行うことを考慮すると、位相シフトパターンの加工精度に高い精度が必要であり、あまり余裕を持つことができない。例えば位相シフトパターンは、上記したコンタクトホールとの面積比が１／ ５程度以下となるように光透過領域内に形成する必要がある。しかし、このような加工精度で位相シフトパターンを形成することは非常に困難であり、結果として位相シフトの加工精度の不足に起因して位相反転光を利用することが困難であることが判明した。したがって、微細なパターンの転写が不可能となってしまう。
【００１６】
また、上述の米国特許および特開平４−２５８４１号においては、いずれもフォトレジスト膜に１つのパターンを転写する場合について説明したものであり、複数のパターンを転写する場合について何ら説明されていない。したがって、その場合に生じる問題、例えば位相シフトパターンの加工精度の問題について記載されていないし、位相シフトパターンの寸法をパターン毎に変える構成についても何ら開示されていない。
【００１７】
本発明の目的は、寸法の異なる複数のパターンを同一時の露光処理によって転写する場合に、寸法の異なる複数のパターンを高い精度で、しかも小さなパターンにおいて露光不足を生じることなく、大きなパターンの近傍においてゴースト露光が生じることなく良好にパターンを転写することのできる技術を提供することにある。
【００１８】
また、本発明の他の目的は、配置の異なる複数のパターンを同一時の露光処理によって転写する場合に、配置の異なる複数のパターンを高い精度で、しかも小さなパターンにおいて露光不足を生じることなく、大きなパターンの近傍においてゴースト露光が生じることなく良好にパターンを転写することのできる技術を提供することにある。
【００１９】
また、本発明の他の目的は、位相シフトマスクにおける位相シフトパターンの加工精度を緩和させることのできる技術を提供することにある。
【００２０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００２１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２３】
本発明は、露光光源から放射された所定波長の露光光をマスク基板および投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、
前記マスク基板には、前記複数の集積回路パターンをフォトレジスト膜に転写するための複数の光透過領域が、前記マスク基板上に堆積された遮光膜の一部を開口することで形成され、
前記複数の光透過領域の各々には、透過光の位相を実質的に反転させる領域であって前記フォトレジスト膜に実質的に転写されない位相シフトパターンが配置される位相シフト領域と、前記位相シフトパターンが配置されない領域であって前記フォトレジスト膜に集積回路パターンを実質的に転写するための主光透過領域とが配置されており、
前記位相シフト領域における露光光の透過率を、前記主光透過領域における露光光の透過率よりも下げるとともに、前記複数の光透過領域の各々における位相シフト領域の平面寸法を、前記フォトレジスト膜に転写される集積回路パターンの寸法または配置の少なくとも一方に応じて変えたものである。
【００２４】
また、本発明は、露光光源から放射された所定波長の露光光をマスク基板および投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、
前記マスク基板には、位相シフトパターンが配置されない領域であって前記フォトレジスト膜に複数の集積回路パターンを実質的に転写するための複数の主光透過領域と、前記複数の主光透過領域の各々の周囲に遮光パターンを介して配置された補助光透過領域とが、前記マスク基板上に堆積された遮光膜の一部を開口することで形成され、前記補助光透過領域は、透過光の位相を実質的に反転させる機能を有し、かつ、前記フォトレジスト膜に実質的に転写されない位相シフトパターンが配置されて位相シフト領域を形成しており、
前記位相シフト領域における露光光の透過率を、前記主光透過領域における露光光の透過率よりも下げるとともに、前記位相シフト領域の平面寸法を、前記フォトレジスト膜に転写されるパターンの寸法または配置の少なくとも一方に応じて変えたものである。
【００２５】
また、本発明は、露光光源から放射された所定波長の露光光をマスク基板および投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、
前記マスク基板には前記複数の集積回路パターンをフォトレジスト膜に転写するための光透過領域が、前記マスク基板上に堆積された遮光膜の一部を開口することで形成され、
前記光透過領域には、前記フォトレジスト膜に複数の集積回路パターンを実質的に転写するため領域であって互いに平行に隣接して配置される一対の主光透過領域が配置され、
前記一対の主光透過領域の各々の周囲には、主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がマスク基板の透過率よりも下がるように設定された第１の位相シフトパターンが配置され、
前記一対の主光透過領域の一方の主光透過領域には、他方の主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がマスク基板の透過率と同一になるように設定された第２の位相シフトパターンが、その端部を前記一対の主光透過領域間における前記第１の位相シフトパターン上の中央位置まで重なるように配置されているものである。
【００２６】
また、本発明は、露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、
前記集積回路パターンは、互いに近接する複数のパターンを有し、かつ、前記複数のパターンのうちの所定のパターンは、近傍に他のパターンが配置されない孤立パターン等価部分を有し、
前記フォトマスクには前記互いに近接する複数のパターンおよび前記孤立パターン等価部分をフォトレジスト膜に転写するための光透過領域が、前記マスク基板上の遮光膜の一部を開口することで形成され、
前記光透過領域には、前記フォトレジスト膜に互いに近接する複数のパターンおよび前記孤立パターン等価部分を転写するための領域であって、前記孤立パターン等価部分の対応箇所以外で互いに隣接して配置され、かつ、前記孤立パターン等価部分に対応する箇所でいずれか一方の一部分が孤立した状態で配置される一対の主光透過領域が配置され、
前記一対の主光透過領域の各々の周囲には、主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がフォトマスクのマスク基板の透過率よりも下がるように設定された第１の位相シフトパターンが配置され、
前記一対の主光透過領域の一方の主光透過領域には、他方の主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率が前記フォトマスクのマスク基板の光透過率と略同一になるように設定された第２の位相シフトパターンが、その端部が前記一対の主光透過領域間における前記第１の位相シフトパターン上を覆うように配置されているものである。
【００２７】
また、本発明は、前記主光透過領域において、前記孤立パターン等価部分に対応する領域の幅が他の領域部分の幅に比べて広いことを特徴とする半導体集積回路装置の製造方法。
【００２８】
さらに、他の手段の代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２９】
すなわち、その手段は、前記フォトレジスト膜に転写される複数の集積回路パターンが寸法の異なるホールパターンを含むものである。
【００３０】
また、その手段は、前記フォトレジスト膜に転写される複数の集積回路パターンが隣接して配置された一対のラインパターンを含むものである。
【００３１】
また、その手段は、前記マスク基板を製造する場合に、
（ａ）マスク基板上に、露光光の半波長となる厚さの半透明膜を堆積した後、その半透明膜上に遮光膜を堆積する工程と、
（ｂ）前記遮光膜上に第１のレジスト膜を堆積する工程と、
（ｃ）前記第１のレジスト膜に位相シフト領域のパターンを転写した後、現像処理を施し、第１のレジストパターンを形成する工程と、
（ｄ）前記第１のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する遮光膜をエッチング除去して第１の遮光パターンを形成する工程と、
（ｅ）前記第１のレジストパターンまたは第１のレジストパターンの除去後に残る前記第１の遮光パターンをエッチングマスクとして、そのエッチングマスクから露出する半透明膜をエッチング除去する工程と、
（ｆ）前記遮光膜および半透明膜をパターニングした後のマスク基板上に第２のレジスト膜を堆積した後、その第２のレジスト膜上に導電性膜を形成する工程と、
（ｇ）前記第２のレジスト膜に遮光パターンの領域を転写した後、現像処理を施し、第２のレジストパターンを形成する工程と、
（ｈ）前記第２のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する遮光膜をエッチング除去する工程とを有するものである。
【００３２】
また、その手段は、前記マスク基板を製造する場合に、
（ａ）マスク基板上に遮光膜を堆積する工程と、
（ｂ）前記遮光膜上に第１のレジスト膜を堆積する工程と、
（ｃ）前記第１のレジスト膜に位相シフト領域のパターンを転写した後、現像処理を施し、第１のレジストパターンを形成する工程と、
（ｄ）前記第１のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する遮光膜をエッチング除去して第１の遮光パターンを形成する工程と、
（ｅ）前記第１のレジストパターンまたは第１のレジストパターンを除去後に残る前記第１の遮光パターンをエッチングマスクとして、そのエッチングマスクから露出するマスク基板をドライエッチングによって除去することにより、露光光の半波長となる深さで、かつ、露光光の透過率が下がるように位相シフトパターン用の溝を形成する工程と、
（ｆ）前記遮光膜をパターニングした後のマスク基板上に第２のレジスト膜を堆積した後、その第２のレジスト膜上に導電性膜を形成する工程と、
（ｇ）前記第２のレジスト膜に遮光パターンの領域を転写した後、現像処理を施し、第２のレジストパターンを形成する工程と、
（ｈ）前記第２のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する遮光膜をエッチング除去する工程とを有するものである。
【００３３】
また、その手段は、前記位相シフト領域における露光光の透過率を２０
％以上８０％以下としたものである。
【００３４】
また、その手段は、前記第１の位相シフトパターンが半透明膜からなり、その膜厚によって露光光の位相反転が調節されているものである。
【００３５】
また、その手段は、前記第１の位相シフトパターンがマスク基板に形成された溝であり、その溝の深さによって露光光の位相反転が調節されており、前記溝の底面に微細な凹凸を形成することにより、前記位相シフトパターンの露光光の透過率を下げるものである。
【００３６】
また、その手段は、前記第１の位相シフトパターンにおける露光光の透過率を２０％以上８０％以下としたものである。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する（なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。
【００３８】
（実施の形態１）
図１は本発明の一実施の形態である位相シフトマスクの全体構成の一例を示す平面図、図２は図１の位相シフトマスクの要部平面図、図３は図２のＩＩＩ −ＩＩＩ 線の断面図、図４（ａ）〜（ｃ）は図１の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図、図５および図６は露光装置の説明図、図７は図１の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図、図８〜図１２は図１の位相シフトマスクの製造工程中における要部断面図、図１３〜図１９は図１の位相シフトマスクを用いた半導体集積回路装置の製造工程中における要部断面図、図２０は図１３〜図１９で説明した半導体集積回路装置の製造工程中における露光工程を抜き出して示したフロー図である。
【００３９】
図１は、本実施の形態１の位相シフトマスクＭの全体構成の一例を示す平面図である。なお、図１においては、図面を見易くするため、遮光帯に斜線のハッチングを付けている。
【００４０】
この位相シフトマスクＭは、例えば実寸の５倍の寸法の半導体集積回路パターンを縮小投影光学系等を通して半導体ウエハに転写するためのレチクルである。
【００４１】
この位相シフトマスクＭを構成するマスク基板ＭＢは、例えば四角形状の透明な合成石英ガラス等からなり、その屈折率は、例えば１．４７程度、露光光に対する光透過率は、例えば９０％以上である。
【００４２】
このマスク基板ＭＢの中央には、例えば長方形状の２つの転写パターン形成領域Ａ１，Ａ２ が配置されている。この２つの転写パターン形成領域Ａ１，Ａ２ は、互いの長辺を平行にして隣接配置されており、その各々には、例えば実寸の５倍の寸法の転写パターンが形成されている。
【００４３】
なお、転写パターン形成領域Ａ１，Ａ２ を２つにしているのは、スループット向上のためと、位相シフトマスクＭの検査をダイ・トウ・ダイで行えるためと、一方にダメージが生じても他方が残る可能性があるため等からである。
【００４４】
また、マスク基板ＭＢ上において、転写パターン形成領域Ａ１，Ａ２ の外周には、それらの外周を取り囲むように遮光帯ＮＢがパターン形成されている。この遮光帯ＮＢは、例えばクロム（Ｃｒ）等のような遮光材料によって形成されている。
【００４５】
また、マスク基板ＭＢ上において、転写パターン形成領域の外側には、重ね合わせマークパターンＢ１ 〜Ｂ４，Ｃ１ 〜Ｃ４，Ｄ１ 〜Ｄ４ が形成されている。
【００４６】
このうち、重ね合わせマークパターンＢ１ 〜Ｂ４ は、半導体ウエハ上に形成された重ね合わせマークパターンと、位相シフトマスクＭとの位置合わせに用いるパターンであり、例えば十字状に形成され、遮光帯ＮＢの外側においてマスク基板ＭＢの各辺のほぼ中心に当たる位置に配置されている。
【００４７】
また、重ね合わせマークパターンＣ１ 〜Ｃ４，Ｄ１ 〜Ｄ４ は、一の露光処理の次に行う露光に際して位置合わせに用いる位置合わせ用のマークパターンである。
【００４８】
このうち、重ね合わせマークパターンＣ１ 〜Ｃ４ は、新たに形成するマークとして、重ね合わせした状態を測定するためのマークパターンであり、遮光帯ＮＢよりも内側の角部に配置されている。
【００４９】
また、重ね合わせマークパターンＤ１ 〜Ｄ４ は、例えば１つの配線層の配線パターンを形成した後に、さらに別の配線層の配線パターンを形成する等の際に用いる重ね合わせマークパターンであり、遮光帯ＮＢよりも内側において転写パターン形成領域Ａ１，Ａ２ の一辺のほぼ中心に当たる位置に配置されている。
【００５０】
これらの重ね合わせマークパターンＢ１ 〜Ｂ４，Ｃ１ 〜Ｃ４，Ｄ１ 〜Ｄ４ によって、半導体ウエハ上の集積回路素子とその上に形成する配線パターン等との重ね合せの測定評価が可能となっている。そして、この測定によって、半導体集積回路装置そのものの評価ができるだけでなく、露光装置の高精度の重ね合せ精度管理評価も可能となっている。
【００５１】
次に、この位相シフトマスクＭの転写パターン形成領域Ａ１，Ａ２ における拡大平面図およびそのＩＩＩ −ＩＩＩ 線の断面図をそれぞれ図２および図３に示す。なお、図２および図３においては、図面を見易くするため、遮光領域および位相シフトの配置領域にそれぞれ斜線および網掛けのハッチングを付している。
【００５２】
本実施の形態１においては、同一時の露光処理によって半導体ウエハ上に転写されるパターンが、例えば寸法が異なる複数個の接続孔パターン群であって、その中には露光波長よりも微細な寸法または隣接間隔のパターンを有するような場合について説明する。
【００５３】
遮光パターン１は、マスク基板ＭＢ上に位相シフト形成用の半透明膜を介して堆積された遮光膜の一部が開口されて形成されている。この遮光膜は、例えばＣｒ等のような露光光に対する光透過率が１％以下の遮光材料からなり、この遮光膜の配置領域は遮光領域となり、遮光膜の開口領域は露光光を透過する光透過領域となっている。
【００５４】
本実施の形態１においては、寸法の異なる複数個の接続孔パターンを半導体ウエハ上に転写するので、図２等には、これに応じて寸法の異なる複数個の光透過領域が示されている。
【００５５】
また、各光透過領域は、中央の主光透過領域３と、その外周に縁取るように位相シフトパターン２が配置された位相シフト領域とを有している。このうち、主光透過領域３には、位相シフトパターン２が配置されておらず、マスク基板ＭＢが剥き出しになっている。この各々の光透過領域に配置された主光透過領域３も、半導体ウエハ上に転写される接続孔パターンの寸法に応じて異なっている。
【００５６】
例えば図２等の一番左の光透過領域および主光透過領域３は、相対的に小さい接続孔パターンに対応する領域なので、その寸法が一番小さい。また、図２等の一番右の光透過領域および主光透過領域３は、相対的に大きな接続孔パターンに対応する領域なので、その寸法が一番大きい。また、図２等の中央の光透過領域および主光透過領域３は、寸法が中位の接続孔パターンに対応する領域なので、その寸法が左右の光透過領域および主光透過領域３の中位に設定されている。
【００５７】
位相シフトパターン２は、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、１つの光透過領域を透過した露光光において、主光透過領域３を透過した露光光と、位相シフトパターン２の配置領域を透過した露光光とで位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。
【００５８】
なお、このような露光光の位相差の操作は、位相シフトパターン２を形成する半透明膜の厚さによって調節されている。また、位相シフトパターン２の明像は実際の半導体ウエハ上には転写されない。
【００５９】
ところで、本実施の形態１においては、この位相シフトパターン２が、例えばモリブデンシリサイド（ＭｏＳｉ）等のような半透明膜からなり、その露光光の光透過率が、例えば２０％〜８０％程度、好ましくは２０％〜５０％程度になるように設定されている。本実施の形態１においては、例えばその光透過率を２０％となるようにした。
【００６０】
これは、次のような理由からである。すなわち、位相シフトパターンの光透過率を実効的に下げない技術を採用すると位相シフトマスク上で必要な位相シフトパターンの寸法は、位相シフトパターンが形成されていない領域（主光透過領域に対応）の寸法の約１／２以下にしなければならない。
【００６１】
しかし、その寸法は微細であるため、位相シフトパターン２の加工が極めて困難であると同時に、この位相シフトパターンの加工精度によって位相シフトマスクの精度が実効的に決まることになり、露光光の位相を良好に操作することが可能な位相シフトマスクの製造が非常に困難である。また、その検査や修正も非常に困難である。したがって、半導体集積回路装置の製造コストの増加等を招くことにもなる。
【００６２】
そこで、位相シフトパターン２における露光光の透過率を下げることにより、位相シフトマスクＭにおける位相シフトパターン２の加工精度に余裕を持たせることが可能となっている。
【００６３】
このため、図２に示すように、位相シフトパターン２の寸法を、主光透過領域３と同等かそれ以上に設定することが可能となっている。したがって、露光光の位相を良好に操作することが可能な位相シフトマスクＭの設計および製造を容易にすることが可能となっている。また、製造された位相シフトマスクＭのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことが可能となっている。
【００６４】
上述のように位相シフトパターン２の露光光に対する光透過率を好ましくは２０％〜５０％としたのは、上述のように、その光透過率をそれよりも上げるとそれだけ、位相シフトパターン２の加工寸法精度が厳しくなることを考慮したものである。
【００６５】
さらに、本実施の形態１においては、上記したように位相シフトパターン２の加工精度が緩和されたことを上手く利用して、各光透過領域内の位相シフトパターン２の寸法を、半導体ウエハ上に転写する接続孔パターンの寸法に応じて設定している。なお、この位相シフトパターン２の寸法とは、位相シフトパターン２の端部と遮光パターン１の開口部（光透過領域）の端部との間の寸法である。
【００６６】
例えば大きな接続孔パターンに対応する光透過領域（図２の最も右側）においては、主光透過領域３の寸法も大きい関係上、透過した光パターンの光振幅波形における裾の部分の広がりも大きい上、周囲にゴースト露光等が生じる場合がある。
【００６７】
そこで、大きな接続孔パターンに対応する光透過領域においては、透過光パターンのエッジにおいて光の位相差操作による効果が良好に行われるように、位相シフトパターン２の寸法を大きめにしている。これにより、透過光パターンの光振幅波形における裾の部分の広がりを抑えることができ、その部分の光波形の立ち上がりを急峻にすることができるので、大きな寸法の接続孔パターンを半導体ウエハ上に良好に転写することができる。
【００６８】
なお、位相シフトパターン２の光透過率を下げないで、そのパターン幅を広げると、透過光の量が多くなりパターンを良好に転写することができない。
【００６９】
このような位相シフトパターン２の寸法設定を各光透過領域で行うことにより、寸法の異なる複数の接続孔パターンを、同一時の露光処理において高い精度で、しかもゴースト露光等も生じることなく良好に形成することが可能となる。
【００７０】
このような位相シフトマスクＭを用いて投影露光した場合における半導体ウエハ上での露光光の振幅分布および強度分布を図４に示す。
【００７１】
本実施の形態１の位相シフトマスクＭを用いた場合、位相シフトマスクＭの各光透過領域を透過した露光光において、小さな接続孔パターンにおいても大きな接続孔パターンにおいてもそのパターンエッジの部分では位相シフト効果により光波形が急峻となっている。
【００７２】
また、寸法の小さな接続孔パターンに対応する光透過領域を透過した露光光も露光に必要な光量を確保でき、寸法の大きな接続孔パターンの転写領域の近傍にゴースト露光が生じることもないことが分かる。
【００７３】
次に、本実施の形態１の半導体集積回路装置の製造工程において用いる露光装置の一例を図５および図６によって説明する。
【００７４】
露光装置４は、例えば縮小率が１／ ５、コヒーレンシが０．３および投影光学レンズの開口特性が０．５の縮小投影露光装置である。
【００７５】
この露光装置４の光学系は、露光光源４ａと、試料ステージ４ｂとを結ぶ露光上に配置されており、ミラー４ｃ１ ，４ｃ２ 、シャッタ４ｄ、フライアイレンズ４ｅ、コンデンサレンズ４ｆ、縮小投影光学レンズ系４ｇおよび位置合わせ光学系４ｈ（４ｈ１ 〜４ｈ１０） を有している。
【００７６】
上記した位相シフトマスクＭは、露光装置４のコンデンサレンズ４ｆと、縮小投影光学レンズ系４ｇとの間に、アライメント光学系４ｈによって半導体ウエハ５との位置合わせが行われた状態で載置されている。なお、半導体ウエハ５は、例えばシリコン（Ｓｉ）単結晶からなり、その上面には感光性のフォトレジスト膜６がスピン塗布法等によって塗布されている。
【００７７】
露光光源４ａは、例えばｉ線等のような光Ｌｐを放射する高圧水銀ランプである。露光光源４ａから放射された光Ｌｐは、ミラー４ｃ１ ，４ｃ２ 、コンデンサレンズ４ｆ、位相シフトマスクＭおよび縮小投影光学レンズ４ｇを介して試料ステージ４ｂ上の半導体ウエハ５の主面に照射されるようになっている。
【００７８】
すなわち、この位相シフトマスクＭを透過した光によって形成されるパターンは、縮小投影光学レンズ４ｇを通じて縮小され、半導体ウエハ５上のフォトレジスト膜６に結像され転写されるようになっている（図６参照）。
【００７９】
なお、露光処理後は、例えばフォトレジスト膜において露光光が照射された部分を現像処理によって除去する等してフォトレジストパターンを形成する。
【００８０】
この露光方式としては、例えばステップ＆スキャン露光方式を採用しても良い。ステップ＆スキャン露光方式は、縮小投影露光の一種であるが、同一の縮小投影レンズを用いて有効となる露光領域を得ることを目的としている。
【００８１】
この場合、位相シフトマスクＭと半導体ウエハ５とをそれぞれレーザ干渉により高い精度で位置座標の測定を行いながら同期させて共に動かしつつ、位相シフトマスクＭの主面に、例えばエキシマレーザ光等を照射することにより、位相シフトマスクＭ上の露光領域を走査する。これに対応して、半導体ウエハ５上のフォトレジスト膜面に位相シフトマスクＭ上のパターンが縮小投影される。
【００８２】
すなわち、縮小投影光学レンズ４ｇの直径に対応して露光するので、実効的に露光チップサイズが２１／２倍になる。しかし、この方法を採用する場合は、露光スループットが低下するので、その対策として、縮小率を×５〜×４にする方式が採用されている。光源としては、例えばＫｒＦエキシマレーザ（波長２４８ｎｍ）が採用されている。
【００８３】
このステップ＆スキャン露光に対応するためには、従来の×５縮小投影方式よりも、さらに微細なパターン欠陥を摘出する必要があるが、本実施の形態１においては、その欠陥摘出および判別も容易となる。
【００８４】
次に、本実施の形態１の半導体集積回路装置の製造方法を図７のプロセスフローに沿って、図８〜図１２等を用いて説明する。
【００８５】
まず、半導体集積回路のパターンデータを遮光領域の回路パターンデータと、位相シフト領域の回路パターンのデータに分けて作成する（工程１０１ａ， １０１ｂ）。
【００８６】
この際、本実施の形態１においては、位相シフト領域の露光光に対する光透過率を下げるような条件付けを設定しておく。一般的に位相シフトマスク上の光透過領域の一辺の寸法が露光波長に対して２倍程度以下の場合、投影光学系を通して半導体ウエハ上に転写される光強度がシフトするため、位相シフトマスクのパターン寸法が微細になるに従って、その寸法精度が厳しくなる。これに伴って、位相シフトマスク自体の加工精度もパターン寸法が微細になるとともに、低下してしまう。
【００８７】
そこで、本実施の形態１においては、上記のように位相シフト領域の光透過率を下げることにより、位相シフトマスクＭ上においては実効的に大きい寸法で位相シフトパターンを形成することが可能となる。すなわち、位相シフトパターンの設計寸法の自由度を向上させることが可能となっている。
【００８８】
集積回路パターンデータの設計方法として、例えば半導体集積回路の配線パターンでは、複数の矩形の組み合わせを基本とし、これら矩形が所定のパターン幅、長さおよび所定の間隔で複数配列されている場合を想定する。そして、これらのパターンと直交する方向のパターンは、基本的に異なる配線層に形成することで対応できる。
【００８９】
それらによって、組み合わされる半導体集積回路の配線パターンは、層単位に分けて一旦位相シフトマスク上に形成し、露光装置の投影光学系を通して半導体ウエハ上に転写する。
【００９０】
その際に、上記パターンの幅、間隔の少なくとも一方を露光波長より小さくすることは、投影露光を用いると一般的に困難である。この問題を解決する手段として、位相シフト領域を設けてマスク面を透過する露光光に位相差を生じさせるようにする。
【００９１】
パターン図形の重ね合わせ、すなわち、図形と図形とのオーバーラップがある場合、重ね除去処理（転写領域の切り出し）が行われる。重ね除去処理は、例えばパターンデータによって形成される図形をメモリマップ上に展開し、論理和（ＯＲ）処理する。また、近接するパターンが含まれる領域にウィンドウを設けて、計算機の処理時間の短縮を図っている。
【００９２】
次いで、図形をＸ，Ｙの各方向へ並び替えるソート処理を行う。このソートは、パターンデータを近接するパターンの面積比率が大きい方向（例えば、Ｘ軸方向またはＹ軸方向）に、所定の間隔（例えば、半導体集積回路パターンの配線ピッチ）でグループ分けして並び替えるものである。
【００９３】
続いて、並び替え処理した１つの図形について位相シフトパターンデータの形成処理が行われる。この処理方法としては、各図形の寸法に対応して、分類し、拡大幅を変えるものである。すなわち、パターンをｘ方向またはｙ方向に順次並び替え、これに対応させて、それぞれのパターンを所定の幅だけ拡大する。これにより、位相シフト領域の回路パターンデータ（位相シフトパターンデータ）を作成する。
【００９４】
次に、図８に示すようなマスク基板ＭＢを用意する（工程１０２）。すなわち、マスク基板ＭＢ上には、例えばＭｏＳｉ等からなる半透明膜２ａを介して、例えばＣｒ等からなる遮光膜１ａが堆積されている。さらに、その遮光膜１ａ上には電子線描画用のレジスト膜７が堆積されている。
【００９５】
この半透明膜２ａは、位相シフトパターンを形成するための膜であり、その膜厚は、位相シフトパターンを透過した光と位相シフトパターンの無い主光透過領域を透過した光との間に位相差が生じるように設定されている。また、半透明膜２ａは、上記したように露光光に対する光透過率が、例えば２０％程度に下げられている。
【００９６】
続いて、このようなマスク基板ＭＢ上の電子線描画用のレジスト膜７に、上記した位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。この場合、パターンの位置精度および寸法精度を、例えば０．１μｍ以下とすることができる。
【００９７】
その後、現像処理を施す。この際、電子線描画用のレジスト膜７がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図９に示すように、電子線描画用のレジストパターン７ａを形成する。
【００９８】
そして、そのレジストパターン７ａをエッチングマスクとして遮光膜１ａおよび半透明膜２ａをエッチング法等によってパターニングする。この際、レジストパターン７ａによって遮光膜１ａをパターニングした後、レジストパターン７ａを除去し、残された遮光膜１ａのパターンをエッチングマスクとして、下層の半透明膜２ａの露出部分をエッチング除去しても良い（工程１０３）。
【００９９】
その後、電子線描画用のレジストパターン７ａを除去した後、マスク基板ＭＢ上にパターン形成された遮光膜１ａのパターン等の外観を検査する（工程１０４）。
【０１００】
次いで、図１０に示すように、マスク基板ＭＢのパターン形成面上に、電子線描画用のレジスト膜８を塗布した後、さらに、その上面に導電性ポリマ膜９を塗布する。
【０１０１】
その後、上記した遮光領域の回路パターンデータに基づいて、マスク基板ＭＢ上の電子線描画用のレジスト膜８に、上記した遮光領域の回路パターンを電子線描画方法等によって転写する。
【０１０２】
この際、回路パターンの他に、マスク基板ＭＢの転写領域の周辺部に半導体ウエハとの位置合わせのための上記した重ね合わせパターンを露光する。この重ね合わせマークのパターンは、使用する縮小投影露光装置によって指定されるものである。
【０１０３】
次いで、マスク基板ＭＢに対して、現像処理を施す。この際、電子線描画用のレジスト膜８がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図１１に示すように、電子線描画用のレジストパターン８ａを形成する。
【０１０４】
そして、その電子線描画用のレジストパターン８ａをエッチングマスクとして遮光膜１ａをエッチング法等によってパターニングする。
【０１０５】
これにより、遮光パターン１および位相シフトパターン２を形成した後、電子線描画用のレジストパターン８ａを除去することにより、図１２に示すように、位相シフトマスクＭを作成する（工程１０５）。
【０１０６】
続いて、この位相シフトマスクＭにおける遮光パターン１および位相シフトパターン２の外観を検査する。この際に発見された遮光膜の残り欠陥等は、例えばレーザ光を照射して除去することにより修正することができる（工程１０６）。
【０１０７】
その後、縮小投影露光工程に移行する（工程１０７）。この縮小投影露光工程においては、位相シフトマスクＭを上記した露光装置４（図５参照）に設置するとともに、半導体集積回路を形成する半導体ウエハを露光装置４の試料ステージ４ｂ（図５参照）上に真空吸着させた状態で載置する。
【０１０８】
なお、この半導体ウエハの主面上には、パターンを転写するためのフォトレジスト膜が塗布されている。また、半導体ウエハには、集積回路素子とその周辺部に位相シフトマスクＭとの重ね合わせマークが形成されている。
【０１０９】
その後、露光装置４を用い、半導体ウエハ５上の半導体集積回路チップパターン毎に形成された重ね合わせマークを検出し、位相シフトマスクＭ上の重ね合わせマークと位置合わせを行う。
【０１１０】
そして、重ね合せが完了する毎に、所定の露光波長の紫外線または遠紫外線を位相シフトマスクＭおよび露光装置４の投影光学系を介して半導体ウエハに照射する。
【０１１１】
これにより、位相シフトマスクＭのマスクパターンの投影像を半導体ウエハ上のフォトレジスト膜に結像させる。この際、位相シフトパターン２ａの透過光は明像を形成しない。
【０１１２】
このような露光処理は、通常、半導体ウエハ上に形成した集積回路チップ単位で行い、半導体ウエハ上でマーク検出と露光とを複数回繰り返すことにより行われる。
【０１１３】
この際、例えば半導体ウエハ上にポジ形のフォトレジスト膜を堆積した場合は、露光光が照射された箇所が現像処理により除去され、露光光が照射されなかった箇所がパターンとして残る。したがって、そのフォトレジスト膜は、位相シフトマスクＭ上の主光透過領域３（図２参照）に対応する領域に開口部が形成されるようなパターンとなる。
【０１１４】
次いで、このフォトレジストパターンをエッチングマスクとして、半導体ウエハに対してエッチング処理を施すことにより、半導体ウエハ上に所定のパターンを形成する。
【０１１５】
本実施の形態１の図２等に示したパターンにおいては、例えば寸法の異なり、かつ、露光波長よりも短い幅または隣接間隔のある複数の接続孔パターンを、半導体ウエハ上に堆積された絶縁膜に形成し、その下層の導体層を露出させる（工程１０８）。
【０１１６】
次に、本実施の形態１の半導体集積回路装置の製造方法を、例えばツイン・ウエル方式のＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ ＭＯＳ）−ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の製造工程に適用した場合を図１３〜図１９によって説明する。
【０１１７】
図１３はその製造工程中における半導体ウエハ５を構成する半導体基板５ｓの要部断面図である。半導体基板５ｓは、例えばｎ−形のＳｉ単結晶からなり、その上部には、例えばｎウエル１０ｎおよびｐウエル１０ｐが形成されている。
【０１１８】
ｎウエル１０ｎには、例えばｎ形不純物のリンまたはＡｓが導入されている。また、ｐウエル１０ｐには、例えばｐ形不純物のホウ素が導入されている。
【０１１９】
続いて、図１４に示すように、このような半導体基板５ｓの主面上に、例えばＳｉＯ２ からなるフィールド絶縁膜１１をＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄｉｚａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法等によって形成した後、そのフィールド絶縁膜１１に囲まれた素子形成領域に、例えばＳｉＯ２ からなるゲート絶縁膜１２ｉを熱酸化法等によって形成する。
【０１２０】
その後、その半導体基板５ｓ上に、例えば低抵抗ポリシリコンからなるゲート形成膜をＣＶＤ法等によって堆積した後、その膜をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより、ゲート電極１２ｇを形成する。
【０１２１】
次いで、ｎチャネル形のＭＯＳ・ＦＥＴ形成領域に、例えばｎ形不純物のリンまたはＡｓをイオン注入法等によって導入する。この際、ゲート電極１２ｇをマスクとして自己整合的にｎ形不純物を半導体基板５ｓに導入する。
【０１２２】
続いて、ｐチャネル形のＭＯＳ・ＦＥＴ形成領域に、例えばｐ形不純物のホウ素をイオン注入法等によって導入する。この際、ゲート電極１２ｇをマスクとして自己整合的にｐ形不純物を半導体基板５ｓに導入する。
【０１２３】
その後、半導体基板５ｓに対して熱処理を施すことにより、ｎチャネル形のＭＯＳ・ＦＥＴのソース領域およびドレイン領域を構成するｎ形の半導体領域１２ｎｄを形成するとともに、ｐチャネル形のＭＯＳ・ＦＥＴのソース領域およびドレイン領域を構成するｐ形の半導体領域１２ｐｄを形成する。
【０１２４】
次いで、図１５に示すように、半導体基板５ｓ上に、例えばＳｉＯ２ からなる層間絶縁膜１３ａをＣＶＤ法等によって堆積した後、その上面にポリシリコン膜をＣＶＤ法等によって堆積する。
【０１２５】
続いて、そのポリシリコン膜をフォトリソグラフィ技術およびエッチング技術によってパターニングした後、そのパターニングされたポリシリコン膜の所定領域に不純物を導入することにより、ポリシリコン膜からなる配線１４Ｌおよび抵抗１４Ｒを形成する。
【０１２６】
その後、図１６に示すように、半導体基板５ｓ上に、例えばＳｉＯ２ からなる層間絶縁膜１３ｂをＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法等によって堆積した後、その層間絶縁膜１３ｂに半導体領域１２ｐｄ，１２ｎｄおよび配線１４Ｌの一部が露出するような接続孔１５ａをフォトリソグラフィ技術およびエッチング技術によって穿孔する。
【０１２７】
本実施の形態１においては、例えばこのフォトリソグラフィ工程において、前記した位相シフトマスクＭを用いる。図１７ではフィールド酸化膜１１上の接続孔１５ａとソース、ドレインとの接続孔１５ａとが図示されており、互いに深さが異なっている。
【０１２８】
このように接続孔１５ａに高低差（深さの違い）が有る場合においても、本実施の形態１の位相シフトマスクＭを用いることにより、半透明の位相シフト領域の寸法を変更することにより、接続孔１５ａを精度良く加工することが可能となっている。
【０１２９】
また、上記集積回路の周辺回路における接続孔（図示していない）の加工寸法を変更する場合においても、半透明の位相シフト領域の寸法を変更することにより、その接続孔を精度良く加工することが可能となっている。
【０１３０】
次いで、半導体基板５ｓ上に、例えばアルミニウム（Ａｌ）またはＡｌ合金等からなる金属膜をスパッタリング法等によって堆積した後、その金属膜をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより、図１７に示すように、第１層配線１６Ｌ１ を形成する。
【０１３１】
この配線パターン形成工程においても、本実施の形態１の位相シフトマスクＭを適用することにより、それらの加工精度を向上させることができる。
【０１３２】
続いて、図１８に示すように、半導体基板５ｓ上に、例えばＳｉＯ２ からなる層間絶縁膜１３ｃをＣＶＤ法等によって堆積した後、その一部に第１層配線１６Ｌ１ の一部が露出するような接続孔１５ｂを穿孔する。
【０１３３】
その後、半導体基板５ｓ上に、例えばＡｌまたはＡｌ合金等からなる金属膜をスパッタリング法等によって堆積した後、その金属膜をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより、第２層配線１６Ｌ２ を形成する。
【０１３４】
その後、図１９に示すように、半導体基板５ｓ上に、例えばＳｉＯ２ からなる表面保護膜１７をＣＶＤ法等によって堆積する。
【０１３５】
このようなＳＲＡＭの製造プロセスにおけるフォトリソグラフィ工程、すなわち、露光工程を抽出し、フロー化した露光プロセス・フロー図を図２０に示す。
【０１３６】
同図において、ｎウエル・フォト工程Ｐ１は、半導体基板上に窒化シリコン等からなる絶縁膜を堆積した後、その絶縁膜上にｎウエル形成領域以外の領域が被覆されるようなフォトレジストパターンを形成する工程である。
【０１３７】
フィールド・フォト工程Ｐ２は、半導体基板上に窒化シリコン等からなる絶縁膜を堆積した後、その絶縁膜上に素子形成領域のみが被覆されるようなフォトレジストパターンを形成する工程である。
【０１３８】
ｐウエル・フォト工程Ｐ３は、ｐウエルのチャネルストッパ領域を形成するために、ｎウエル上を被覆するフォトレジストパターンを形成する工程である。
【０１３９】
ゲート・フォト工程Ｐ４は、半導体基板上にポリシリコン等からなる導体膜を堆積した後、その導体膜上にゲート電極形成領域が被覆されるようなフォトレジストパターンを形成する工程である。
【０１４０】
ｎチャネル・フォト工程Ｐ５は、ｎチャネル側にゲート電極をマスクとしてｎ形不純物をイオン注入するために、ｐチャネル側を被覆するようなフォトレジストパターンを形成する工程である。
【０１４１】
ｐチャネル・フォト工程Ｐ６は、逆に、Ｐチャネル側にゲート電極をマスクとしてｐ形不純物をイオン注入するために、ｎチャネル側を被覆するようなフォトレジストパターンを形成する工程である。
【０１４２】
多結晶シリコン・フォト工程Ｐ７は、配線または抵抗となる第２層多結晶シリコン膜をパターニングするために、半導体基板上に堆積された多結晶シリコン膜上に配線および抵抗領域を被覆するようなフォトレジストパターンを形成する工程である。
【０１４３】
Ｒ・フォト工程Ｐ８は、抵抗上にフォトレジストパターンを形成した状態で、その他の領域に不純物を導入する際のマスクとなるフォトレジストパターンをネガ・プロセスによってパターニングする工程である。
【０１４４】
コンタクト・フォト工程Ｐ９は、接続孔を形成するためのフォトレジストパターンをポジ・プロセスで形成する工程である。Ａｌ−１・フォト工程Ｐ１０は、第１層配線をパターニングする工程である。
【０１４５】
スルーホール・フォト工程Ｐ１１は、第１層配線と第２層配線とを接続する接続孔を開口するためのフォトレジストパターンを形成する工程である。
【０１４６】
Ａｌ−２・フォト工程Ｐ１２は、第２層配線をパターニングするための工程である。ボンディングパッド・フォト工程Ｐ１３は、表面保護膜にボンディングパッドに対応する１００μｍ程度の開口を形成するための工程であり、表面保護膜上にボンディングパッド形成領域以外を被覆するフォトレジストパターンを形成する工程である。
【０１４７】
これらの露光プロセスのうち、ｎウエル・フォト工程Ｐ１、ｎチャネル・フォト工程Ｐ５、ｐチャネル・フォト工程Ｐ６およびボンディングパッド・フォト工程Ｐ１３は、最小寸法が比較的大きいので、一般に、位相シフトマスクを用いる必要がないが、その他のフォト工程では、本実施の形態の位相シフトマスクを露光に際して用いる。
【０１４８】
特に、ゲート・フォト工程Ｐ４では、化学増幅系のネガ形フォトレジストを用いてゲート電極を形成し、コンタクト・フォト工程Ｐ９では、化学増幅系のポジ形フォトレジストを用いて接続孔を形成する。これにより、ゲート電極のゲート長および接続孔の開口径を、光露光方式で用いる露光光の波長以下（例えば０．３μｍ程度）に微細にすることができる。
【０１４９】
このように、本実施の形態１においては、以下の効果を得ることが可能となる。
【０１５０】
（１）．半導体ウエハ上に、寸法の異なる複数の接続孔パターンを同一時の露光処理によって転写する場合に、寸法の異なる複数の接続孔パターンを高い寸法精度で、しかも、大きい接続孔パターンの近傍にゴースト露光を生じることなく、また、小さな接続孔パターンの露光不足を生じることもなく良好に転写することが可能となる。
【０１５１】
（２）．露光波長よりも微細で寸法が異なる複数の接続孔パターンを転写する場合、露光波長よりも大きく寸法が異なる複数の接続孔パターンを転写する場合、または露光波長よりも微細な接続孔パターンと露光波長よりも大きな接続孔パターンの両方を転写する場合であっても、同一時の露光処理において高い寸法精度で良好に転写することができる。
【０１５２】
（３）．上記（１），（２） により、素子集積度の向上やチップサイズの縮小を推進することが可能となる。
【０１５３】
（４）．上記（１），（２） により、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０１５４】
（５）．位相シフトマスクの位相シフトパターンの加工精度を緩和することができる。このため、位相シフトマスクの検査および修正を容易にすることができ、位相シフトマスクの製造を容易にすることが可能となる。
【０１５５】
（６）．上記（５） により、半導体集積回路装置の低コスト化を推進することが可能となる。
【０１５６】
（実施の形態２）
図２１は本発明の他の実施の形態である位相シフトマスクの要部平面図、図２２は図２１のＸＸＩＩ−ＸＸＩＩ線の断面図である。なお、図２１および図２２においては、図面を見易くするため、遮光パターンおよび位相シフトパターンにそれぞれ斜線および網掛けのハッチングが付けてある。
【０１５７】
本実施の形態２においては、半導体ウエハ上に同じ寸法の複数のパターンを転写しようとした場合に生じる不具合を回避する場合に適用して有効な位相シフトマスクの構造について説明する。
【０１５８】
半導体集積回路装置の露光処理においては、半導体ウエハ上に同じ寸法の複数個のパターンを転写しようとした場合であっても、パターンの配置状況等によって転写されるパターンの寸法が異なってしまう場合がある。
【０１５９】
例えば長方形状の複数の接続孔パターンが互いに平行に隣接して配置されるような場合に、中央に位置する接続孔パターンの寸法が、周囲の接続孔パターンよりも大きくなってしまう場合がある。これは、中央の光透過領域を透過した光のエッジ部分の光強度が、その両側の光透過領域を透過した光によって強められることに起因する。
【０１６０】
そこで、本実施の形態２においては、このような不具合を回避すべく、図２１および図２２に示すように、各光透過領域の主光透過領域３の寸法は同一にして、中央の光透過領域の位相シフトパターン２の寸法を、その両側の光透過領域の位相シフトパターン２の寸法よりも大きめに設定している。
【０１６１】
これにより、中央の光透過領域を透過した光のパターンのエッジにおいて光の位相差操作による効果が良好に行われるようにすることができるので、透過光パターンの光振幅波形における裾の部分の広がりを抑え、その部分の光波形の立ち上がりを急峻にすることができる。このため、中央の接続孔パターンが、その両側の接続孔パターンよりも大きくなってしまうのを防止することが可能となっている。
【０１６２】
このように、本実施の形態２においては、前記実施の形態１の（５） および（６） で得られた効果の他に、以下の効果を得ることが可能となる。
【０１６３】
（１）．半導体ウエハ上に同じ寸法の複数の接続孔パターンを転写しようとした場合に、接続孔パターンの配置状況によって寸法が異なってしまうのを防止することが可能となる。
【０１６４】
（２）．上記（１） により、露光波長よりも微細なパターンを高い寸法精度で良好に形成することができるので、素子集積度の向上やチップサイズの縮小を推進することが可能となる。
【０１６５】
（３）．上記（１） により、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０１６６】
（実施の形態３）
図２３は本発明の他の実施の形態である位相シフトマスクの要部平面図、図２４は図２３のＸＸＩＶ−ＸＸＩＶ線の断面図、図２５は図２３の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図、図２６〜図３０は図２３の位相シフトマスクの製造工程中における要部断面図である。なお、図２３および図２４においては、図面を見易くするため、遮光パターンおよび位相シフトパターンにそれぞれ斜線および網掛けのハッチングが付けてある。
【０１６７】
本実施の形態３においても、前記実施の形態１と同様に、同一時の露光処理によって、例えば露光波長よりも微細で、かつ、寸法が異なる複数個の接続孔パターン群を半導体ウエハ上に転写する場合について説明する。
【０１６８】
本実施の形態３においては、図２３および図２４に示すように、位相シフトパターン２が溝によって形成されている。光の位相差操作は、この溝の深さによって調節されている。なお、遮光パターン１はマスク基板ＭＢ上に直接接触した状態で形成されている。
【０１６９】
そして、本実施の形態３においては、位相シフトパターン２を形成する溝の底面にダメージ等を与え微細な凹凸を形成することにより、位相シフトパターン２の配置領域における露光光の光透過率を前記実施の形態１と同様に下げている。
【０１７０】
次に、本実施の形態３の半導体集積回路装置の製造方法を図２５のプロセスフロー図に沿って、図２６〜図３０等を用いて説明する。
【０１７１】
まず、半導体集積回路のパターンデータを遮光領域の回路パターンデータと、位相シフト領域の回路パターンのデータに分けて作成する（工程２０１ａ， ２０１ｂ）。
【０１７２】
この際、本実施の形態３においても前記実施の形態１と同様に、位相シフト領域における露光光の光透過率を下げるような条件付けを設定しておく。
【０１７３】
次に、図２６に示すようなマスク基板ＭＢを用意する（工程２０２）。すなわち、マスク基板Ｍ上には、例えばＣｒ等からなる遮光膜１ａが堆積され、さらに、その遮光膜１ａ上には電子線描画用のレジスト膜７が堆積されている。
【０１７４】
続いて、このようなマスク基板Ｍ上の電子線描画用のレジスト膜７に、上記した位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。
【０１７５】
その後、現像処理を施し、さらに、図２７に示すように、それによって形成された電子線描画用のレジストパターン７ａをエッチングマスクとして、そのマスクから露出する遮光膜１ａおよびマスク基板ＭＢを順にエッチング法等によってエッチング除去する。これにより、位相シフトパターン２用の溝をマスク基板ＭＢに形成する。
【０１７６】
このマスク基板ＭＢの位相シフトパターン２用の溝は、レジストパターン７ａを用いて遮光膜１ａのパターンを形成した後、レジストパターン７ａを除去し、その後に残る遮光膜１ａのパターンをエッチングマスクとしてエッチング処理しパターン形成しても良い。
【０１７７】
この際、本実施の形態３においては、マスク基板ＭＢに位相シフトパターン２用の溝を、例えばドライエッチング法等のような異方性のエッチング法によって形成する。このエッチングガスとしては、例えばＣＨＦ３ とＯ２（５％）との混合ガスを用い、ガス圧力は例えば０．０５Ｔｏｒｒ 、印加電力は例えば７００Ｗ程度である。
【０１７８】
これにより、位相シフトパターン２を形成する溝の底面にダメージを与えて露光光の光透過率を下げる。これにより、位相シフトパターン２の配置領域における露光光の光透過率は、例えば８０％程度となる。
【０１７９】
この光透過率をさらに下げる方法としては、位相シフトパターンの領域内において、主光透過領域との境界に接しないようにした微小なドットパターンを追加して露光した後、このようなドットパターンをマスクとして位相シフト領域のマスク基板ＭＢに対してエッチング処理を施す。これにより、位相シフトパターン２を形成する溝の底面において、ドットパターンのある領域と無い領域とで微小な凹凸を形成することにより、位相シフトパターン２を透過する露光光の透過率をさらに下げるようにする（工程２０３）。
【０１８０】
その後、電子線描画用のレジストパターン７ａを除去した後、マスク基板ＭＢ上にパターン形成された遮光膜１ａのパターン等の外観を検査する（工程２０４）。
【０１８１】
次いで、図２８に示すように、マスク基板ＭＢのパターン形成面上に、電子線描画用のレジスト膜８を塗布した後、さらに、その上面に導電性ポリマ膜９を塗布する。
【０１８２】
その後、上記した遮光領域の回路パターンデータに基づいて、マスク基板ＭＢ上の電子線描画用のレジスト膜８に、遮光領域の回路パターンを電子線描画方法等によって転写する。
【０１８３】
次いで、マスク基板ＭＢに対して、現像処理を施し、さらに、図２９に示すように、それによって形成された電子線描画用のレジストパターン８ａをエッチングマスクとして遮光膜１ａをエッチング法等によってパターニングする。
【０１８４】
これにより、遮光パターン１および位相シフトパターン２を形成した後、電子線描画用のレジストパターン８ａを除去することにより、図３０に示すように、位相シフトマスクＭを作成する（工程２０５）。
【０１８５】
続いて、この位相シフトマスクＭにおける遮光パターン１および位相シフトパターン２を前記実施の形態１と同様に検査および修正した後（工程２０６）、縮小投影露光工程（工程２０７）に移行する。
【０１８６】
縮小投影露光工程においては、位相シフトマスクＭを上記した露光装置４（図５参照）に設置するとともに、半導体集積回路を形成する半導体ウエハを露光装置４の試料ステージ４ｂ（図５参照）上に載置する。
【０１８７】
なお、この半導体ウエハの主面上には、パターンを転写するためのフォトレジスト膜が塗布されている。また、半導体ウエハには、集積回路素子とその周辺部に位相シフトマスクＭとの重ね合わせマークが形成されている。
【０１８８】
その後、露光装置４を用い、半導体ウエハ５上の半導体集積回路チップパターン毎に形成された重ね合わせマークを検出し、位相シフトマスクＭ上の重ね合わせマークと位置合わせを行う。
【０１８９】
そして、重ね合せが完了する毎に、所定の露光波長の紫外線または遠紫外線を位相シフトマスクＭおよび露光装置４の投影光学系を介して半導体ウエハに照射する。
【０１９０】
これにより、位相シフトマスクＭのマスクパターンの投影像を半導体ウエハ上のフォトレジスト膜に結像させる。この際、位相シフトパターン２の透過光が明像を形成しない。
【０１９１】
このような露光処理は、通常、半導体ウエハ上に形成した集積回路チップ単位で行い、半導体ウエハ上でマーク検出と露光とを複数回繰り返すことにより行われる。
【０１９２】
この際、例えば半導体ウエハ上にポジ形のフォトレジスト膜を堆積した場合は、露光光が照射された箇所が現像処理により除去され、露光光が照射されなかった箇所がパターンとして残る。したがって、そのフォトレジスト膜は、位相シフトマスクＭ上の主光透過領域３（図２１参照）に対応する領域に開口部が形成されるようなパターンとなる。
【０１９３】
次いで、このフォトレジストパターンをエッチングマスクとして、半導体ウエハに対してエッチング処理を施すことにより、半導体ウエハ上に所定のパターンを形成する。
【０１９４】
本実施の形態３の図２１等に示したパターンにおいては、例えば寸法の異なる複数の接続孔パターンを、半導体ウエハ上に堆積された絶縁膜に形成し、その下層の導体層を露出させる（工程２０８）。
【０１９５】
このような本実施の形態３においては、前記実施の形態１と同じ効果を得ることが可能となる。
【０１９６】
（実施の形態４）
図３１は本発明の他の実施の形態である位相シフトマスクの要部平面図、図３２は図３１のＸＸＸＩＩ −ＸＸＸＩＩ 線の断面図である。なお、図３１および図３２においては、図面を見易くするため、遮光パターンおよび位相シフトパターンにそれぞれ斜線および網掛けのハッチングが付けてある。
【０１９７】
本実施の形態４においても、前記実施の形態１と同様に、同一時の露光処理によって、例えば露光波長よりも微細で、かつ、寸法が異なる複数個の接続孔パターン群を半導体ウエハ上に転写する場合について説明する。
【０１９８】
本実施の形態４においては、図３１および図３２に示すように、遮光膜に長方形状に開口された寸法の異なる複数の主光透過領域３が形成されているとともに、その各主光透過領域３の周囲に遮光パターン１を挟んで、主光透過領域３の各辺に平行に延在するように開口された補助光透過領域が形成されており、その補助光透過領域に位相シフトパターン２が配置されている。
【０１９９】
すなわち、主光透過領域３を透過した露光光と、その周囲の補助光透過領域を透過した露光光との位相を反転させることにより、主光透過領域３の透過光のパターンにおけるエッジ部の広がりを抑え、パターン転写精度を向上させる構造となっている。
【０２００】
位相シフトパターン２は、前記実施の形態３と同様に溝によって形成されている。露光光の位相差は溝の深さによって調節されている。なお、この位相シフトパターン２の配置された補助光透過領域は、実際の半導体ウエハ上には転写されない。
【０２０１】
ところで、本実施の形態４においても、位相シフトパターン２を透過する露光光の透過率が前記実施の形態１と同様に下げられている。この光透過率を下げる方法は、前記実施の形態３等と同じである。すなわち、位相シフトパターン２を形成する溝の底面に微細な凹凸を設けることにより低減されている。
【０２０２】
そして、位相シフトパターン２が配置された光透過領域の寸法が、転写される接続孔パターンの寸法に応じて変えてある。すなわち、小さい接続孔パターンを転写する主光透過領域３の周囲の補助光透過領域は小さく（図３１の最も左のパターン）、大きな接続孔パターンを転写する主光透過領域３の周囲の補助光透過領域は大きく、それらの接続孔パターンの中位の大きさの接続孔パターンを転写する主光透過領域３の周囲の補助光透過領域は中位の大きさに形成されている。
【０２０３】
このような本実施の形態４においても、前記実施の形態１と同じ効果を得ることが可能となる。
【０２０４】
（実施の形態５）
図３３は本発明の他の実施の形態である位相シフトマスクの要部平面図、図３４は図３３のＸＸＸＩＶ −ＸＸＸＩＶ 線の断面図、図３５（ａ）〜（ｃ）は図３３の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図、図３６〜図４２は図３３の位相シフトマスクの製造工程中における要部断面図である。なお、本実施の形態５の説明で用いる図面においては、図面を見易くするため、遮光領域および第１の位相シフトパターンの配置領域にそれぞれ斜線および網掛けのハッチングを付している。
【０２０５】
本実施の形態５においては、同一時の露光処理によって半導体ウエハ上に転写されるパターンが、例えば寸法が同一の複数個の配線パターン群であって、その中には露光波長よりも微細な寸法または隣接間隔のパターンを有するような場合について説明する。
【０２０６】
遮光パターン１は、マスク基板ＭＢ上に位相シフト形成用の半透明膜を介して堆積された遮光膜の一部が開口されて形成されている。この遮光膜は、例えばＣｒ等のような露光光に対する光透過率が１％以下の遮光材料からなり、この遮光膜の配置領域は遮光領域となり、遮光膜の開口領域は露光光を透過する光透過領域となっている。
【０２０７】
本実施の形態５においては、図３３の右側の光透過領域内に、４つの帯状の主光透過領域３が互いに平行に配置されており、その主光透過領域３の各々の周囲に縁取るように位相シフトパターン（第１の位相シフトパターン）２Ａが配置されているとともに、互いに隣接する主光透過領域３のいずれか一方にその全体を覆うように位相シフトパターン（第２の位相シフトパターン）２Ｂが配置されている。なお、図３３においては図面を見易くするため位相シフトパターン２Ｂを太い枠で示している。
【０２０８】
主光透過領域３は、配線パターンを実質的にフォトレジスト膜に転写する領域である。互いに隣接する主光透過領域３の一方には、位相シフトパターン２Ｂが配置されておらず、マスク基板ＭＢが剥き出しになっている。
【０２０９】
位相シフトパターン２Ａは、前記実施の形態１等と同じくエッジ強調のための位相シフトであり、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、主光透過領域３を透過した露光光と、位相シフトパターン２Ａの配置領域を透過した露光光とで位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。
【０２１０】
なお、このような露光光の位相差の操作は、位相シフトパターン２Ａを形成する半透明膜の厚さによって調節されている。また、位相シフトパターン２Ａの明像は実際の半導体ウエハ上には転写されない。
【０２１１】
そして、本実施の形態５においても、この位相シフトパターン２Ａが、例えばモリブデンシリサイド（ＭｏＳｉ）等のような半透明膜からなり、その露光光の光透過率が、例えば２０％〜８０％程度、好ましくは２０％〜５０％程度になるように設定されている。本実施の形態５においては、例えばその光透過率を２０％となるようにした。
【０２１２】
これは、次のような理由からである。すなわち、位相シフトパターンの光透過率を実効的に下げない技術を採用すると位相シフトマスク上で必要な位相シフトパターンの寸法は、位相シフトパターンが形成されていない領域（主光透過領域に対応）の寸法の約１／２以下にしなければならない。
【０２１３】
しかし、その寸法は微細であるため、位相シフトパターン２の加工が極めて困難であると同時に、この位相シフトパターンの加工精度によって位相シフトマスクの精度が実効的に決まることになり、露光光の位相を良好に操作することが可能な位相シフトマスクの製造が非常に困難である。また、その検査や修正も非常に困難である。したがって、半導体集積回路装置の製造コストの増加等を招くことにもなる。
【０２１４】
そこで、位相シフトパターン２Ａにおける露光光の透過率を下げることにより、位相シフトマスクＭにおける位相シフトパターン２Ａの加工精度に余裕を持たせることが可能となっている。
【０２１５】
このため、露光光の位相を良好に操作することが可能な位相シフトマスクＭの設計および製造を容易にすることが可能となっている。また、製造された位相シフトマスクＭのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことが可能となっている。
【０２１６】
上述のように位相シフトパターン２Ａの露光光に対する光透過率を好ましくは２０％〜５０％としたのは、上述のように、その光透過率をそれよりも上げるとそれだけ、位相シフトパターン２Ａの加工寸法精度が厳しくなることを考慮したものである。
【０２１７】
一方、これとは別の位相シフトパターン２Ｂは、例えばＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法等によって形成された二酸化シリコン（ＳｉＯ２）等からなり、その位相反転操作は、その膜厚によって調節されている。この位相シフトパターン２Ｂは、前記位相シフトパターン２Ａと異なり、透過率を実効的に１００％近くとして透過光を低下させないようにしている。
【０２１８】
また、この位相シフトパターン２Ｂは、互いに隣接する主光透過領域３のいずれか一方に配置されている。すなわち、図３３の右側の光透過領域において、例えば一番左の主光透過領域３と左から数えて３番目の主光透過領域３との上に位相シフトパターン２Ｂが配置されている。したがって、互いに隣接する主光透過領域３を透過した光の位相が反転されるようになっている。
【０２１９】
また、位相シフトパターン２Ｂは、その端部が上記した位相シフトパターン２Ａの上部に重なるように形成されている。そして、互いに隣接する主光透過領域３の境界領域においては、位相シフトパターン２Ｂの端部が位相シフトパターン２Ａの幅の中心位置まで配置されている。このようにして、エッジ部分での位相反転を生じさせている。
【０２２０】
なお、図３３の左側の光透過領域は、フォトレジスト膜に孤立した配線パターンを転写するための領域であり、中央には主光透過領域３が配置され、その外周には位相シフトパターン２Ａが配置されている。
【０２２１】
このような位相シフトマスクＭを用いて投影露光した場合における半導体ウエハ上での露光光の振幅分布および強度分布を図３５に示す。
【０２２２】
本実施の形態５の位相シフトマスクＭを用いた場合、同図（ｂ）に示すように、互いに隣接する主光透過領域を透過した光の位相が良好に反転しているとともに、その主光透過領域の境界領域においても透過光の反転操作が良好に行われていることが分かる。
【０２２３】
また、同図（ｂ）に示すように、結果として得られる露光強度の波形においても主光透過領域３に対応する部分では充分な光強度が得られているともに、その各々の裾の部分が急峻な立ち上がりを形成しており、精度の高い良好なパターンが転写されることが分かる。
【０２２４】
次に、本実施の形態５の位相シフトマスクＭの製造方法を図３６〜図４２によって説明する。
【０２２５】
まず、図３６に示すようなマスク基板ＭＢを用意する。すなわち、マスク基板ＭＢ上には、例えばＭｏＳｉ等からなる半透明膜２ａを介して、例えばＣｒ等からなる遮光膜１ａが堆積されている。さらに、その遮光膜１ａ上には電子線描画用のレジスト膜７が堆積されている。
【０２２６】
この半透明膜２ａは、上記した位相シフトパターン２Ａ（図３４参照）を形成するための膜であり、その膜厚は、位相シフトパターンを透過した光と位相シフトパターンの無い主光透過領域を透過した光との間に位相反転が生じるように設定されている。また、半透明膜２ａは、上記したように露光光に対する光透過率が、例えば２０％程度に下げられている。
【０２２７】
続いて、このようなマスク基板ＭＢ上の電子線描画用のレジスト膜７に、第１の位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。この場合、パターンの位置精度および寸法精度を、例えば０．１μｍ以下とすることができる。
【０２２８】
その後、現像処理を施す。この際、電子線描画用のレジスト膜７がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図３７に示すように、電子線描画用のレジストパターン７ａを形成する。
【０２２９】
そして、そのレジストパターン７ａをエッチングマスクとして遮光膜１ａおよび半透明膜２ａをエッチング法等によってパターニングする。この際、レジストパターン７ａによって遮光膜１ａをパターニングした後、レジストパターン７ａを除去し、残された遮光膜１ａのパターンをエッチングマスクとして、下層の半透明膜２ａの露出部分をエッチング除去しても良い。
【０２３０】
その後、電子線描画用のレジストパターン７ａを除去した後、マスク基板ＭＢ上にパターン形成された遮光膜１ａのパターン等の外観を検査する。
【０２３１】
次いで、図３８に示すように、マスク基板ＭＢのパターン形成面上に、電子線描画用のレジスト膜８を塗布した後、さらに、その上面に導電性ポリマ膜９を塗布する。
【０２３２】
その後、遮光領域の回路パターンデータに基づいて、マスク基板ＭＢ上の電子線描画用のレジスト膜８に、上記した遮光領域の回路パターンを電子線描画方法等によって転写する。
【０２３３】
この際、回路パターンの他に、マスク基板ＭＢの転写領域の周辺部に半導体ウエハとの位置合わせのための上記した重ね合わせパターンを露光する。この重ね合わせマークのパターンは、使用する縮小投影露光装置によって指定されるものである。
【０２３４】
次いで、マスク基板ＭＢに対して、現像処理を施す。この際、電子線描画用のレジスト膜８がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図３９に示すように、電子線描画用のレジストパターン８ａを形成する。
【０２３５】
続いて、その電子線描画用のレジストパターン８ａをエッチングマスクとして遮光膜１ａをエッチング法等によってパターニングする。これにより、遮光パターン１および位相シフトパターン２Ａを形成した後、電子線描画用のレジストパターン８ａを除去する。
【０２３６】
その後、レジストパターン８ａを除去した後、図４０に示すように、マスク基板ＭＢ上に、第２の位相シフトパターンを形成すべく、例えばＳｉＯ２ 等からなる透明膜１８をＳＯＧ法等によって堆積した後、さらにその上に電子線描画用のレジスト膜１９および導電性ポリマ膜２０を順に堆積する。
【０２３７】
次いで、このようなマスク基板ＭＢ上の電子線描画用のレジスト膜１９に、第２の位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。
【０２３８】
続いて、現像処理を施す。この際、電子線描画用のレジスト膜７がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図４１に示すように、電子線描画用のレジストパターン１９ａを形成する。
【０２３９】
その後、そのレジストパターン１９ａをエッチングマスクとして透明膜１９をエッチング法等によってパターニングすることにより、第２の位相シフトパターン２Ｂをパターン形成する。
【０２４０】
次いで、そのレジストパターン１９ａを除去することにより、図４２に示すような位相シフトマスクＭを製造する。
【０２４１】
続いて、この位相シフトマスクＭにおける遮光パターン１および位相シフトパターン２Ａ， ２Ｂの外観を検査する。この際に発見された遮光膜の残り欠陥等は、例えばレーザ光を照射して除去することにより修正することができる。
【０２４２】
このような本実施の形態５によれば、以下の効果を得ることが可能となる。
【０２４３】
（１）．位相シフトマスクＭの位相シフトパターン２の加工精度を緩和することができる。このため、位相シフトマスクＭの検査および修正を容易にすることができ、位相シフトマスクＭの製造を容易にすることが可能となる。
【０２４４】
（２）．上記（１） により、半導体集積回路装置の低コスト化を推進することが可能となる。
【０２４５】
（実施の形態６）
図４３は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図４４および図４５は図４３のＡ−Ａ線およびＢ−Ｂ線の断面図、図４６および図４７の（ａ）〜（ｃ）は図４３の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図、図４８は図４３の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。
【０２４６】
本実施の形態６では、同一時の露光処理によって半導体ウエハ上に転写されるパターンが、例えば互いに近接した複数の配線パターン群と孤立した配線パターンとの両方を有し、その中には露光波長よりも微細な寸法（幅等）または隣接間隔のパターンを有するような場合に用いる位相シフトマスクついて説明する。
【０２４７】
このような配線パターンとしては、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセル領域におけるワード線、すなわち、メモリセル選択ＭＯＳ・ＦＥＴのゲート電極のパターン等もある。
【０２４８】
なお、本実施の形態６における位相シフトマスクの全体平面構成は前記実施の形態１（図１参照）と同じなので説明を省略し、ここでは、その転写パターン形成領域の構成を説明する。
【０２４９】
その転写パターン形成領域における拡大平面図と、そのＡ−Ａ線およびＢ−Ｂ線の断面図とをそれぞれ図４３、図４４および図４５に示す。なお、図４３においては、図面を見易くするため、遮光領域および位相シフト領域にそれぞれ斜線および網掛けのハッチングを付している。
【０２５０】
遮光膜１ａは、例えばＣｒ等のような露光光に対する光透過率が１％以下の遮光材料からなり、その一部が除去されて２つの光透過領域Ｐ１，Ｐ２ が示されている。この遮光膜１ａの配置領域は、遮光領域、すなわち、遮光パターン１を形成している。また、遮光膜１ａが除去された２つの光透過領域Ｐ１，Ｐ２ は、露光光を透過する光透過領域を形成しており、平面的に互いに離れた位置に配置されている。
【０２５１】
このうち、相対的に平面寸法の大きな光透過領域Ｐ１ （図４３の左側）には、複数の帯状の主光透過領域３が互いに平行に配置されている。また、相対的に平面寸法の小さな光透過領域Ｐ２ （図４３の右側）には、１本の帯状の主光透過領域３が配置されている。
【０２５２】
大形の光透過領域Ｐ１ における複数の主光透過領域３は、半導体ウエハ上に転写される複数の配線パターンに対応している。その複数の主光透過領域３の幅は設計上互いに等しい。また、個々の主光透過領域３の幅は、その長手方向の全領域においても設計上に等しい。
【０２５３】
また、小形の光透過領域Ｐ２ における１つの主光透過領域３は、半導体ウエハ上に転写される孤立した配線パターンに対応している。この主光透過領域３の幅は、その長手方向の全領域において設計上に等しい。
【０２５４】
なお、ここで言う設計上とは、誤差を含み、完全に等しくなくても設計上の誤差の範囲ならば等しいとすることを意味している。
【０２５５】
大形の光透過領域Ｐ１ における複数の主光透過領域３のうち、所定の主光透過領域３（図４３の左から２番目と５番目）は、その一部が他の主光透過領域３の長手方向寸法よりも長く延在されており、その延在部分（図４３の下方：Ｂ−Ｂ線部分およびその周囲）においては、その周囲に他の光透過領域が配置されておらず孤立した主光透過領域３と等しくなっている。この延在部分は、例えば配線パターンの引き出しパターン部分に対応しており、設計上、露光処理後の半導体ウエハ上においても延在パターンとして転写されることが要求されている部分である。
【０２５６】
大形の光透過領域Ｐ１ における主光透過領域３および小形の光透過領域Ｐ２ における主光透過領域３の各々において、その外周には、その周囲を縁取るように所定幅の位相シフトパターン（第１の位相シフトパターン）２Ａが配置されている（図４３〜図４５においては網掛けのハッチングで示す）。
【０２５７】
この位相シフトパターン２Ａは、ここを透過した露光光の位相Φを反転させるためのパターンである。すなわち、１つの光透過領域を透過した露光光において、主光透過領域３を透過した露光光と、位相シフトパターン２Ａの配置領域を透過した露光光とで位相差を生じさせ（互いに反転）、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン２Ａの厚さで調節されている。
【０２５８】
また、この位相シフトパターン２Ａは、前記実施の形態１〜５と同様に、例えばモリブデンシリサイド（ＭｏＳｉ）等のような半透明膜からなり、その露光光の光透過率が、例えば２０％〜８０％程度、好ましくは２０％〜５０％程度になるように設定されている。本実施の形態６においては、例えばその光透過率を２０％となるようにした。
【０２５９】
これは、前記したように、位相シフトパターンの光透過率を実効的に下げない技術を採用すると位相シフトマスクＭ上で必要な位相シフトパターンの寸法は、位相シフトパターンが形成されていない領域（主光透過領域に対応）の寸法の約１／２以下にしなければならないが、その寸法は微細であるため、位相シフトパターン２の加工が極めて困難であり、かつ、この位相シフトパターンの加工精度によって位相シフトマスクＭの精度が実効的に決定され、露光光の位相を良好に操作することが可能な位相シフトマスクの製造、検査および修正が非常に困難となる等の弊害が生じるからである。
【０２６０】
そこで、位相シフトパターン２Ａにおける露光光の透過率を下げ、位相シフトマスクＭにおける位相シフトパターン２Ａの加工精度に余裕を持たせることにより、位相シフトパターン２Ａの寸法を、主光透過領域３と同等かそれ以上に設定することが可能となっている。したがって、露光光の位相を良好に操作することが可能な位相シフトマスクＭの設計および製造を容易にすることができる。また、製造された位相シフトマスクＭのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことができる。
【０２６１】
上述のように位相シフトパターン２Ａの露光光に対する光透過率を好ましくは２０％〜５０％としたのは、上述のように、その光透過率をそれよりも上げるとそれだけ、位相シフトパターン２Ａの加工寸法精度が厳しくなることを考慮したものである。なお、位相シフトパターン２Ａの光透過率を下げないで、そのパターン幅を広げると、透過光の量が多くなりパターンを良好に転写することができない。
【０２６２】
また、本実施の形態６においては、大形の光透過領域Ｐ１ において、互いに隣接する主光透過領域３のいずれか一方に、位相シフトパターン（第２の位相シフトパターン）２Ｂが、主光透過領域３の全体を覆い、隣接する主光透過領域３間における位相シフトパターン２Ａの幅方向の中間位置に端部が形成されるように配置されている（図４３の左から２番目と４番目）。
【０２６３】
この位相シフトパターン２Ｂは、互いに隣接する主光透過領域３を透過した光の間で位相Φを反転させるためのパターンである。すなわち、大形の光透過領域Ｐ１ を透過した露光光において、位相シフトパターン２Ｂが配置された主光透過領域３を透過した露光光と、それに隣接する主光透過領域３であって位相シフトパターン２Ｂが配置されていない主光透過領域３の配置領域を透過した露光光とで位相差を生じさせ（互いに反転）ることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン２Ｂの厚さで調節されている。
【０２６４】
また、この位相シフトパターン２Ｂは、前記実施の形態５と同様に、例えばＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ ）法等によって形成されたシリコン酸化膜（ガラス材料）からなり、光透過率を実効的に１００％近くとして透過光を低下させないようにしている。
【０２６５】
なお、図４３の左から２番目の主光透過領域３に配置された位相シフトパターン２Ｂにおいて、孤立パターンと等価部分では、他の部分よりも幅広となっている。これは、主として位相シフトパターン２Ｂの平面的な位置ずれを考慮したものであるが、位相シフトパターン２Ｂの剥離を抑制する機能をも有している。この剥離を抑制する観点からは、図４３で互いに離れている位相シフトパターン２Ｂ同士を遮光膜１ａ上においてつながるようにパターニングしても良い。
【０２６６】
このような位相シフトマスクＭを用いて投影露光した場合における半導体ウエハ上での露光光の振幅分布および強度分布を図４６および図４７に示す。なお、図４６は図４３の位相シフトマスクＭのＡ−Ａ線箇所において透過した露光光の振幅分布および強度分布を示し、図４７は図４３の位相シフトマスクＭのＢ−Ｂ線箇所において透過した露光光の振幅分布および強度分布を示している。
【０２６７】
まず、図４６（ａ）において、大形の光透過領域を透過した露光光においては、図４６（ｂ）に示すように、互いに隣接する主光透過領域３を透過した光の位相が良好に反転し、かつ、その個々の主光透過領域３の境界領域においても透過光の位相が良好に反転している。また、小形の光透過領域Ｐ２ を透過した露光光においても、図４６（ｂ）に示すように、孤立した主光透過領域３の境界領域において透過光の位相が良好に反転している。
【０２６８】
このため、大形の光透過領域Ｐ１ および小形の光透過領域Ｐ２ のいずれを透過した光においても、図４６（ｃ）に示すように、半導体ウエハ上に得られる露光強度の波形においては、主光透過領域３に対応する部分では充分な光強度が得られ、かつ、その各々の裾の部分が急峻な立ち上がりを形成している。したがって、パターンが高い寸法精度で、かつ、鮮明に転写されることが分かる。
【０２６９】
一方、図４７（ａ）において、大形の光透過領域Ｐ１ における所定の主光透過領域３の延在部分であって孤立パターンと等価になっている部分および小形の光透過領域Ｐ２ における孤立した主光等価領域３を透過した露光光においては、図４７（ｂ）に示すように、その個々の主光透過領域３の境界領域において透過光の位相が良好に反転している。
【０２７０】
このため、大形の光透過領域Ｐ１ における孤立パターンと等価部分および小形の光透過領域Ｐ２ のいずれを透過した光においても、図４７（ｃ）に示すように、半導体ウエハ上に得られる露光強度の波形においては、主光透過領域３に対応する部分では充分な光強度が得られ、かつ、その各々の裾の部分が急峻な立ち上がりを形成している。したがって、互いに隣接する配線パターンの１つから延在された配線パターン部分および孤立した配線パターンが、高い寸法精度で、かつ、鮮明に転写されることが分かる。
【０２７１】
なお、位相シフトパターン２Ａ， ２Ｂの明像は実際の半導体ウエハ上には転写されない。
【０２７２】
次に、本実施の形態６の位相シフトマスクの製造方法および半導体集積回路装置の製造方法を図４８のプロセスフローにより説明する。
【０２７３】
まず、半導体集積回路のパターンデータを遮光領域の回路パターンデータと、位相シフト領域のパターンのデータとに分けて作成する（工程３０１ａ、工程３０１ｂ、工程３０１ｃ）。
【０２７４】
この際、本実施の形態６においても、第１位相シフトパターンの露光光に対する光透過率を下げるような条件付けを設定しておく。一般的に位相シフトマスク上の光透過領域の一辺の寸法が露光波長に対して２倍程度以下の場合、投影光学系を通して半導体ウエハ上に転写される光強度がシフトするため、位相シフトマスクのパターン寸法が微細になるに従って、その寸法精度が厳しくなる。これに伴って、位相シフトマスク自体の加工精度もパターン寸法が微細になるにつれて低下してしまう。
【０２７５】
そこで、本実施の形態６においては、上記のように第１位相シフトパターンの光透過率を下げることにより、位相シフトパターンを位相シフトマスクＭ上において実効的に大きい寸法で形成することができるので、位相シフトパターンの設計寸法の自由度を向上させることが可能となっている。
【０２７６】
集積回路パターンデータの設計方法として、例えば半導体集積回路の配線パターンでは、複数の矩形の組み合わせを基本とし、これら矩形が所定のパターン幅、長さおよび所定の間隔で複数配列されている場合を想定する。そして、これらのパターンと直交する方向のパターンは、基本的に異なる配線層に形成することで対応できる。
【０２７７】
それらによって、組み合わされる半導体集積回路の配線パターンは、層単位に分けて一旦位相シフトマスク上に形成し、露光装置の投影光学系を通して半導体ウエハ上に転写する。その際に、上記パターンの幅、間隔の少なくとも一方を露光波長より小さくすることは、投影露光を用いると一般的に困難なので、この問題を解決する手段として、マスク面を透過する露光光に位相差を生じさせる位相シフト領域を設ける。
【０２７８】
パターン図形の重ね合わせ、すなわち、図形と図形とのオーバーラップがある場合、重ね除去処理（転写領域の切り出し）が行われる。重ね除去処理は、例えばパターンデータによって形成される図形をメモリマップ上に展開し、論理和（ＯＲ）処理する。また、近接するパターンが含まれる領域にウィンドウを設けて、計算機の処理時間の短縮を図っている。
【０２７９】
続いて、図形をＸ，Ｙの各方向へ並び替えるソート処理を行う。このソートは、パターンデータを近接するパターンの面積比率が大きい方向（例えば、Ｘ軸方向またはＹ軸方向）に、所定の間隔（例えば、半導体集積回路パターンの配線ピッチ）でグループ分けして並び替える。
【０２８０】
続いて、並び替え処理した１つの図形について位相シフトパターンデータの形成処理が行われる。この処理方法としては、各図形の寸法に対応して、分類し、拡大幅を変えるものである。すなわち、パターンをｘ方向またはｙ方向に順次並び替え、これに対応させて、それぞれのパターンを所定の幅だけ拡大する。これにより、第１の位相シフトパターンおよび第２の位相シフトパターンのデータを作成する。
【０２８１】
このような遮光領域の回路パターンデータと、位相シフト領域のパターンのデータとに基づいて位相シフトマスク上のパターンを形成する。その具体的な方法は、前記実施の形態５と同じである。
【０２８２】
すなわち、マスク基板上に位相シフトパターン形成用の半透明膜を被着した後、その上に遮光膜を被着する（工程３０２）。続いて、その半透明膜および遮光膜を上記したパターンデータに基づいてパターニングすることにより、半透明膜で構成される第１の位相シフトパターンを形成する（工程３０３）。その後、第１の位相シフトパターンを有するマスク基板上のパターン（遮光膜および半透明膜）を検査する（工程３０４）。
【０２８３】
次いで、遮光領域のパターンデータに基づいて、マスク基板上の遮光膜をパターニングすることにより、上記した大形と小形の光透過領域を形成した後（工程３０５）、この遮光パターン（遮光膜）および位相シフトパターン（半透明膜）等を検査する（工程３０６）。続いて、このマスク基板上に遮光パターンおよび第１位相シフトパターンを被覆するように透明膜をＳＯＧ法等で被着した後、その透明膜を第２の位相シフトパターンデータを用いてパターニングすることにより第２の位相シフトパターンを形成する（工程３０７）。その後、この遮光パターン（遮光膜）、第１位相シフトパターン（半透明膜）および第２位相シフトパターン等を検査する（工程３０８）。
【０２８４】
次いで、このようにして位相シフトマスクを製造した後、露光処理に移行し（工程３０９）、半導体ウエハ上に集積回路パターンを形成する。なお、この露光処理および露光装置については、前記実施の形態１等で説明したので、ここではその説明を省略する。また、このような位相シフトマスクを用いて製造する半導体集積回路装置の具体例についても前記実施の形態１で説明したので、ここではその説明を省略する。
【０２８５】
このような本実施の形態６においては、前記実施の形態１で得られた効果の他に以下の効果を得ることが可能となる。
【０２８６】
（１）．位相シフトマスクＭにおいて、互いに隣接する主光透過領域３のうちの所定の主光透過領域３から延在するパターン部分であって孤立パターンと等価となる部分をも半導体ウエハ上に鮮明に転写することが可能となる。
【０２８７】
（２）．位相シフトマスクＭにおいて、孤立する主光透過領域３のパターンを半導体ウエハ上に鮮明に転写することが可能となる。
【０２８８】
（実施の形態７）
図４９は本発明の他の実施の形態であるフォトマスクの要部拡大平面図、図５０は図４９のＡ−Ａ線の断面図、図５１は図４９のＢ−Ｂ線の断面図である。
【０２８９】
本実施の形態７の位相シフトマスクを図４９〜図５１に示す。なお、図５０および図５１は、図４９のＡ−Ａ線およびＢ−Ｂ線の断面図を示している。この位相シフトマスクＭの構造は前記実施の形態６とほぼ同じである。
【０２９０】
異なるのは、互いに隣接する主光透過領域３のうちの所定の主光透過領域３（図４９の左から２番目と５番目）から延在するパターン部分（孤立パターンと等価な部分）の幅が、その主光透過領域３の他の部分（周囲に他の主光透過領域３が配置されている部分）の幅よりも広く形成されている。
【０２９１】
これは、その主光透過領域３の当該パターン部分は周囲に他の光透過領域が配置されず孤立パターンと等価となっているため、転写すべきパターンの線幅が細いと、半導体ウエハ上における光強度が低くなる結果、当該パターン部分が半導体ウエハ上に良好に転写されず設計値よりも細くなってしまったり、引き出し長さが短くなってしまったりする現象が生じるので、それを抑制するためである。
【０２９２】
なお、本実施の形態７においては、このような位相シフトマスクＭを用いて露光処理を施すと、主光透過領域３において、孤立パターンと等価のパターン部分に対応する半導体ウエハ上の転写パターン部分の幅は、当該主光透過領域３の他のパターン部分に対応する半導体ウエハ上の転写パターン部分の幅よりも若干幅広となる。
【０２９３】
このような本実施の形態７においては、前記実施の形態６で得られた効果の他に以下の効果を得ることが可能となる。
【０２９４】
（１）．位相シフトマスクＭにおいて、互いに隣接する主光透過領域３のうちの所定の主光透過領域３から延在するパターン部分であって孤立パターンと等価となるパターン部分の幅を他の部分の幅よりも広くしたことにより、半導体ウエハ上において当該パターン部分を透過した光おける光強度を充分に確保することができるので、当該パターン部分を半導体ウエハ上に鮮明に転写することが可能となる。
【０２９５】
（実施の形態８）
図５２は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図５３は図５２のＡ−Ａ線の断面図である。
【０２９６】
本実施の形態８では、同一時の露光処理により半導体ウエハ上に転写されるパターンが、例えば互いに近接した複数の接続孔パターンと孤立した複数の接続孔パターンとの両方を有し、その中には露光波長よりも微細な寸法（幅等）または隣接間隔のパターンを有する場合に用いる位相シフトマスクついて説明する。
【０２９７】
なお、本実施の形態８における位相シフトマスクの全体平面構成は前記実施の形態１（図１参照）と同じなので説明を省略し、ここでは、その転写パターン形成領域の構成を説明する。
【０２９８】
その転写パターン形成領域における拡大平面図と、そのＡ−Ａ線の断面図とをそれぞれ図５２および図５３に示す。なお、図５２および図５３においては、図面を見易くするため、遮光領域および位相シフトの配置領域にそれぞれ斜線および網掛けのハッチングを付している。
【０２９９】
遮光膜１ａは、例えばＣｒ等のような露光光に対する光透過率が１％以下の遮光材料からなり、その一部が除去されて複数の開口領域が示されている。この遮光膜１ａの配置領域は、遮光領域、すなわち、遮光パターン１を形成している。また、この開口領域は、露光光を透過する光透過領域を形成しており、平面的に互いに離れた位置に配置されている。
【０３００】
このうち、一方の光透過領域Ｐ３ （図５２の左側）は、図５２の横方向に延在する長方形状に形成されており、その領域内には、複数の正方形状の主光透過領域３が所定の間隔を隔てて直線上に並んで配置されている。また、他方の小さな光透過領域Ｐ４ （図５２の右側）には、１つの正方形状の主光透過領域３が配置されている。
【０３０１】
長方形状の光透過領域Ｐ３ における複数の主光透過領域３は、半導体ウエハ上に転写される複数の接続孔パターンに対応している。その複数の主光透過領域３の大きさは設計上互いに等しい。また、小形の光透過領域Ｐ４ における１つの主光透過領域３は、半導体ウエハ上に転写される孤立した接続孔パターンに対応している。いずれの接続孔パターンも半導体集積回路装置の回路パターンとして実質的に寄与するものである。なお、ここで言う設計上とは、誤差を含み、完全に等しくなくても設計上の誤差の範囲ならば等しいとすることを意味している。
【０３０２】
長方形状の光透過領域Ｐ３ における主光透過領域３および小形の光透過領域Ｐ４ における主光透過領域３の各々において、その外周には、その周囲を縁取るように所定幅の位相シフトパターン（第１の位相シフトパターン）２Ａが配置されている（図５２〜図５４においては網掛けのハッチングで示す）。
【０３０３】
この位相シフトパターン２Ａは、ここを透過した露光光の位相Φを反転させるためのパターンである。すなわち、１つの光透過領域Ｐ３，Ｐ４ を透過した露光光において、主光透過領域３を透過した露光光と、位相シフトパターン２Ａの配置領域を透過した露光光とで位相差を生じさせ（互いに反転）、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン２Ａの厚さで調節されている。
【０３０４】
また、この位相シフトパターン２Ａは、前記実施の形態１〜７と同様に、例えばモリブデンシリサイド（ＭｏＳｉ）等のような半透明膜からなり、その露光光の光透過率が、例えば２０％〜８０％程度、好ましくは２０％〜５０％程度になるように設定されている。本実施の形態８においては、例えばその光透過率を２０％となるようにした。
【０３０５】
これにより、前記したように、位相シフトパターン２Ａの寸法を、主光透過領域３と同等かそれ以上に設定することが可能となっている。したがって、露光光の位相を良好に操作することが可能な位相シフトマスクＭの設計および製造を容易にすることができる。また、製造された位相シフトマスクＭのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことができる。
【０３０６】
また、本実施の形態８においては、長方形状の光透過領域Ｐ３ において、互いに隣接する主光透過領域３のいずれか一方に、位相シフトパターン（第２の位相シフトパターン）２Ｂが、その主光透過領域３の全体を覆うように、かつ、互いに隣接する主光透過領域３間の位相シフトパターン２Ａの幅方向中間に端部が配置されるように配置されている（図５２の左から２番目と４番目の列）。
【０３０７】
この位相シフトパターン２Ｂは、互いに隣接する主光透過領域３を透過した光の間で位相Φを反転させるためのパターンである。すなわち、長方形状の光透過領域Ｐ３ を透過した露光光において、位相シフトパターン２Ｂが配置された主光透過領域３を透過した露光光と、それに隣接する主光透過領域３であって位相シフトパターン２Ｂが配置されていない主光透過領域３の配置領域を透過した露光光とで位相差を生じさせ（互いに反転）ることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン２Ｂの厚さで調節されている。
【０３０８】
また、この位相シフトパターン２Ｂは、前記実施の形態１〜７と同様に、例えばＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ ）法等によって形成されたシリコン酸化膜（ガラス材料）からなり、光透過率を実効的に１００％近くとして透過光を低下させないようにしている。
【０３０９】
なお、位相シフトパターン２Ｂを形成する透明膜は、個々互いに離れているが、それらを遮光パターン１（斜線のハッチング領域）上でつながるようにしても良い。例えば同一列上の個々の位相シフトパターン２をつなげて全体として帯状になるようにしても良い。また、位相シフトパターン２Ｂを配置しない箇所だけ透明膜を除去し、全ての位相シフトパターンが遮光膜上でつながり一体的になっているようにしても良い。これにより、位相シフトパターン２Ｂの剥離を低減できる。
【０３１０】
このような位相シフトマスクＭの製造方法およびこれを用いた露光方法や露光装置については前記実施の形態１で説明したので、ここではその説明を省略する。また、この位相シフトマスクＭを用いた具体的な半導体集積回路装置の製造工程についても前記実施の形態１で説明したので、ここではその説明を省略する。
【０３１１】
なお、このような位相シフトマスクＭを用いて半導体ウエハ上に転写された接続孔パターンの平面形状は、例えばほぼ円形状となる。また、位相シフトパターン２Ａ， ２Ｂの明像は実際の半導体ウエハ上には転写されない。
【０３１２】
このような本実施の形態８によれば、前記実施の形態１で得られた効果の他に、以下の効果を得ることが可能となる。
【０３１３】
（１）．複数の近接する接続孔パターンと、孤立した接続孔パターンとの両方を同一の露光処理により半導体ウエハ上に鮮明に転写することが可能となる。
【０３１４】
（実施の形態９）
図５４は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図５５は図５４のＡ−Ａ線の断面図である。
【０３１５】
本実施の形態９の位相シフトマスクを図５４および図５５に示す。なお、図５５は、図５４のＡ−Ａ線の断面図を示している。
【０３１６】
この位相シフトマスクＭの構造は前記実施の形態８とほぼ同じである。異なるのは、次の通りである。
【０３１７】
まず、位相シフトマスクＭにおいて、互いに近接する複数の接続孔パターンを転写する領域に、当該接続孔パターンを転写するための領域であって、遮光膜１ａが除去されてなる光透過領域Ｐ５ が当該接続孔パターンに対応するように複数個形成されている。
【０３１８】
また、上下左右に互いに隣接する光透過領域Ｐ５ のいずれか一方にその全体を覆うように位相シフトパターン２Ｂが配置されており、その位相シフトパターン２Ｂがマスク基板ＭＢの厚さ方向に掘られた溝で構成されている。この位相シフトパターン２Ｂは、互いに隣接した光透過領域Ｐ５ を透過した光の間で位相を反転させて、半導体ウエハ上に接続孔パターンを鮮明に転写させる機能を有している。
【０３１９】
ただし、その個々の光透過領域Ｐ５ には、第１の位相シフトパターン２Ａが配置されておらず、光透過領域Ｐ５ がそのまま主光透過領域３となっている。これは、仮にその光透過領域Ｐ５ に前記実施の形態８と同様に位相シフトパターン２Ａを配置したとすると、その主光透過領域３のうち、位相シフト用の溝が掘られた箇所では、その主光透過領域３を透過した光の位相と、その主光透過領域３の外周の位相シフトパターン２Ａを透過した光の位相とが同相となり、半導体ウエハ上においては当該主光透過領域３および位相シフトパターン２Ａを透過した光が強め合う結果、半導体ウエハ上に転写される接続孔パターンの径が他の接続孔パターンの径よりも大きくなってしまうからである。
【０３２０】
なお、複数の光透過領域Ｐ５ のうち、最外周に配置された複数の光透過領域Ｐ５ は、半導体ウエハ上にダミーの接続孔パターンを転写するための領域となる。このダミーの接続孔パターンは、半導体集積回路装置の回路に実質的には寄与しないパターンである。
【０３２１】
これは、当該光透過領域Ｐ５ を透過した光においては、当該光透過領域Ｐ５ が最外周に配置されその外周片側に他の光透過領域Ｐ５ が配置されないことから他の光透過領域Ｐ５ に比べて透過光の位相差操作が充分に行われない結果、当該光透過領域Ｐ５ を透過した光によって転写される接続孔パターンの径が他の接続孔パターンの径に比べて小さくなってしまうからである。
【０３２２】
このような本実施の形態９においても、前記実施の形態１， ８で得られた効果と同様の効果を得ることが可能となる。
【０３２３】
（実施の形態１０）
図５６は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図５７は図５６のＡ−Ａ線の断面図、図５８は図５６のＢ−Ｂ線の断面図である。
【０３２４】
本実施の形態１０の位相シフトマスクを図５６〜図５８に示す。この位相シフトマスクＭの構造は前記実施の形態７とほぼ同じである。異なるのは、第２の位相シフトパターン２Ｂが、マスク基板ＭＢとは別体の位相シフト用基板２１に形成されていることである。
【０３２５】
この位相シフト用基板２１は、例えば透明な合成石英ガラス等からなり、その屈折率は、例えば１．４７程度、露光光に対する光透過率は、例えば９０％以上である。この位相シフト用基板２１は、位相シフトパターン２Ｂの形成面をマスク基板ＭＢの主面（半透明膜２ａおよび遮光膜１ａが形成された面）に対向させ、かつ、その位相シフトパターン２Ｂの位置が前記実施の形態７と同様の位相差操作が与えられるように平面的に位置決めされた状態で、マスク基板ＭＢと重ね合わされ接合されている。
【０３２６】
この場合の位相シフトパターン２Ｂは、位相シフト用基板２１の厚さ方向に掘られた溝で形成されており、従来の遮光膜付きの石英基板上にミラー反転したパターンデータを用い電子線描画方法などを用いて形成できる。
【０３２７】
位相差の調整は、その溝の深さで行われている。この溝は、ドライエッチング処理、ウエットエッチング処理またはドライエッチング処理後にウエットエッチング処理を施すことで形成されている。ここで、ウエットエッチング処理を採用することで、溝の表面を滑らかにすることができるので、溝の表面に微細な凹凸が形成されていることに起因する光透過率の低下や透過光の位相の乱れを抑制することが可能となる。
【０３２８】
そして、その溝の底面は設計上平坦に形成されている。これにより、位相シフト用基板２１を透過した光の位相の乱れを抑制できる。すなわち、位相シフトを透明膜で形成した場合、その表面に下地の半透明膜や遮光膜の段差の影響で凹凸が生じ、透過光の位相に乱れが生じる場合があるが、本実施の形態１０では、位相シフトパターン２Ｂを形成する溝の底面が平坦になっているので、透過光の位相の乱れを抑制できる。したがって、パターン転写精度を向上でき、パターンを鮮明に転写することができる。なお、ここで、設計上とは誤差を含み、完全に平坦な場合と、完全ではないが位相差操作に支障をきたさない程度の平坦も含むことを意味している。
【０３２９】
このような本実施の形態１０によれば、前記実施の形態１， ７で得られた効果の他に、以下の効果を得ることが可能となる。
【０３３０】
（１）．位相シフトパターン２Ｂを位相シフト用基板２１に形成した溝で形成し、その溝の底面を平坦にすることにより、位相シフトパターン２Ｂを透過した光の位相の乱れを抑制することができるので、パターン転写精度および解像度を向上させることが可能となる。
【０３３１】
（２）．半透明膜２ａおよび遮光膜１ａを位相シフト用基板２１で覆う構造とすることにより、位相シフトマスクＭの洗浄処理時または洗浄処理後における半透明膜２ａおよび遮光膜１ａの剥離を防止することができるので、位相シフトマスクＭの寿命を向上させることが可能となる。
【０３３２】
（実施の形態１１）
図５９は本発明の他の実施の形態であるフォトマスクの要部拡大平面図、図６０は図５９のＡ−Ａ線の断面図、図６１は図５９のＢ−Ｂ線の断面図、図６２は変形例である図５９のＡ−Ａ線の断面図、図６３は変形例である図５９のＢ−Ｂ線の断面図である。
【０３３３】
本実施の形態１１においては、半導体ウエハ上に転写するパターンについては、前記実施の形態６等と同じである。この本実施の形態１１の位相シフトマスクを図５９〜図６１に示す。
【０３３４】
位相シフトマスクＭにおいて、互いに近接する複数の配線パターンに対応する領域には、遮光膜１ａが開口されて個々の配線パターンに対応するように複数の帯状の光透過領域Ｐ６ が、互いに平行に近接した状態で、かつ、その隣接間に遮光膜１ａを挟んだ状態で配置されている。
【０３３５】
この光透過領域Ｐ６ の隣接間の遮光膜１ａの幅は、解像限界以下に微細にしてある。また、その光透過領域Ｐ６ の一群から離れた平面位置に、遮光膜１ａが開口されて形成された１つの帯状の光透過領域Ｐ２ が孤立した状態で配置されている。
【０３３６】
上記した光透過領域Ｐ６ および光透過領域Ｐ２ には、主光透過領域３と、位相シフトパターン２Ａとが配置されている。
【０３３７】
この光透過領域Ｐ６ の一群のうち、最も外側に位置する一方の光透過領域Ｐ６ （図５９の左から１番目）においては、位相シフトパターン２Ａが、主光透過領域３の外周全体を取り囲むようには配置されておらず、主光透過領域３の外周において、周囲に他の光透過領域が隣接されない外周部分に沿って縁取るように配置されている。
【０３３８】
また、その隣りの光透過領域Ｐ６ においては、位相シフトパターン２Ａが、周囲に他の開口領域が隣接しない領域、すなわち、主光透過領域３の長手方向端部および主光透過領域３における孤立パターン部分の外周を縁取るように配置されている。ただし、この光透過領域Ｐ６ には、その全領域を覆うように第２の位相シフトパターン２Ｂが配置されている。
【０３３９】
また、その隣りの２つの光透過領域Ｐ６ （図５９の左から３番目と４面目）においては、位相シフトパターン２Ａが、主光透過領域３の長手方向両端部に配置されている。また、図５９の４番目の光透過領域Ｐ６ には、その全領域を覆うように第２の位相シフトパターン２Ｂが配置されている。
【０３４０】
また、その隣りの光透過領域Ｐ６ においては、位相シフトパターン２Ａが、主光透過領域３の外周全体を取り囲むようには配置されておらず、主光透過領域３の外周において、周囲に他の光透過領域が隣接されない外周部分に沿って縁取るように配置されている。
【０３４１】
さらに、光透過領域Ｐ２ においては、位相シフトパターン２Ａが、主光透過領域３の外周に沿って所定の幅を持って縁取るように配置されている。
【０３４２】
この位相シフトパターン２Ａは、前記実施の形態１等と同じくエッジ強調のための位相シフトであり、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、主光透過領域３を透過した露光光と、位相シフトパターン２Ａの配置領域を透過した露光光との間に位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。
【０３４３】
また、位相シフトパターン２Ｂは、互いに隣接する開口領域を透過した光の間で位相が反転させるための位相シフトである。すなわち、互いに隣接する開口領域において、位相シフトパターン２Ｂが配置されている領域を透過した露光光と、配置されていない領域を透過した露光光との間に位相差を生じさせ、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。
【０３４４】
この位相シフトパターン２Ｂは、前記実施の形態６等と同様に、図６０に示すように、透明膜で形成されている。ただし、位相シフトパターン２Ｂは、透明膜に限定されるものではない。すなわち、前記実施の形態１０と同様に、図６２および図６３に示すように、位相シフト用基板２１をマスク基板ＭＢに重ね合わせ、その位相シフト用基板２１に溝を掘ることで位相シフトパターン２Ｂを形成する構造としても良い。
【０３４５】
このような本実施の形態１１においても、前記実施の形態１， ６または実施の形態１０と同様の効果を得ることが可能となる。
【０３４６】
（実施の形態１２）
図６４は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図６５は図６４のＡ−Ａ線の断面図、図６６は図６４のＢ−Ｂ線の断面図である。
【０３４７】
本実施の形態１２において半導体ウエハ上に転写しようとしているパターンについては前記実施の形態６〜１１と同じである。この実施の形態１２の位相シフトマスクを図６４〜図６６に示す。
【０３４８】
位相シフトマスクＭには、前記実施の形態６と同様に、２つの光透過領域Ｐ１，Ｐ２ が示されている。光透過領域Ｐ１ は、互いに近接する複数の配線パターンを転写する領域に対応している。また、光透過領域Ｐ２ は、孤立配線パターンを転写する領域に対応している。
【０３４９】
本実施の形態１２は、相対的に大形の光透過領域Ｐ１ において、複数の配線パターンの隣接領域に対応する部分に配置される複数の主光透過領域が互いに接して配置され一体的になっている場合を示している。
【０３５０】
相対的に大形の光透過領域Ｐ１ には、その外周に沿って縁取るように位相シフトパターン２Ａが配置されている。この位相シフトパターン２Ａは、前記実施の形態１等と同じく半透明膜で構成されエッジ強調のための位相シフトであり、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、主光透過領域３を透過した露光光と、位相シフトパターン２Ａの配置領域を透過した露光光との間に位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。
【０３５１】
なお、光透過領域Ｐ１ のうち、パターン隣接領域対応する部分と、孤立パターンに等価な部分との境界部分には位相シフトパターン２Ａが部分的に配置されていない箇所もある。これは、その部分近傍に対応するパターンの転写状態を良好にするためである。
【０３５２】
また、相対的に大形の光透過領域Ｐ１ において、互いに隣接する配線パターンに対応する領域のいずれか一方には、位相シフトパターン２Ｂが配置されている。この位相シフトパターン２Ｂは、ここを透過した光の位相と、位相シフトパターン２Ｂに隣接する領域であって位相シフトパターン２Ｂの配置されない領域を透過した光の位相との間に位相差を生じさせ（互いに反転）、半導体ウエハ上に配線パターンを転写し、その転写されるパターンの転写精度を向上させるようになっている。
【０３５３】
この位相シフトパターン２Ｂは、前記実施の形態６等と同様に、図６５および図６６に示すように、透明膜で形成されている。ただし、位相シフトパターン２Ｂは、透明膜に限定されるものではない。すなわち、前記実施の形態１０の説明で用いた図６２および図６３と同様に、位相シフト用基板２１をマスク基板ＭＢに重ね合わせ、その位相シフト用基板２１に溝を掘ることで位相シフトパターン２Ｂを形成する構造としても良い。
【０３５４】
なお、相対的に小形の光透過領域Ｐ２ については、前記実施の形態６等で説明しているので、ここでは説明を省略する。
【０３５５】
このような本実施の形態１２においても、前記実施の形態１， ６または実施の形態１０と同様の効果を得ることが可能となる。
【０３５６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０３５７】
例えば前記実施の形態１〜４においては、転写されるパターンが接続孔パターンの場合について説明したが、これに限定されるものではなく種々適用可能であり、例えば配線パターン等のような他のパターンの転写にも適用できる。また、全ての実施の形態において、配線パターンと接続孔パターンとを１回の露光処理で転写する場合にも適用できる。
【０３５８】
また、前記実施の形態１〜１２においては、位相シフト技術を用いる方法のみについて説明したが、これに限定されるものではなく、例えば半導体集積回路装置の製造方法における全露光処理において、前記実施の形態１〜１２の位相シフト技術を用いる方法と、位相シフト技術を使用しない従来の通常の遮光マスクを用いる方法等とを適宜使い分けることにより、露光波長以上またはそれ以下のレジストパターンを形成することができる。
【０３５９】
また、前記実施の形態１〜１２においては、位相シフトマスクのパターンを製造する際に電子線を用いた場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばレーザビームや集束イオンビームを用いても良い。
【０３６０】
また、前記実施の形態１〜１２においては、本発明をＳＲＡＭの製造方法に適用した場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やフラッシュメモリ（ＥＥＰＲＯＭ；Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）等のような他のメモリ回路またはマイクロプロセッサ等のような論理回路に適用することができる。
【０３６１】
また、前記実施の形態４においては、位相シフトパターンを溝によって形成した場合ついて説明したが、これに限定されるものではなく、例えば前記実施の形態１と同様にして半透明膜で形成しても良い。
【０３６２】
また、前記実施の形態５においては、位相シフトパターンを半透明膜によって形成した場合について説明したが、これに限定されるものではなく、例えば前記実施の形態３等と同様にして溝で形成しても良い。
【０３６３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路装置の製造工程における露光処理に適用した場合について説明したが、それに限定されるものではなく、例えば液晶基板、磁気ヘッドあるいはプリント配線基板等の製造における露光処理等のような他の露光処理に適用することも可能である。
【０３６４】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【０３６５】
（１）．本発明によれば、位相シフト領域の光透過率を下げたことにより、位相シフトマスクにおける位相シフトパターンの加工精度を緩和させることが可能となる。
【０３６６】
（２）．上記（１） により、位相シフトマスクの検査および修正の容易性を向上させることが可能となる。
【０３６７】
（３）．上記（１） および（２） により、位相シフトマスクの製造の容易性を向上させることが可能となる。したがって、半導体集積回路装置のコスト低減を推進することが可能となる。
【０３６８】
（４）．本発明によれば、位相シフト領域の光透過率を下げ、かつ、その寸法をフォトレジスト膜に転写される各々のパターン毎に変えたことにより、寸法の異なる複数のパターンを同一時の露光処理によって転写する場合に、寸法の異なる複数のパターンを高い精度で、しかも小さなパターンにおいて露光不足を生じることなく、大きなパターンの近傍においてゴースト露光が生じることなく良好にパターンを転写することが可能となる。
【０３６９】
（５）．本発明によれば、互いに隣接する複数のパターンと孤立パターン等価部分とを有するような配置の異なる複数のパターンを同一時の露光処理によって転写する場合に、配置の異なる複数のパターンを、高い精度で、しかも孤立パターン等価部分において露光不足を生じることなく、隣接領域におけるパターンの近傍においてゴースト露光が生じることなく良好に転写することが可能となる。すなわち、隣接領域における複数のパターンも孤立パターン等価部分も鮮明に転写することが可能となる。
【０３７０】
（６）．本発明によれば、前記主光透過領域において、前記孤立パターン等価部分に対応する領域の幅を他の領域部分の幅に比べて広くしたことにより、孤立パターン等価部分における露光光の光強度を充分に確保できるので、孤立パターン等価部分を高い精度で鮮明に転写することが可能となる。
【０３７１】
（７）．上記（４） 、（５） 、（６） により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０３７２】
（８）．上記（４） 、（５） 、（６） により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の素子集積度の向上およびサイズの縮小を推進することが可能となる。
【０３７３】
（９）．本発明によれば、位相シフト領域の光透過率を下げ、かつ、その寸法をフォトレジスト膜に転写される複数のパターンの配置状況等によって変えたことにより、フォトレジスト膜上に同一寸法の複数のパターンを転写する場合に配置状況等によって寸法が変わってしまう不具合を防止することが可能となる。
【０３７４】
（１０）． 上記（９） により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０３７５】
（１１）． 上記（９） により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の素子集積度の向上およびサイズの縮小を推進することが可能となる。
【０３７６】
（１２）． 本発明によれば、一対の主光透過領域を透過した各々の光の位相差を反転させる構造の位相シフトマスクにおいて、一対の主光透過領域の各々の周囲に、光透過率を下げた第１の位相シフトパターンを設け、かつ、一対の主光透過領域の一方に光透過率を下げていない第２の位相シフトパターンを設けたことにより、位相シフトパターンの全体的な加工精度を緩和させることが可能となる。
【０３７７】
（１３）． 上記（１２）により、位相シフトマスクの検査および修正の容易性を向上させることが可能となる。
【０３７８】
（１４）． 上記（１２）および（１３）により、位相シフトマスクの製造の容易性を向上させることが可能となる。したがって、半導体集積回路装置のコスト低減を推進することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である位相シフトマスクの全体構成の一例を示す平面図である。
【図２】図１の位相シフトマスクの要部平面図である。
【図３】図２のＩＩＩ −ＩＩＩ 線の断面図である。
【図４】（ａ）〜（ｃ）は図１の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。
【図５】露光装置の説明図である。
【図６】露光装置の説明図である。
【図７】図１の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。
【図８】図１の位相シフトマスクの製造工程中における要部断面図である。
【図９】図１の位相シフトマスクの図８に続く製造工程中における要部断面図である。
【図１０】図１の位相シフトマスクの図９に続く製造工程中における要部断面図である。
【図１１】図１の位相シフトマスクの図１０に続く製造工程中における要部断面図である。
【図１２】図１の位相シフトマスクの図１１に続く製造工程中における要部断面図である。
【図１３】図１の位相シフトマスクを用いた半導体集積回路装置の製造工程中における要部断面図である。
【図１４】図１の位相シフトマスクを用いた半導体集積回路装置の図１３に続く製造工程中における要部断面図である。
【図１５】図１の位相シフトマスクを用いた半導体集積回路装置の図１４に続く製造工程中における要部断面図である。
【図１６】図１の位相シフトマスクを用いた半導体集積回路装置の図１５に続く製造工程中における要部断面図である。
【図１７】図１の位相シフトマスクを用いた半導体集積回路装置の図１６に続く製造工程中における要部断面図である。
【図１８】図１の位相シフトマスクを用いた半導体集積回路装置の図１７に続く製造工程中における要部断面図である。
【図１９】図１の位相シフトマスクを用いた半導体集積回路装置の図１８に続く製造工程中における要部断面図である。
【図２０】図１３〜図１９で説明した半導体集積回路装置の製造工程中における露光工程を抜き出して示したフロー図である。
【図２１】本発明の他の実施の形態である位相シフトマスクの要部平面図である。
【図２２】図２１のＸＸＩＩ−ＸＸＩＩ線の断面図である。
【図２３】本発明の他の実施の形態である位相シフトマスクの要部平面図である。
【図２４】図２３のＸＸＩＶ−ＸＸＩＶ線の断面図である。
【図２５】図２３の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。
【図２６】図２３の位相シフトマスクの製造工程中における要部断面図である。
【図２７】図２３の位相シフトマスクの図２６に続く製造工程中における要部断面図である。
【図２８】図２３の位相シフトマスクの図２７に続く製造工程中における要部断面図である。
【図２９】図２３の位相シフトマスクの図２８に続く製造工程中における要部断面図である。
【図３０】図２３の位相シフトマスクの図２９に続く製造工程中における要部断面図である。
【図３１】本発明の他の実施の形態である位相シフトマスクの要部平面図である。
【図３２】図３１のＸＸＸＩＩ −ＸＸＸＩＩ 線の断面図である。
【図３３】本発明の他の実施の形態である位相シフトマスクの要部平面図である。
【図３４】図３３のＸＸＸＩＶ −ＸＸＸＩＶ 線の断面図である。
【図３５】（ａ）〜（ｃ）は図３３の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。
【図３６】図３３の位相シフトマスクの製造工程中における要部断面図である。
【図３７】図３３の位相シフトマスクの図３６に続く製造工程中における要部断面図である。
【図３８】図３３の位相シフトマスクの図３７に続く製造工程中における要部断面図である。
【図３９】図３３の位相シフトマスクの図３８に続く製造工程中における要部断面図である。
【図４０】図３３の位相シフトマスクの図３９に続く製造工程中における要部断面図である。
【図４１】図３３の位相シフトマスクを用いた半導体集積回路装置の製造工程中における要部断面図である。
【図４２】図３３の位相シフトマスクを用いた半導体集積回路装置の図４１に続く製造工程中における要部断面図である。
【図４３】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。
【図４４】図４３のＡ−Ａ線の断面図である。
【図４５】図４３のＢ−Ｂ線の断面図である。
【図４６】（ａ）〜（ｃ）は図４３の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。
【図４７】（ａ）〜（ｃ）は図４３の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。
【図４８】図４３の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。
【図４９】本発明の他の実施の形態であるフォトマスクの要部拡大平面図である。
【図５０】図４９のＡ−Ａ線の断面図である。
【図５１】図４９のＢ−Ｂ線の断面図である。
【図５２】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。
【図５３】図５２のＡ−Ａ線の断面図である。
【図５４】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。
【図５５】図５４のＡ−Ａ線の断面図である。
【図５６】本発明の他の実施の形態であるフォトマスクの要部拡大平面図である。
【図５７】図５６のＡ−Ａ線の断面図である。
【図５８】図５６のＢ−Ｂ線の断面図である。
【図５９】本発明の他の実施の形態であるフォトマスクの要部拡大平面図である。
【図６０】図５９のＡ−Ａ線の断面図である。
【図６１】図５９のＢ−Ｂ線の断面図である。
【図６２】変形例である図５９のＡ−Ａ線の断面図である。
【図６３】変形例である図５９のＢ−Ｂ線の断面図である。
【図６４】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。
【図６５】図６４のＡ−Ａ線の断面図である。
【図６６】図６４のＢ−Ｂ線の断面図である。
【符号の説明】
１ 遮光パターン
１ａ 遮光膜
２ 位相シフトパターン
２Ａ 位相シフトパターン（第１の位相シフトパターン）
２Ｂ 位相シフトパターン（第２の位相シフトパターン）
２ａ 半透明膜
３ 主光透過領域
４ 露光装置
４ａ 露光光源
４ｂ 試料ステージ
４ｃ１ ，４ｃ２ ミラー
４ｄ シャッタ
４ｅ フライアイレンズ
４ｆ コンデンサレンズ
４ｇ 縮小投影光学レンズ系
４ｈ アライメント光学系
４ｈ１ 〜１５ｈ５ 集光レンズ
４ｈ６ ，１５ｈ７ ハーフミラー
４ｈ８ 位置合わせ光源
４ｈ９ モニタカメラ
４ｈ１０ ミラー
５ 半導体ウエハ
５ｓ 半導体基板
６ フォトレジスト膜
７ 電子線描画用のレジスト膜
７ａ レジストパターン
８ 電子線描画用のレジスト膜
８ａ レジストパターン
９ 導電性ポリマ膜
１０ｐ ｐウエル
１０ｎ ｎウエル
１１ フィールド絶縁膜
１２ｇ ゲート電極
１２ｐｄ， １２ｎｄ 半導体領域
１２ｉ ゲート絶縁膜
１３ａ〜１３ｃ 層間絶縁膜
１４Ｌ 配線
１４Ｒ 抵抗
１５ａ， １５ｂ 接続孔
１６Ｌ１ 第１層配線
１６Ｌ２ 第２層配線
１７ 表面保護膜
１８ 透明膜
１９ 電子線描画用のレジスト膜
１９ａ レジストパターン
２０ 導電性ポリマ膜
２１ 位相シフト用基板
Ｍ 位相シフトマスク
ＭＢ マスク基板
Ａ１，Ａ２ 転写パターン形成領域
Ｂ１ 〜Ｂ４，Ｃ１ 〜Ｃ４，Ｄ１ 〜Ｄ４ 重ね合わせマークパターン
ＮＢ 遮光帯
Ｐ１ 〜Ｐ６ 光透過領域
Claims (2)
- 露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、
前記フォトマスクには、前記複数の集積回路パターンをフォトレジスト膜に転写するための複数の光透過領域が、前記フォトマスクのマスク基板上の遮光膜の一部を開口することで形成され、
前記複数の光透過領域の各々は、前記フォトレジスト膜に転写される集積回路パターンに対応する主光透過領域と、前記主光透過領域の外周に縁取るように配置された位相シフト領域とを有しており、
前記フォトレジスト膜に転写されない前記位相シフト領域は、透過光の位相を反転させる領域であって、前記露光光の透過率が前記マスク基板の透過率よりも低い半透明膜で形成されており、
前記複数の光透過領域においては、前記主光透過領域の平面寸法が大きいほど、その主光透過領域の外周に縁取るように配置される前記位相シフト領域の平面寸法が大きいことを特徴とする半導体集積回路装置の製造方法。 - 露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、
前記フォトマスクには、遮光領域と、前記フォトレジスト膜に転写される集積回路パターンに対応する平面寸法の異なる第１光透過領域および第２光透過領域と、前記第１光透過領域に接し、かつ、前記第１光透過領域を透過した光に対して透過光の位相を反転させる第３光透過領域と、前記第２光透過領域に接し、かつ、前記第２光透過領域を透過した光に対して透過光の位相を反転させる第４光透過領域とを有し、
前記第３光透過領域および第４光透過領域は、その光透過率が前記フォトレジスト膜にその独立したパターンを転写させないようにフォトマスクのマスク基板の光透過率よりも低くされ、
前記第２光透過領域の平面寸法の方が前記第１光透過領域の平面寸法よりも大きく形成され、前記第２光透過領域に接して配置された前記第４光透過領域の平面寸法の方が前記第１光透過領域に接して配置された前記第３光透過領域の平面寸法よりも大きくなるように形成されており、
（ａ）前記フォトマスクと、前記フォトレジスト膜が被着された半導体ウエハとを投影露光装置に配置する工程と、
（ｂ）前記所定波長の露光光を、前記フォトマスクに照射し、それを透過した露光光において、前記第３光透過領域を透過した光の位相と、前記第１光透過領域を透過した光の位相とを互いに反転させ、前記第４光透過領域を透過した光の位相と、前記第２光透過領域を透過した光の位相とを互いに反転させる工程と、
（ｃ）前記フォトマスクを透過した露光光を投影露光装置により集光し、前記第１光透過領域および第２光透過領域の転写像を前記半導体ウエハのフォトレジスト膜に転写する工程とを有することを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06257698A JP3619664B2 (ja) | 1997-03-24 | 1998-03-13 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7001797 | 1997-03-24 | ||
| JP9-70017 | 1997-03-24 | ||
| JP06257698A JP3619664B2 (ja) | 1997-03-24 | 1998-03-13 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326009A JPH10326009A (ja) | 1998-12-08 |
| JP3619664B2 true JP3619664B2 (ja) | 2005-02-09 |
Family
ID=26403623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06257698A Expired - Fee Related JP3619664B2 (ja) | 1997-03-24 | 1998-03-13 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3619664B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3592147B2 (ja) * | 1998-08-20 | 2004-11-24 | キヤノン株式会社 | 固体撮像装置 |
| JP3799286B2 (ja) | 2001-02-27 | 2006-07-19 | エイエスエムエル ネザランドズ ベスローテン フエンノートシャップ | サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法 |
| JP2003121977A (ja) | 2001-10-12 | 2003-04-23 | Hitachi Ltd | 半導体集積回路装置の製造方法およびマスク |
| JP2006030319A (ja) * | 2004-07-12 | 2006-02-02 | Hoya Corp | グレートーンマスク及びグレートーンマスクの製造方法 |
-
1998
- 1998-03-13 JP JP06257698A patent/JP3619664B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10326009A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE37996E1 (en) | Manufacturing method or an exposing method for a semiconductor device or a semiconductor integrated circuit device and a mask used therefor | |
| US6794118B2 (en) | Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process | |
| JP3197484B2 (ja) | フォトマスク及びその製造方法 | |
| JP3754378B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH10207038A (ja) | レチクル及びパターン形成方法 | |
| JP2002351046A (ja) | 位相シフトマスクおよびその設計方法 | |
| TW200409219A (en) | Manufacturing method of semiconductor integrated circuit device | |
| US20040021221A1 (en) | Method of forming a pattern of a semiconductor device and photomask therefor | |
| US6706452B2 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
| JP3619664B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4178291B2 (ja) | 半導体装置の製造方法及び製造用レチクルセット | |
| JP2000019710A (ja) | 半導体集積回路装置の製造方法 | |
| JP2008172249A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001203139A (ja) | 半導体装置の製造方法 | |
| JP2003173014A (ja) | 位相シフトマスクの製造方法、位相シフトマスク、および、装置 | |
| JP2000131824A (ja) | 半導体集積回路装置の製造方法 | |
| CN110058484B (zh) | 拼接式光刻制作工艺的光掩模、半色调光掩模及其制法 | |
| JPH0876355A (ja) | ホトマスク、パタン形成方法及び半導体装置の製造方法 | |
| JP3135508B2 (ja) | パターン形成方法およびデバイス生産方法 | |
| US8048614B2 (en) | Semiconductor integrated circuit device fabrication method | |
| JP3696982B2 (ja) | 半導体集積回路露光用のフォトマスク | |
| JP2006319369A (ja) | 半導体集積回路装置の製造方法 | |
| US7829246B2 (en) | Method of forming pattern | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| US7361434B2 (en) | Phase shift mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |