JP2003121977A - 半導体集積回路装置の製造方法およびマスク - Google Patents
半導体集積回路装置の製造方法およびマスクInfo
- Publication number
- JP2003121977A JP2003121977A JP2001314812A JP2001314812A JP2003121977A JP 2003121977 A JP2003121977 A JP 2003121977A JP 2001314812 A JP2001314812 A JP 2001314812A JP 2001314812 A JP2001314812 A JP 2001314812A JP 2003121977 A JP2003121977 A JP 2003121977A
- Authority
- JP
- Japan
- Prior art keywords
- light
- region
- mask
- film
- transmittance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/29—Rim PSM or outrigger PSM; Preparation thereof
Abstract
(57)【要約】
【課題】 エッジ強調型位相シフトマスクの製造時間を
短縮する。 【解決手段】 位相シフト膜２および遮光膜３をレジス
ト膜で構成したエッジ強調型位相シフトレジストマスク
ＲＭ１を用いた縮小投影露光処理によってウエハ４上の
フォトレジスト膜６にホールパターンを転写する。
短縮する。 【解決手段】 位相シフト膜２および遮光膜３をレジス
ト膜で構成したエッジ強調型位相シフトレジストマスク
ＲＭ１を用いた縮小投影露光処理によってウエハ４上の
フォトレジスト膜６にホールパターンを転写する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造方法およびマスク技術に関し、特に、位相シフ
トマスクを用いた露光技術に適用して有効な技術に関す
るものである。
置の製造方法およびマスク技術に関し、特に、位相シフ
トマスクを用いた露光技術に適用して有効な技術に関す
るものである。
【０００２】
【従来の技術】位相シフトマスクの一種類としてエッジ
強調型位相シフトマスクがある。このエッジ強調型位相
シフトマスクは、露光光に対して透明なマスク基板の主
面上に、例えばクロム等のような金属膜からなる遮光膜
と、その遮光膜の一部を開口することで形成された光透
過領域と、その光透過領域の外周（遮光膜との境界部近
傍のエッジ部）に、光透過領域を透過した光に対して位
相を１８０°反転させる透明な位相シフタとを有してい
る。エッジ強調型位相シフトマスクにおいては、エッジ
部の透過率に応じてエッジ幅を最適化することにより、
どの透過率に対してもほぼ同等の解像性能の向上効果を
得ることが可能となっている。
強調型位相シフトマスクがある。このエッジ強調型位相
シフトマスクは、露光光に対して透明なマスク基板の主
面上に、例えばクロム等のような金属膜からなる遮光膜
と、その遮光膜の一部を開口することで形成された光透
過領域と、その光透過領域の外周（遮光膜との境界部近
傍のエッジ部）に、光透過領域を透過した光に対して位
相を１８０°反転させる透明な位相シフタとを有してい
る。エッジ強調型位相シフトマスクにおいては、エッジ
部の透過率に応じてエッジ幅を最適化することにより、
どの透過率に対してもほぼ同等の解像性能の向上効果を
得ることが可能となっている。
【０００３】なお、エッジ強調型位相シフトマスクにつ
いては、例えば特開平１１−６５０８３号公報に開示が
あり、最大透過率を有するマスクホールパターンと、そ
の周囲にマスクホールパターンを透過した光に対して１
８０°±６０°の位相差を生じさせる中間透過率パター
ンと、その周囲に形成された最小透過率パターンとを有
するフォトマスクを用いて半導体ウエハ上にホールパタ
ーンを転写する技術が開示されている。また、例えば特
開平１１−１２５８９４号公報には、一部の透明領域の
マスクパターンの寸法を所定寸法よりも大きくし、その
透明領域の周辺に一定幅を有し、透明領域を透過した光
に対して逆位相を形成する半透明領域を配置し、さらに
その半透明領域の周辺に遮光領域を設けたフォトマスク
を用いて半導体ウエハ上に所望の寸法のパターンを転写
する技術が開示されている。また、例えば特開平１０−
３２６００９号公報には、複数の主光透過領域の各々の
周囲に主光透過領域よりも透過率の低い位相シフトパタ
ーンを設け、その各々の位相シフタパターンのうち、エ
ッジ強調が特に必要となる位相シフタパターンの幅を大
きめにした位相シフトマスクを用いてパターンを転写す
る技術が開示されている。
いては、例えば特開平１１−６５０８３号公報に開示が
あり、最大透過率を有するマスクホールパターンと、そ
の周囲にマスクホールパターンを透過した光に対して１
８０°±６０°の位相差を生じさせる中間透過率パター
ンと、その周囲に形成された最小透過率パターンとを有
するフォトマスクを用いて半導体ウエハ上にホールパタ
ーンを転写する技術が開示されている。また、例えば特
開平１１−１２５８９４号公報には、一部の透明領域の
マスクパターンの寸法を所定寸法よりも大きくし、その
透明領域の周辺に一定幅を有し、透明領域を透過した光
に対して逆位相を形成する半透明領域を配置し、さらに
その半透明領域の周辺に遮光領域を設けたフォトマスク
を用いて半導体ウエハ上に所望の寸法のパターンを転写
する技術が開示されている。また、例えば特開平１０−
３２６００９号公報には、複数の主光透過領域の各々の
周囲に主光透過領域よりも透過率の低い位相シフトパタ
ーンを設け、その各々の位相シフタパターンのうち、エ
ッジ強調が特に必要となる位相シフタパターンの幅を大
きめにした位相シフトマスクを用いてパターンを転写す
る技術が開示されている。
【０００４】
【発明が解決しようとする課題】ところが、上記エッジ
強調型位相シフトマスク技術においては、以下の課題が
あることを本発明者は見出した。
強調型位相シフトマスク技術においては、以下の課題が
あることを本発明者は見出した。
【０００５】すなわち、位相シフトマスクは、位相シフ
トを形成することから通常のフォトマスクに比べて製造
工程が長いため、製造に時間がかかる結果、これを用い
る半導体装置の開発や製造に時間がかかる問題がある。
トを形成することから通常のフォトマスクに比べて製造
工程が長いため、製造に時間がかかる結果、これを用い
る半導体装置の開発や製造に時間がかかる問題がある。
【０００６】本発明の目的は、エッジ強調型位相シフト
マスクの製造時間を短縮することのできる技術を提供す
ることにある。
マスクの製造時間を短縮することのできる技術を提供す
ることにある。
【０００７】また、本発明の目的は、エッジ強調型位相
シフトマスクを用いる半導体集積回路装置の生産時間を
短縮することのできる技術を提供することにある。
シフトマスクを用いる半導体集積回路装置の生産時間を
短縮することのできる技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１０】すなわち、本発明は、エッジ強調型位相シ
フトマスクの遮光体のみまたは遮光体および位相シフタ
の両方をレジスト膜で構成したものである。
フトマスクの遮光体のみまたは遮光体および位相シフタ
の両方をレジスト膜で構成したものである。
【００１１】また、本発明は、遮光体のみまたは遮光体
および位相シフタの両方をレジスト膜で構成したエッジ
強調型位相シフトマスクを用いてウエハ上の感光性樹脂
膜に所定のパターンを転写する露光工程を有するもので
ある。
および位相シフタの両方をレジスト膜で構成したエッジ
強調型位相シフトマスクを用いてウエハ上の感光性樹脂
膜に所定のパターンを転写する露光工程を有するもので
ある。
【００１２】
【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。
本願における用語の意味を説明すると次の通りである。
【００１３】１．デバイス面とは、ウエハの主面であっ
てその面にフォトリソグラフィにより、複数のチップ領
域に対応するデバイスパターンが形成される面を言う。
てその面にフォトリソグラフィにより、複数のチップ領
域に対応するデバイスパターンが形成される面を言う。
【００１４】２．ウエハとは、半導体集積回路の製造に
用いるシリコン単結晶基板（半導体ウエハまたは半導体
集積回路ウエハ；一般にほぼ平面円形状）、サファイア
基板、ガラス基板その他の絶縁、反絶縁または半導体基
板等並びにそれらの複合的基板を言う。
用いるシリコン単結晶基板（半導体ウエハまたは半導体
集積回路ウエハ；一般にほぼ平面円形状）、サファイア
基板、ガラス基板その他の絶縁、反絶縁または半導体基
板等並びにそれらの複合的基板を言う。
【００１５】３．マスク：パターン原画が描かれた基板
の総称で、パターンの原寸法の数倍のパターンが形成さ
れるレチクルを含む。可視、紫外光等を用いた露光装置
に用いられる。マスクには、通常のマスク、レジストマ
スクおよび位相シフトマスクがある。
の総称で、パターンの原寸法の数倍のパターンが形成さ
れるレチクルを含む。可視、紫外光等を用いた露光装置
に用いられる。マスクには、通常のマスク、レジストマ
スクおよび位相シフトマスクがある。
【００１６】４．通常のマスク（メタルマスクまたはク
ロムマスク）：透明なマスク基板上に、メタルからなる
遮光パターンと、光透過パターンとでマスクパターンを
形成した一般的なマスクのことを言う。
ロムマスク）：透明なマスク基板上に、メタルからなる
遮光パターンと、光透過パターンとでマスクパターンを
形成した一般的なマスクのことを言う。
【００１７】５．レジストマスク：本願でレジストマス
クというのは、一般に感光性レジストをベースとした膜
を電子線（イオンビーム）や光（真空紫外、遠紫外、近
紫外等の紫外線、可視光）等のエネルギービームリソグ
ラフィーやフォトリソグラフィーの手法で感光してマス
ク基板上にパターニングしたものを言う。遮蔽膜として
は真空紫外、遠紫外、近紫外等の紫外線、可視光の全部
または一部を遮蔽する。感光性は上記樹脂自体の属性で
あり（但し、必要があれば光吸収剤や光散乱物質を添加
する場合もある）、ハロゲン化銀等の添加組成物が感光
性の主体をなすエマルジョンマスク等は原則として、こ
こで言うレジストマスクに対応しないものとする。すな
わち、現像して初めて所望の遮光性を発揮するものでは
なく、現像前から、又はマスク基板上に塗布等した時点
ですでに遮光性を有するものである。ただし、それらを
含めて各種の添加物を含むことを許容することは言うま
でもない。レジストは一般に有機樹脂を主要な樹脂成分
とするものであるが、無機物を添加することを許容す
る。
クというのは、一般に感光性レジストをベースとした膜
を電子線（イオンビーム）や光（真空紫外、遠紫外、近
紫外等の紫外線、可視光）等のエネルギービームリソグ
ラフィーやフォトリソグラフィーの手法で感光してマス
ク基板上にパターニングしたものを言う。遮蔽膜として
は真空紫外、遠紫外、近紫外等の紫外線、可視光の全部
または一部を遮蔽する。感光性は上記樹脂自体の属性で
あり（但し、必要があれば光吸収剤や光散乱物質を添加
する場合もある）、ハロゲン化銀等の添加組成物が感光
性の主体をなすエマルジョンマスク等は原則として、こ
こで言うレジストマスクに対応しないものとする。すな
わち、現像して初めて所望の遮光性を発揮するものでは
なく、現像前から、又はマスク基板上に塗布等した時点
ですでに遮光性を有するものである。ただし、それらを
含めて各種の添加物を含むことを許容することは言うま
でもない。レジストは一般に有機樹脂を主要な樹脂成分
とするものであるが、無機物を添加することを許容す
る。
【００１８】半導体の分野では紫外線は以下のように分
類する。波長が４００ｎｍ程度未満で、５０ｎｍ程度以
上を紫外線、３００ｎｍ以上を近紫外線、３００ｎｍ未
満、２００ｎｍ以上を遠紫外線、２００ｎｍ未満を真空
紫外線。なお、本願の主な実施例は２００ｎｍ未満の真
空紫外線領域を中心に説明したが、以下の実施例で説明
するような変更を行えば、２５０ｎｍ未満、２００ｎｍ
以上のＫｒＦエキシマレーザによる遠紫外域でも可能で
あることは言うまでもない。また、１００ｎｍ未満、５
０ｎｍ以上の紫外線の短波長端領域及び４００ｎｍ程度
から５００ｎｍ程度の可視短波長短領域でも本発明の原
理を適用することは同様に可能である。
類する。波長が４００ｎｍ程度未満で、５０ｎｍ程度以
上を紫外線、３００ｎｍ以上を近紫外線、３００ｎｍ未
満、２００ｎｍ以上を遠紫外線、２００ｎｍ未満を真空
紫外線。なお、本願の主な実施例は２００ｎｍ未満の真
空紫外線領域を中心に説明したが、以下の実施例で説明
するような変更を行えば、２５０ｎｍ未満、２００ｎｍ
以上のＫｒＦエキシマレーザによる遠紫外域でも可能で
あることは言うまでもない。また、１００ｎｍ未満、５
０ｎｍ以上の紫外線の短波長端領域及び４００ｎｍ程度
から５００ｎｍ程度の可視短波長短領域でも本発明の原
理を適用することは同様に可能である。
【００１９】６．ハーフトーン型位相シフトマスク：位
相シフトマスクの一種でシフタと遮光膜を兼用するハー
フトーン膜の透過率が１％以上、４０％未満で、それが
無い部分と比較したときの位相シフト量が光の位相を反
転させるハーフトーンシフタを有するものである。
相シフトマスクの一種でシフタと遮光膜を兼用するハー
フトーン膜の透過率が１％以上、４０％未満で、それが
無い部分と比較したときの位相シフト量が光の位相を反
転させるハーフトーンシフタを有するものである。
【００２０】７．エッジ強調型位相シフトマスク：位相
シフトマスクの一種でパターンを転写するための光透過
領域の外周輪郭部（エッジ部）にシフタを配置したマス
クである。
シフトマスクの一種でパターンを転写するための光透過
領域の外周輪郭部（エッジ部）にシフタを配置したマス
クである。
【００２１】８．「遮光（遮光領域、遮光膜、遮光パタ
ーン等）」と言うときは、その領域に照射される露光光
のうち、４０％未満を透過させる光学特性を有すること
を示す。一般に数％から３０％未満のものが使われる。
特に従来のクロムマスクの代替として使用されるバイナ
リマスク（またはバイナリ遮光パターン）では、その遮
光領域の透過率がほぼ０、すなわち、１％未満、望まし
くは０．５％未満、更に実際的には０．１％未満であ
る。一方、「透明（透明膜、透明領域）」と言うとき
は、その領域に照射される露光光のうち、６０％以上を
透過させる光学特性を有することを示す。透明領域の透
過率は、ほぼ１００％、すなわち、９０％以上、望まし
くは９９％以上である。
ーン等）」と言うときは、その領域に照射される露光光
のうち、４０％未満を透過させる光学特性を有すること
を示す。一般に数％から３０％未満のものが使われる。
特に従来のクロムマスクの代替として使用されるバイナ
リマスク（またはバイナリ遮光パターン）では、その遮
光領域の透過率がほぼ０、すなわち、１％未満、望まし
くは０．５％未満、更に実際的には０．１％未満であ
る。一方、「透明（透明膜、透明領域）」と言うとき
は、その領域に照射される露光光のうち、６０％以上を
透過させる光学特性を有することを示す。透明領域の透
過率は、ほぼ１００％、すなわち、９０％以上、望まし
くは９９％以上である。
【００２２】９．マスク遮光材料に関して「メタル」と
言うときは、クロム、酸化クロム、その他の金属の同様
な化合物を指し、広くは金属元素を含む単体、化合物、
複合体等で遮光作用のあるものを含む。
言うときは、クロム、酸化クロム、その他の金属の同様
な化合物を指し、広くは金属元素を含む単体、化合物、
複合体等で遮光作用のあるものを含む。
【００２３】１０．レジスト膜とは、一般に有機溶剤、
ベース樹脂および感光剤を主成分とし、その他の成分も
加わって構成されている。紫外線または電子線等のよう
な露光光により感光剤は、光化学反応を起こし、その光
化学反応による生成物が、あるいはその光化学反応によ
る生成物が触媒となる反応により、ベース樹脂の現像液
への溶解速度を大きく変化させ、露光および露光後に行
われる現像処理によりパターンを形成するものを言う。
露光部でのベース樹脂の現像液への溶解速度が小から大
に変化するものをポジ型のレジストといい、露光部での
ベース樹脂の現像液への溶解速度が大から小に変化する
ものをネガ型のレジストという。一般的なレジスト膜で
は、主成分中に無機材料は含まれないが、例外としてＳ
ｉを含有するレジスト膜もこのレジスト膜に含まれるも
のとする。
ベース樹脂および感光剤を主成分とし、その他の成分も
加わって構成されている。紫外線または電子線等のよう
な露光光により感光剤は、光化学反応を起こし、その光
化学反応による生成物が、あるいはその光化学反応によ
る生成物が触媒となる反応により、ベース樹脂の現像液
への溶解速度を大きく変化させ、露光および露光後に行
われる現像処理によりパターンを形成するものを言う。
露光部でのベース樹脂の現像液への溶解速度が小から大
に変化するものをポジ型のレジストといい、露光部での
ベース樹脂の現像液への溶解速度が大から小に変化する
ものをネガ型のレジストという。一般的なレジスト膜で
は、主成分中に無機材料は含まれないが、例外としてＳ
ｉを含有するレジスト膜もこのレジスト膜に含まれるも
のとする。
【００２４】一般的なレジスト膜と感光性ＳＯＧ（Spin
On Glass）との違いは、感光性ＳＯＧでは、主成分中
にＳｉ−ＯやＳｉ−Ｎ等が含まれ、この部分が無機材料
である点である。感光性ＳＯＧの主骨格は、ＳｉＯ2で
ある。有機か無機かの違いは、終端部分にＣＨ3等が結
合しているか否で決まる。一般に有機で終端させた方が
安定であり、広く使われているが、感光性ＳＯＧの主要
部とは関係無く、有機または無機のいずれでも可能であ
る。
On Glass）との違いは、感光性ＳＯＧでは、主成分中
にＳｉ−ＯやＳｉ−Ｎ等が含まれ、この部分が無機材料
である点である。感光性ＳＯＧの主骨格は、ＳｉＯ2で
ある。有機か無機かの違いは、終端部分にＣＨ3等が結
合しているか否で決まる。一般に有機で終端させた方が
安定であり、広く使われているが、感光性ＳＯＧの主要
部とは関係無く、有機または無機のいずれでも可能であ
る。
【００２５】１１．半導体の分野では紫外線は以下のよ
うに分類する。波長が４００ｎｍ程度未満で、５０ｎｍ
程度以上を紫外線、３００ｎｍ以上を近紫外線、３００
ｎｍ未満、２００ｎｍ以上を遠紫外線、２００ｎｍ未満
を真空紫外線。なお、本願の主な実施例は２００ｎｍ未
満の真空紫外線領域を中心に説明したが、以下の実施例
で説明するような変更を行えば、２５０ｎｍ未満、２０
０ｎｍ以上のＫｒＦエキシマレーザによる遠紫外域でも
可能であることは言うまでもない。また、１００ｎｍ未
満、５０ｎｍ以上の紫外線の短波長端領域でも本発明の
原理を適用することは同様に可能である。
うに分類する。波長が４００ｎｍ程度未満で、５０ｎｍ
程度以上を紫外線、３００ｎｍ以上を近紫外線、３００
ｎｍ未満、２００ｎｍ以上を遠紫外線、２００ｎｍ未満
を真空紫外線。なお、本願の主な実施例は２００ｎｍ未
満の真空紫外線領域を中心に説明したが、以下の実施例
で説明するような変更を行えば、２５０ｎｍ未満、２０
０ｎｍ以上のＫｒＦエキシマレーザによる遠紫外域でも
可能であることは言うまでもない。また、１００ｎｍ未
満、５０ｎｍ以上の紫外線の短波長端領域でも本発明の
原理を適用することは同様に可能である。
【００２６】１２．半導体集積回路装置というときは、
シリコンウエハやサファイア基板等のような半導体また
は絶縁体基板上に作られるものだけでなく、特に、そう
でない旨明示された場合を除き、ＴＦＴ（Thin-Film-Tr
ansistor ）およびＳＴＮ（Super-Twisted-Nematic ）
液晶等のようなガラス等のような他の絶縁基板上に作ら
れるもの等も含むものとする。
シリコンウエハやサファイア基板等のような半導体また
は絶縁体基板上に作られるものだけでなく、特に、そう
でない旨明示された場合を除き、ＴＦＴ（Thin-Film-Tr
ansistor ）およびＳＴＮ（Super-Twisted-Nematic ）
液晶等のようなガラス等のような他の絶縁基板上に作ら
れるもの等も含むものとする。
【００２７】１３．ホールパターン：ウエハ上で露光波
長と同程度又はそれ以下の二次元的寸法を有するコンタ
クトホール、スルーホール等の微細パターン。一般に
は、マスク上では正方形またはそれに近い長方形あるい
は八角形等の形状であるが、ウエハ上では円形に近くな
ることが多い。
長と同程度又はそれ以下の二次元的寸法を有するコンタ
クトホール、スルーホール等の微細パターン。一般に
は、マスク上では正方形またはそれに近い長方形あるい
は八角形等の形状であるが、ウエハ上では円形に近くな
ることが多い。
【００２８】１４．ラインパターン：ウエハ上で配線等
を形成する帯状のパターンをいう。
を形成する帯状のパターンをいう。
【００２９】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
【００３０】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
【００３１】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
【００３２】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
【００３３】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。
【００３４】また、本実施の形態で用いる図面において
は、平面図であっても図面を見易くするためにハッチン
グを付す場合もある。
は、平面図であっても図面を見易くするためにハッチン
グを付す場合もある。
【００３５】また、本実施の形態においては、電界効果
トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insula
tor Semiconductor Field Effect Transistor）をＭＩ
Ｓと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略
す。
トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insula
tor Semiconductor Field Effect Transistor）をＭＩ
Ｓと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略
す。
【００３６】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。
て詳細に説明する。
【００３７】（実施の形態１）近年、例えばＡＳＩＣ
（Application Specific IC）やシステムＬＳＩ（Large
Scale Integrated circuit）等のような多品種少量の生
産が要求される製品では、マスクの使用回数が少ないの
で、半導体集積回路装置のコストに占めるマスクのコス
ト割合の増大が問題となっている。特に、位相シフトマ
スクにおいては、上記通常のマスクよりも製造工程数が
多く、また、製造工程が複雑であることから、マスクの
製造時間の短縮およびコストの低減の必要性が高まって
いる。
（Application Specific IC）やシステムＬＳＩ（Large
Scale Integrated circuit）等のような多品種少量の生
産が要求される製品では、マスクの使用回数が少ないの
で、半導体集積回路装置のコストに占めるマスクのコス
ト割合の増大が問題となっている。特に、位相シフトマ
スクにおいては、上記通常のマスクよりも製造工程数が
多く、また、製造工程が複雑であることから、マスクの
製造時間の短縮およびコストの低減の必要性が高まって
いる。
【００３８】一方、マスク基板上の遮光体をレジスト膜
で構成するレジストマスク技術がある。この技術によれ
ば、マスクの製造時間の短縮およびコストの低減を実現
することができる。このため、現在、マスク製作が容易
である等の理由から広く適用されているハーフトーン型
位相シフトマスクに、レジストマスク技術を適用するこ
とが望まれている。
で構成するレジストマスク技術がある。この技術によれ
ば、マスクの製造時間の短縮およびコストの低減を実現
することができる。このため、現在、マスク製作が容易
である等の理由から広く適用されているハーフトーン型
位相シフトマスクに、レジストマスク技術を適用するこ
とが望まれている。
【００３９】しかし、ハーフトーンマスクの作成のため
には、露光光の透過率と位相との両方を同時に高い精度
で安定して制御しなければならいが、遮光体用のレジス
ト膜中の吸光剤が露光光の照射により変化し光学定数が
変化する等、ハーフトーン型位相シフトマスク用のレジ
スト材料の開発に課題が多い。
には、露光光の透過率と位相との両方を同時に高い精度
で安定して制御しなければならいが、遮光体用のレジス
ト膜中の吸光剤が露光光の照射により変化し光学定数が
変化する等、ハーフトーン型位相シフトマスク用のレジ
スト材料の開発に課題が多い。
【００４０】そこで、本発明者らは、ハーフトーン型位
相シフトマスクと同等の解像度の向上を実現できるエッ
ジ強調型位相シフトマスクを、レジストマスク技術を用
いて作製する方法を検討した。なお、レジストマスクに
つては、本願発明者を含む特願平１１−１８５２２１号
（平成１１年６月３０日出願）、特願２０００−２４６
４６６号（平成１２年８月１５日出願）または特願２０
００−２４６５０６号（平成１２年８月１５日）に記載
がある。
相シフトマスクと同等の解像度の向上を実現できるエッ
ジ強調型位相シフトマスクを、レジストマスク技術を用
いて作製する方法を検討した。なお、レジストマスクに
つては、本願発明者を含む特願平１１−１８５２２１号
（平成１１年６月３０日出願）、特願２０００−２４６
４６６号（平成１２年８月１５日出願）または特願２０
００−２４６５０６号（平成１２年８月１５日）に記載
がある。
【００４１】エッジ強調型位相シフトマスクでは、エッ
ジ部分における露光光の透過率に応じてエッジ幅を最適
化することにより、どの透過率に対してもほぼ同等の解
像性能の向上効果得ることができる。そこで、本実施の
形態においては、光透過領域の外周輪郭部に、吸光剤等
を添加しない照射に対して安定で比較的透明なレジスト
膜または感光性ＳＯＧ膜を用いてシフタを形成し、その
周辺にバイナリマスクで用いる遮光体用のレジスト膜を
用いるようにした。これにより、通常のマスクで考察さ
れてきたようなエッジ強調型位相シフトマスクをレジス
トマスクで作製することが可能となる。
ジ部分における露光光の透過率に応じてエッジ幅を最適
化することにより、どの透過率に対してもほぼ同等の解
像性能の向上効果得ることができる。そこで、本実施の
形態においては、光透過領域の外周輪郭部に、吸光剤等
を添加しない照射に対して安定で比較的透明なレジスト
膜または感光性ＳＯＧ膜を用いてシフタを形成し、その
周辺にバイナリマスクで用いる遮光体用のレジスト膜を
用いるようにした。これにより、通常のマスクで考察さ
れてきたようなエッジ強調型位相シフトマスクをレジス
トマスクで作製することが可能となる。
【００４２】図１は、本実施の形態の半導体集積回路装
置の製造方法（露光処理）で用いるエッジ強調型位相シ
フトレジストマスクＲＭ１（以下、単にマスクＲＭ１と
いう）の要部平面図、図２は、図１のＸ１−Ｘ１線の断
面図をそれぞれ示している。
置の製造方法（露光処理）で用いるエッジ強調型位相シ
フトレジストマスクＲＭ１（以下、単にマスクＲＭ１と
いう）の要部平面図、図２は、図１のＸ１−Ｘ１線の断
面図をそれぞれ示している。
【００４３】ここには、ウエハ上にホールパターンを転
写するためのマスクＲＭ１が例示されている。このマス
クＲＭ１を構成するマスク基板１は、例えば露光光に対
して透明な合成石英ガラス板からなり、第１主面とその
反対（裏面）側の第２主面とを有している。このマスク
基板１の第１主面には、例えば平面正方形状の第１光透
過領域ＴＡ１が形成されている。第１光透過領域ＴＡ１
は、マスク基板１の第１主面が露出されることで形成さ
れた透明領域である。この第１光透過領域ＴＡ１の外周
輪郭部には、第１光透過領域ＴＡ１を取り囲むように平
面枠状に形成された第２光透過領域ＴＡ２が配置され、
さらにその外方には第２光透過領域ＴＡ２を取り囲むよ
うに遮光領域ＳＡが配置されている。
写するためのマスクＲＭ１が例示されている。このマス
クＲＭ１を構成するマスク基板１は、例えば露光光に対
して透明な合成石英ガラス板からなり、第１主面とその
反対（裏面）側の第２主面とを有している。このマスク
基板１の第１主面には、例えば平面正方形状の第１光透
過領域ＴＡ１が形成されている。第１光透過領域ＴＡ１
は、マスク基板１の第１主面が露出されることで形成さ
れた透明領域である。この第１光透過領域ＴＡ１の外周
輪郭部には、第１光透過領域ＴＡ１を取り囲むように平
面枠状に形成された第２光透過領域ＴＡ２が配置され、
さらにその外方には第２光透過領域ＴＡ２を取り囲むよ
うに遮光領域ＳＡが配置されている。
【００４４】第２光透過領域ＴＡ２は、位相シフタとし
て機能する領域であり、マスク基板１の第１主面上の位
相シフト膜（第１の膜）２によって形成されている。こ
の位相シフト膜２は、例えば上記レジスト膜または感光
性ＳＯＧ膜等によって形成されている。位相シフト膜２
の厚さｄは、ｄ＝λ／（２（ｎ−１））で表すことがで
き（λは露光光の波長、ｎは位相シフト膜２の露光波長
における屈折率）、例えば２００ｎｍ±６ｎｍ程度であ
る。位相シフト膜２を形成するためのレジスト膜として
は、次のレジスト材料を例示できる。ウエハにパターン
転写する際の露光光がｉ線（λ＝３６５ｎｍ）の場合の
レジスト材料としてはノボラック系樹脂レジストを例示
できる。その露光光がＫｒＦ（λ＝２４８ｎｍ）の場合
のレジスト材料としてはポリヒドロキシスチレン系樹脂
レジストを例示できる。その露光光がＡｒＦ（λ＝１９
３ｎｍ）の場合のレジスト材料としてはポリメチルメタ
クリレート（ＰＭＭＡ）または交互（ＣＯＭＡ）系等の
ようなＡｒＦレジストを例示できる。さらに、その露光
光がＦ2（λ＝１５７ｎｍ）の場合のレジスト材料とし
ては、フッ素含有樹脂レジストまたはラダーシリコーン
を例示できる。
て機能する領域であり、マスク基板１の第１主面上の位
相シフト膜（第１の膜）２によって形成されている。こ
の位相シフト膜２は、例えば上記レジスト膜または感光
性ＳＯＧ膜等によって形成されている。位相シフト膜２
の厚さｄは、ｄ＝λ／（２（ｎ−１））で表すことがで
き（λは露光光の波長、ｎは位相シフト膜２の露光波長
における屈折率）、例えば２００ｎｍ±６ｎｍ程度であ
る。位相シフト膜２を形成するためのレジスト膜として
は、次のレジスト材料を例示できる。ウエハにパターン
転写する際の露光光がｉ線（λ＝３６５ｎｍ）の場合の
レジスト材料としてはノボラック系樹脂レジストを例示
できる。その露光光がＫｒＦ（λ＝２４８ｎｍ）の場合
のレジスト材料としてはポリヒドロキシスチレン系樹脂
レジストを例示できる。その露光光がＡｒＦ（λ＝１９
３ｎｍ）の場合のレジスト材料としてはポリメチルメタ
クリレート（ＰＭＭＡ）または交互（ＣＯＭＡ）系等の
ようなＡｒＦレジストを例示できる。さらに、その露光
光がＦ2（λ＝１５７ｎｍ）の場合のレジスト材料とし
ては、フッ素含有樹脂レジストまたはラダーシリコーン
を例示できる。
【００４５】上記第２光透過領域ＴＡ２における露光光
の透過率は、例えば３％〜１００％、２０％〜９０％ま
たは５０％〜９０％、好ましくは５０％、６０％、８０
％または１００％とされている。本実施の形態１におい
ては、特に、第１光透過領域ＴＡ１における露光光の透
過率と、遮光領域ＳＡにおける露光光の透過率との中間
の値に設定されており、その第２光透過領域ＴＡ２の幅
を最適化することにより、第２光透過領域ＴＡ２を構成
する材料自体における露光光の透過率によらず、ほぼ一
定の解像性能の向上効果を得ることが可能となってい
る。このため、第２光透過領域ＴＡ２をレジスト膜で形
成する場合にあっては、レジスト膜中において露光光の
照射耐性の低い吸光部をできるだけ減らして露光光の透
過率を高くし、露光光の照射に対して安定な材料を用い
ることができる。すなわち、レジスト材料の選択の自由
度を向上させることができる。例えば第２光透過領域Ｔ
Ａ２を形成するためのレジスト膜の厚さを、例えば０．
３μｍとした場合に露光光の透過率が１０％以上の場合
には、露光光の照射に対する安定性はかなり改善する。
の透過率は、例えば３％〜１００％、２０％〜９０％ま
たは５０％〜９０％、好ましくは５０％、６０％、８０
％または１００％とされている。本実施の形態１におい
ては、特に、第１光透過領域ＴＡ１における露光光の透
過率と、遮光領域ＳＡにおける露光光の透過率との中間
の値に設定されており、その第２光透過領域ＴＡ２の幅
を最適化することにより、第２光透過領域ＴＡ２を構成
する材料自体における露光光の透過率によらず、ほぼ一
定の解像性能の向上効果を得ることが可能となってい
る。このため、第２光透過領域ＴＡ２をレジスト膜で形
成する場合にあっては、レジスト膜中において露光光の
照射耐性の低い吸光部をできるだけ減らして露光光の透
過率を高くし、露光光の照射に対して安定な材料を用い
ることができる。すなわち、レジスト材料の選択の自由
度を向上させることができる。例えば第２光透過領域Ｔ
Ａ２を形成するためのレジスト膜の厚さを、例えば０．
３μｍとした場合に露光光の透過率が１０％以上の場合
には、露光光の照射に対する安定性はかなり改善する。
【００４６】また、本実施の形態１のマスクＲＭ１にお
いては、第２光透過領域ＴＡ２における露光光の透過率
と位相との両方を同時に安定して制御することができ
る。例えば第２光透過領域ＴＡ２を形成するためのレジ
スト膜の厚さを±３％以下の精度で制御することは現状
の技術で可能であり、高精度な位相制御も可能である。
一般に、位相シフト効果により、解像性能を改善するに
は、少なくとも位相を１８０°±１０°以内にする必要
があり、第２光透過領域ＴＡ２の位相をこの精度で制御
することは現状の技術で可能である。この結果、ハーフ
トーン型位相シフトマスクと同等の解像性能の向上を実
現できる位相シフトレジストマスクを作製することが可
能となる。
いては、第２光透過領域ＴＡ２における露光光の透過率
と位相との両方を同時に安定して制御することができ
る。例えば第２光透過領域ＴＡ２を形成するためのレジ
スト膜の厚さを±３％以下の精度で制御することは現状
の技術で可能であり、高精度な位相制御も可能である。
一般に、位相シフト効果により、解像性能を改善するに
は、少なくとも位相を１８０°±１０°以内にする必要
があり、第２光透過領域ＴＡ２の位相をこの精度で制御
することは現状の技術で可能である。この結果、ハーフ
トーン型位相シフトマスクと同等の解像性能の向上を実
現できる位相シフトレジストマスクを作製することが可
能となる。
【００４７】上記遮光領域ＳＡは、上記位相シフト膜２
上に堆積された遮光膜（第２の膜）３によって形成され
ている。この遮光膜３には、上記第１光透過領域ＴＡ１
と中心を同じにする平面正方形状の開口部が、第１光透
過領域ＴＡ１およびその外周輪郭部分の位相シフト膜２
が露出されるような状態で形成されている。遮光膜３の
厚さは、例えば０．４μｍ程度である。遮光膜３を形成
するレジスト膜としては、次のレジスト材料を例示でき
る。ウエハにパターン転写する際の露光光がｉ線（λ＝
３６５ｎｍ）の場合のレジスト材料としては、吸光剤と
して、例えば２−ヒドロキシカルコンを含有するノボラ
ック系樹脂レジストを例示できる。その露光光がＫｒＦ
（λ＝２４８ｎｍ）の場合のレジスト材料としては、吸
光剤として、例えばアントラセンメタノールを含有する
ノボラック系樹脂レジストを例示できる。その露光光が
ＡｒＦ（λ＝１９３ｎｍ）またはＦ2（λ＝１５７ｎ
ｍ）の場合のレジスト材料としては、ポリヒドロキシス
チレン系樹脂レジストまたはノボラック系樹脂レジスト
を例示できる。
上に堆積された遮光膜（第２の膜）３によって形成され
ている。この遮光膜３には、上記第１光透過領域ＴＡ１
と中心を同じにする平面正方形状の開口部が、第１光透
過領域ＴＡ１およびその外周輪郭部分の位相シフト膜２
が露出されるような状態で形成されている。遮光膜３の
厚さは、例えば０．４μｍ程度である。遮光膜３を形成
するレジスト膜としては、次のレジスト材料を例示でき
る。ウエハにパターン転写する際の露光光がｉ線（λ＝
３６５ｎｍ）の場合のレジスト材料としては、吸光剤と
して、例えば２−ヒドロキシカルコンを含有するノボラ
ック系樹脂レジストを例示できる。その露光光がＫｒＦ
（λ＝２４８ｎｍ）の場合のレジスト材料としては、吸
光剤として、例えばアントラセンメタノールを含有する
ノボラック系樹脂レジストを例示できる。その露光光が
ＡｒＦ（λ＝１９３ｎｍ）またはＦ2（λ＝１５７ｎ
ｍ）の場合のレジスト材料としては、ポリヒドロキシス
チレン系樹脂レジストまたはノボラック系樹脂レジスト
を例示できる。
【００４８】上記位相シフト膜２および遮光膜３をレジ
スト膜で形成する場合、特性上はポジ型またはネガ型の
いずれのレジスト膜を用いても良い。しかし、マスク製
造上の観点からはポジ型のレジスト膜を用いることが好
ましい。これは電子線等によってパターンを転写する場
合にポジ型のレジスト膜であればホールパターンを転写
する部分のみを電子線によって露光すれば良く、すなわ
ち、比較的小さな面積部分を描画すれば良いので、ネガ
型のレジスト膜を用いた場合に比べて電子線描画時間を
大幅に短くできるからである。なお、図２中の符号Ａ
は、第１光透過領域ＴＡ１の一辺の長さに相当する寸法
を示し、符号Ｂは、第１光透過領域ＴＡ１および第２光
透過領域ＴＴＡ２で形成される正方形の開口部の一辺の
長さに相当する寸法を示している。
スト膜で形成する場合、特性上はポジ型またはネガ型の
いずれのレジスト膜を用いても良い。しかし、マスク製
造上の観点からはポジ型のレジスト膜を用いることが好
ましい。これは電子線等によってパターンを転写する場
合にポジ型のレジスト膜であればホールパターンを転写
する部分のみを電子線によって露光すれば良く、すなわ
ち、比較的小さな面積部分を描画すれば良いので、ネガ
型のレジスト膜を用いた場合に比べて電子線描画時間を
大幅に短くできるからである。なお、図２中の符号Ａ
は、第１光透過領域ＴＡ１の一辺の長さに相当する寸法
を示し、符号Ｂは、第１光透過領域ＴＡ１および第２光
透過領域ＴＴＡ２で形成される正方形の開口部の一辺の
長さに相当する寸法を示している。
【００４９】次に、図３は、図１のマスクＲＭ１の解像
性能向上効果をハーフトーン型位相シフトマスクの解像
性能と比較して示したグラフ図を示している。ここで
は、ウエハ上に、例えば１８０〜２００ｎｍ程度の寸法
のホールパターンを転写することを想定してマスクバイ
アスを定めている。上記寸法Ａを、例えば２６０ｎｍ程
度、上記寸法Ｂを、例えば４００〜４４０ｎｍ程度、第
２光透過領域ＴＡ２の透過率を８０％程度として光強度
分布Ｅｄｇｅを計算した結果を、現在広く使用されてい
る透過率６％程度のハーフトーン型位相シフトマスクに
よる光強度分布ＨＴと併せて示す。ここでの露光条件
は、例えば露光光はＫｒＦ（λ＝２４８ｎｍ）、投影レ
ンズの開口数ＮＡ＝０．６８、コヒーレンシσ＝０．５
０とした（以下、第１露光条件という）。また、図３中
の符号Ｆはフォーカスを示している。Ｆ＝０がベストフ
ォーカス、Ｆ＝４が０．４μｍデフォーカスを示してい
る。寸法Ｂが、例えば４２０ｎｍの場合に、ベストフォ
ーカスおよび０．４μｍデフォーカスのいずれにおいて
も、６％ハーフトーン型位相シフトマスクに対する光強
度分布ＨＴとほぼ等しくなることが分かる。
性能向上効果をハーフトーン型位相シフトマスクの解像
性能と比較して示したグラフ図を示している。ここで
は、ウエハ上に、例えば１８０〜２００ｎｍ程度の寸法
のホールパターンを転写することを想定してマスクバイ
アスを定めている。上記寸法Ａを、例えば２６０ｎｍ程
度、上記寸法Ｂを、例えば４００〜４４０ｎｍ程度、第
２光透過領域ＴＡ２の透過率を８０％程度として光強度
分布Ｅｄｇｅを計算した結果を、現在広く使用されてい
る透過率６％程度のハーフトーン型位相シフトマスクに
よる光強度分布ＨＴと併せて示す。ここでの露光条件
は、例えば露光光はＫｒＦ（λ＝２４８ｎｍ）、投影レ
ンズの開口数ＮＡ＝０．６８、コヒーレンシσ＝０．５
０とした（以下、第１露光条件という）。また、図３中
の符号Ｆはフォーカスを示している。Ｆ＝０がベストフ
ォーカス、Ｆ＝４が０．４μｍデフォーカスを示してい
る。寸法Ｂが、例えば４２０ｎｍの場合に、ベストフォ
ーカスおよび０．４μｍデフォーカスのいずれにおいて
も、６％ハーフトーン型位相シフトマスクに対する光強
度分布ＨＴとほぼ等しくなることが分かる。
【００５０】また、本実施の形態１では、後述するよう
に、マスクＲＭ１の製造に際して２度描画プロセスを用
いるために、２度の描画間の合わせずれの影響が懸念さ
れる。図４は、第１光透過領域ＴＡ１とその外周輪郭部
の第２光透過領域ＴＡ２との間に合わせずれが生じた場
合を示すマスクＲＭ１の要部平面図を示している。第２
光透過領域ＴＡ２における露光光の透過率は、例えば８
０％程度である。寸法Ａは、例えば２６０ｎｍ程度、寸
法Ｂは、例えば４２０ｎｍ程度である。また、図５は、
本実施の形態１のマスクＲＭ１において第１光透過領域
ＴＡ１と、その外周輪郭部の第２光透過領域ＴＡ２との
合わせずれが、Ｘ方向（図４の横方向）およびＹ方向
（図４の縦方向）の両方に同時に、例えば４０、８０、
１２０ｎｍ程度（位相シフトレジストマスク上の寸法、
ここでは４倍のマスクを想定しているので、ウエハ上で
は、それぞれ１０、２０、３０ｎｍ程度となる）発生し
た場合のホールサイズを示している。合わせずれ起因の
ホールサイズの変化の許容量を、例えば５ｎｍ程度とす
ると、０．３μｍのデフォーカスまで考慮しても８０ｎ
ｍ程度の合わせずれ量までを許容できることになる。さ
らに、合わせずれにより第２光透過領域ＴＡ２が広くな
った側でサイドピーク値が高くなり、サイドピーク転写
マージンが減少してしまうことも懸念されるが、その評
価結果を図６に示す。Ｉｔｈは、サブピーク強度のしき
い値を示している。このしきい値Ｉｔｈは、例えば０．
２９８であり、この値を越えるとサブピークがウエハ上
のレジスト膜に転写される。この図６から合わせずれ量
（Offset）がマスク上の寸法で＜１００ｎｍでは、サイ
ドピーク転写に対して充分なマージンがあることが分か
る。ここでの露光条件は、例えば上記第１露光条件と同
じである。現状の電子線描画装置の合わせ精度は、１０
０ｎｍ程度であり、上記合わせ精度は充分に達成可能で
ある。
に、マスクＲＭ１の製造に際して２度描画プロセスを用
いるために、２度の描画間の合わせずれの影響が懸念さ
れる。図４は、第１光透過領域ＴＡ１とその外周輪郭部
の第２光透過領域ＴＡ２との間に合わせずれが生じた場
合を示すマスクＲＭ１の要部平面図を示している。第２
光透過領域ＴＡ２における露光光の透過率は、例えば８
０％程度である。寸法Ａは、例えば２６０ｎｍ程度、寸
法Ｂは、例えば４２０ｎｍ程度である。また、図５は、
本実施の形態１のマスクＲＭ１において第１光透過領域
ＴＡ１と、その外周輪郭部の第２光透過領域ＴＡ２との
合わせずれが、Ｘ方向（図４の横方向）およびＹ方向
（図４の縦方向）の両方に同時に、例えば４０、８０、
１２０ｎｍ程度（位相シフトレジストマスク上の寸法、
ここでは４倍のマスクを想定しているので、ウエハ上で
は、それぞれ１０、２０、３０ｎｍ程度となる）発生し
た場合のホールサイズを示している。合わせずれ起因の
ホールサイズの変化の許容量を、例えば５ｎｍ程度とす
ると、０．３μｍのデフォーカスまで考慮しても８０ｎ
ｍ程度の合わせずれ量までを許容できることになる。さ
らに、合わせずれにより第２光透過領域ＴＡ２が広くな
った側でサイドピーク値が高くなり、サイドピーク転写
マージンが減少してしまうことも懸念されるが、その評
価結果を図６に示す。Ｉｔｈは、サブピーク強度のしき
い値を示している。このしきい値Ｉｔｈは、例えば０．
２９８であり、この値を越えるとサブピークがウエハ上
のレジスト膜に転写される。この図６から合わせずれ量
（Offset）がマスク上の寸法で＜１００ｎｍでは、サイ
ドピーク転写に対して充分なマージンがあることが分か
る。ここでの露光条件は、例えば上記第１露光条件と同
じである。現状の電子線描画装置の合わせ精度は、１０
０ｎｍ程度であり、上記合わせ精度は充分に達成可能で
ある。
【００５１】比較のため、図７および図８に、本発明者
らが検討したウエットエッチング法を用いたセルフアラ
イン式のエッジ強調型位相シフトレジストマスク５０の
要部平面図および図７のＸ２−Ｘ２線の断面図を示す。
らが検討したウエットエッチング法を用いたセルフアラ
イン式のエッジ強調型位相シフトレジストマスク５０の
要部平面図および図７のＸ２−Ｘ２線の断面図を示す。
【００５２】このエッジ強調型位相シフトレジストマス
ク５０のマスク基板５１の第１主面上には、遮光膜５２
を介して位相シフト膜５３が堆積されている。遮光膜５
２は水溶性の有機遮光膜からなり、位相シフト膜５３
は、レジスト膜からなる。遮光膜５２には、マスク基板
１の第１主面が露出されるような平面正方形状に開口部
５４が形成されている。開口部５４の寸法Ｂは、例えば
３８０〜４６０ｎｍ程度である。位相シフト膜５３に
は、開口部５４と中心を同じにして開口部５４よりも小
さな平面正方形状の第１光透過領域ＴＡ５１が開口形成
されている。この第１光透過領域ＴＡ５１の寸法Ａは、
例えば２６０ｎｍ程度である。この第１光透過領域ＴＡ
５１の外周輪郭部において位相シフト膜５３が上記開口
部５４と平面的に重なる部分が第２光透過領域ＴＡ５２
となっている。この技術では、マスク基板５１の第１主
面上に堆積した位相シフト膜５３の一部をフォトリソグ
ラフィ技術によって除去することで開口部を形成した
際、水溶性の遮光膜５２も同時に除去される。この時そ
の開口部の側面部分から露出する遮光膜５２は横方向に
も溶解し、位相シフト膜５３による庇構造を形成する。
このため、第１光透過領域ＴＡ５１と、第２光透過領域
ＴＡ５２との合わせずれは生じないが、遮光膜５２の開
口部５４の側面におけるエッジの制御性が難しい。図９
は、図７および図８のセルフアライン式のエッジ強調位
相シフトレジストマスク５０におけるエッジ領域幅変動
の影響の評価結果を示している。寸法Ｂの値を変えた時
のフォーカスとホールサイズとの関係を示している。デ
フォーカス量を０．３μｍまで考慮した場合に、エッジ
領域幅変動起因のホールサイズ変化を５ｎｍ以下とする
にはエッジ領域幅をウエハ上寸法で４２０±１０ｎｍに
制御しなければならず、４倍マスクを想定した場合、マ
スク上寸法で±４０ｎｍのエッジ位置の制御精度が必要
となる。ここでの露光条件は、例えば上記第１露光条件
と同じである。マスク上のレジスト膜の膜厚を〜０．３
μｍと仮定すると、ウエットエッチでの±４０ｎｍのエ
ッジ位置制御は非常に困難と思われる。なお、上記セル
フアライン式のエッジ強調位相シフトレジストマスク技
術については、本発明者らによる特願２０００−２７８
６６５号（２０００年９月８日出願）に開示がある。
ク５０のマスク基板５１の第１主面上には、遮光膜５２
を介して位相シフト膜５３が堆積されている。遮光膜５
２は水溶性の有機遮光膜からなり、位相シフト膜５３
は、レジスト膜からなる。遮光膜５２には、マスク基板
１の第１主面が露出されるような平面正方形状に開口部
５４が形成されている。開口部５４の寸法Ｂは、例えば
３８０〜４６０ｎｍ程度である。位相シフト膜５３に
は、開口部５４と中心を同じにして開口部５４よりも小
さな平面正方形状の第１光透過領域ＴＡ５１が開口形成
されている。この第１光透過領域ＴＡ５１の寸法Ａは、
例えば２６０ｎｍ程度である。この第１光透過領域ＴＡ
５１の外周輪郭部において位相シフト膜５３が上記開口
部５４と平面的に重なる部分が第２光透過領域ＴＡ５２
となっている。この技術では、マスク基板５１の第１主
面上に堆積した位相シフト膜５３の一部をフォトリソグ
ラフィ技術によって除去することで開口部を形成した
際、水溶性の遮光膜５２も同時に除去される。この時そ
の開口部の側面部分から露出する遮光膜５２は横方向に
も溶解し、位相シフト膜５３による庇構造を形成する。
このため、第１光透過領域ＴＡ５１と、第２光透過領域
ＴＡ５２との合わせずれは生じないが、遮光膜５２の開
口部５４の側面におけるエッジの制御性が難しい。図９
は、図７および図８のセルフアライン式のエッジ強調位
相シフトレジストマスク５０におけるエッジ領域幅変動
の影響の評価結果を示している。寸法Ｂの値を変えた時
のフォーカスとホールサイズとの関係を示している。デ
フォーカス量を０．３μｍまで考慮した場合に、エッジ
領域幅変動起因のホールサイズ変化を５ｎｍ以下とする
にはエッジ領域幅をウエハ上寸法で４２０±１０ｎｍに
制御しなければならず、４倍マスクを想定した場合、マ
スク上寸法で±４０ｎｍのエッジ位置の制御精度が必要
となる。ここでの露光条件は、例えば上記第１露光条件
と同じである。マスク上のレジスト膜の膜厚を〜０．３
μｍと仮定すると、ウエットエッチでの±４０ｎｍのエ
ッジ位置制御は非常に困難と思われる。なお、上記セル
フアライン式のエッジ強調位相シフトレジストマスク技
術については、本発明者らによる特願２０００−２７８
６６５号（２０００年９月８日出願）に開示がある。
【００５３】次に、上記マスクＲＭ１に形成されたアラ
イメントマーク等のような所定のマークについて図１０
〜図２１により説明する。なお、図１０〜図１５は、マ
スク基板１上のレジスト膜がポジ型のレジストの場合を
示し、図１６〜図２１は、マスク基板１上のレジスト膜
がネガ型のレジストの場合を示している。
イメントマーク等のような所定のマークについて図１０
〜図２１により説明する。なお、図１０〜図１５は、マ
スク基板１上のレジスト膜がポジ型のレジストの場合を
示し、図１６〜図２１は、マスク基板１上のレジスト膜
がネガ型のレジストの場合を示している。
【００５４】図１０はマスクＲＭ１のマーク領域の要部
平面図、図１１は図１０のＸ３−Ｘ３線の断面図を示し
ている。マスク基板１の第１主面上には位相シフト膜２
を介して遮光膜３が堆積されている。その遮光膜３の一
部は、下層の位相シフト膜２が露出されるように開口さ
れて第３光透過領域ＴＡ３が形成されている。この第３
光透過領域ＴＡ３は、上記マークを形成するパターンで
ある。第３光透過領域ＴＡ３の全領域には位相シフト膜
２が被覆されており、この第３光透過領域ＴＡ３内にお
いて透過光の位相が反転することはない。また、第３光
透過領域ＴＡ３の露光光の透過率は、上記第２光透過領
域ＴＡ２における露光光の透過率と同じである。
平面図、図１１は図１０のＸ３−Ｘ３線の断面図を示し
ている。マスク基板１の第１主面上には位相シフト膜２
を介して遮光膜３が堆積されている。その遮光膜３の一
部は、下層の位相シフト膜２が露出されるように開口さ
れて第３光透過領域ＴＡ３が形成されている。この第３
光透過領域ＴＡ３は、上記マークを形成するパターンで
ある。第３光透過領域ＴＡ３の全領域には位相シフト膜
２が被覆されており、この第３光透過領域ＴＡ３内にお
いて透過光の位相が反転することはない。また、第３光
透過領域ＴＡ３の露光光の透過率は、上記第２光透過領
域ＴＡ２における露光光の透過率と同じである。
【００５５】図１２はマスクＲＭ１のマーク領域の他の
例を示す要部平面図、図１３は図１２のＸ４−Ｘ４線の
断面図を示している。マスク基板１の第１主面には、例
えば平面帯状の第４光透過領域ＴＡ４が形成されてい
る。この第４光透過領域ＴＡ４は、マスク基板１の第１
主面が露出されることで形成された透明領域であり、そ
の露光光の透過率は、上記第１光透過領域ＴＡ１と同じ
である。この第４光透過領域ＴＡ４の外周輪郭部には第
５光透過領域ＴＡ５が配置され、さらにその第５光透過
領域ＴＡ５よりも外方には遮光領域ＳＡが配置されてい
る。第５光透過領域ＴＡ５は、位相シフト膜２で形成さ
れており、その露光光の透過率および位相は、上記第２
光透過領域ＴＡ２と同じである。第４光透過領域ＴＡ４
および第５光透過領域ＴＡ５は、上記マークを形成する
パターンである。
例を示す要部平面図、図１３は図１２のＸ４−Ｘ４線の
断面図を示している。マスク基板１の第１主面には、例
えば平面帯状の第４光透過領域ＴＡ４が形成されてい
る。この第４光透過領域ＴＡ４は、マスク基板１の第１
主面が露出されることで形成された透明領域であり、そ
の露光光の透過率は、上記第１光透過領域ＴＡ１と同じ
である。この第４光透過領域ＴＡ４の外周輪郭部には第
５光透過領域ＴＡ５が配置され、さらにその第５光透過
領域ＴＡ５よりも外方には遮光領域ＳＡが配置されてい
る。第５光透過領域ＴＡ５は、位相シフト膜２で形成さ
れており、その露光光の透過率および位相は、上記第２
光透過領域ＴＡ２と同じである。第４光透過領域ＴＡ４
および第５光透過領域ＴＡ５は、上記マークを形成する
パターンである。
【００５６】図１４はマスクＲＭ１のマーク領域の他の
例を示す要部平面図、図１５は図１４のＸ５−Ｘ５線の
断面図を示している。マスク基板１の第１主面には、例
えば平面帯状の第６光透過領域ＴＡ６が形成されてい
る。この第６光透過領域ＴＡ６は、マスク基板１の第１
主面が露出されることで形成された透明領域であり、そ
の露光光の透過率は、上記第１光透過領域ＴＡ１と同じ
である。この第６光透過領域ＴＡ６は、上記マークを形
成するたパターンであり、その外方には遮光領域ＳＡが
配置されている。すなわち、第６光透過領域ＴＡ６に
は、位相シフト膜２が露出されないように位相シフト膜
２の表面（上面および第６光透過領域ＴＡ６側の側面）
が遮光膜３によって覆われている。
例を示す要部平面図、図１５は図１４のＸ５−Ｘ５線の
断面図を示している。マスク基板１の第１主面には、例
えば平面帯状の第６光透過領域ＴＡ６が形成されてい
る。この第６光透過領域ＴＡ６は、マスク基板１の第１
主面が露出されることで形成された透明領域であり、そ
の露光光の透過率は、上記第１光透過領域ＴＡ１と同じ
である。この第６光透過領域ＴＡ６は、上記マークを形
成するたパターンであり、その外方には遮光領域ＳＡが
配置されている。すなわち、第６光透過領域ＴＡ６に
は、位相シフト膜２が露出されないように位相シフト膜
２の表面（上面および第６光透過領域ＴＡ６側の側面）
が遮光膜３によって覆われている。
【００５７】図１６はマスクＲＭ１のマーク領域の他の
例を示す要部平面図、図１７は図１４のＸ６−Ｘ６線の
断面図を示している。図１６および図１７は、図１０お
よび図１１で説明したマーク構造をネガ型のレジストで
形成した場合を示したものである。マスク基板１の第１
主面上には、平面帯状の遮光膜３のパターンが形成され
ている。この遮光膜３のパターン３の外周は透明な光透
過領域となっている。ここでは、この遮光膜３のパター
ンが、上記マークを形成するパターンである。
例を示す要部平面図、図１７は図１４のＸ６−Ｘ６線の
断面図を示している。図１６および図１７は、図１０お
よび図１１で説明したマーク構造をネガ型のレジストで
形成した場合を示したものである。マスク基板１の第１
主面上には、平面帯状の遮光膜３のパターンが形成され
ている。この遮光膜３のパターン３の外周は透明な光透
過領域となっている。ここでは、この遮光膜３のパター
ンが、上記マークを形成するパターンである。
【００５８】図１８はマスクＲＭ１のマーク領域の他の
例を示す要部平面図、図１９は図１８のＸ７−Ｘ７線の
断面図を示している。図１８および図１９は、図１２お
よび図１３で説明したマーク構造をネガ型のレジストで
形成した場合を示したものである。マスク基板１の第１
主面上には、平面帯状の位相シフト膜２のパターンが形
成されている。その位相シフト膜２のパターン上には、
位相シフト膜２のパターンの幅よりも若干細い平面帯状
の遮光膜３のパターンが形成されている。すなわち、遮
光膜３のパターンの外周輪郭部には位相シフト膜２が配
置され、さらにその外周は透明な光透過領域となってい
る。ここでは、この位相シフト膜２および遮光膜３のパ
ターンが、上記マークを形成するパターンである。
例を示す要部平面図、図１９は図１８のＸ７−Ｘ７線の
断面図を示している。図１８および図１９は、図１２お
よび図１３で説明したマーク構造をネガ型のレジストで
形成した場合を示したものである。マスク基板１の第１
主面上には、平面帯状の位相シフト膜２のパターンが形
成されている。その位相シフト膜２のパターン上には、
位相シフト膜２のパターンの幅よりも若干細い平面帯状
の遮光膜３のパターンが形成されている。すなわち、遮
光膜３のパターンの外周輪郭部には位相シフト膜２が配
置され、さらにその外周は透明な光透過領域となってい
る。ここでは、この位相シフト膜２および遮光膜３のパ
ターンが、上記マークを形成するパターンである。
【００５９】図２０はマスクＲＭ１のマーク領域の他の
例を示す要部平面図、図２１は図２０のＸ８−Ｘ８線の
断面図を示している。図２０および図２１は、図１４お
よび図１５で説明したマーク構造をネガ型のレジストで
形成した場合を示したものである。マスク基板１の第１
主面上には、平面帯状の位相シフト膜２のパターンが形
成されている。そして、その位相シフト膜２のパターン
の表面（上面および側面）の全体を覆うように、位相シ
フト膜２のパターンの幅よりも若干太い平面帯状の遮光
膜３のパターンが形成されている。この遮光膜３のパタ
ーンの外周は透明な光透過領域となっている。ここで
は、この遮光膜３のパターンが、上記マークを形成する
パターンである。なお、マスクＲＭ１のマーク領域で
は、例えば上記図１０〜図２１の構造を用いることで、
ＥＢ描画時間を短縮したり、サイドピーク転写等の問題
を回避したりすることができる。
例を示す要部平面図、図２１は図２０のＸ８−Ｘ８線の
断面図を示している。図２０および図２１は、図１４お
よび図１５で説明したマーク構造をネガ型のレジストで
形成した場合を示したものである。マスク基板１の第１
主面上には、平面帯状の位相シフト膜２のパターンが形
成されている。そして、その位相シフト膜２のパターン
の表面（上面および側面）の全体を覆うように、位相シ
フト膜２のパターンの幅よりも若干太い平面帯状の遮光
膜３のパターンが形成されている。この遮光膜３のパタ
ーンの外周は透明な光透過領域となっている。ここで
は、この遮光膜３のパターンが、上記マークを形成する
パターンである。なお、マスクＲＭ１のマーク領域で
は、例えば上記図１０〜図２１の構造を用いることで、
ＥＢ描画時間を短縮したり、サイドピーク転写等の問題
を回避したりすることができる。
【００６０】次に、図１のマスクＲＭ１の製造方法の一
例を図２２〜図２３によって説明する。なお、図２２〜
図２３は、マスクＲＭ１の製造工程中の要部断面図であ
る。
例を図２２〜図２３によって説明する。なお、図２２〜
図２３は、マスクＲＭ１の製造工程中の要部断面図であ
る。
【００６１】まず、図２２に示すように、第１、第２主
面を有する透明なマスク基板１を用意し、その第１主面
上に位相シフト膜２を形成するためのポジ型のレジスト
膜を塗布する。位相シフト膜２は、レジスト膜に代えて
感光性ＳＯＧ膜としても良い。続いて、位相シフト膜２
において、第１光透過領域の形成領域に電子線ＥＢを選
択的に照射することによりパターンを描画する。その
後、現像処理を施すことにより、電子線ＥＢを照射した
領域を除去することで、図２３に示すように、位相シフ
ト膜２に、マスク基板１の第１主面が露出されるような
第１光透過領域ＴＡ１を形成する。
面を有する透明なマスク基板１を用意し、その第１主面
上に位相シフト膜２を形成するためのポジ型のレジスト
膜を塗布する。位相シフト膜２は、レジスト膜に代えて
感光性ＳＯＧ膜としても良い。続いて、位相シフト膜２
において、第１光透過領域の形成領域に電子線ＥＢを選
択的に照射することによりパターンを描画する。その
後、現像処理を施すことにより、電子線ＥＢを照射した
領域を除去することで、図２３に示すように、位相シフ
ト膜２に、マスク基板１の第１主面が露出されるような
第１光透過領域ＴＡ１を形成する。
【００６２】次いで、図２４に示すように、マスク基板
１の第１主面上に、上記位相シフト膜２および第１光透
過領域ＴＡ１のマスク基板１の露出面を覆うように、遮
光膜３を形成するためのポジ型のレジスト膜を塗布す
る。続いて、遮光膜３において、第１光透過領域および
第２光透過領域の形成領域に電子線ＥＢを選択的に照射
することによりパターンを描画する。この遮光膜３を形
成するためのレジスト膜を塗布する前に、ベーク等によ
るハードニング処理を追加し、位相シフト膜２の構成材
料が遮光膜３の構成材料中に溶解しないようにすること
が好ましい。その後、現像処理を施すことにより、電子
線ＥＢを照射した領域を除去することで、図１に示した
マスクＲＭ１を製造する。上記２回の電子線ＥＢの照射
処理の各々に先立って、位相シフト膜２や遮光膜３の上
に水溶性導電有機膜を塗布しておいても良い。水溶性導
電有機膜としては、例えばエスペーサ（昭和電工KK製）
やアクアセーブ（三菱レーヨン社製）等を用いた。電子
線ＥＢの照射中においては、水溶性導電有機膜とアース
とを電気的に接続した状態とする。そして、電子線ＥＢ
の照射処理後、位相シフト膜２や遮光膜３を構成するレ
ジスト膜の現像処理時に水溶性導電有機膜を除去する。
このような方法によれば、電子線ＥＢの帯電を防止で
き、パターン形状の異常やパターンの位置ずれ等の不具
合を防止できる。
１の第１主面上に、上記位相シフト膜２および第１光透
過領域ＴＡ１のマスク基板１の露出面を覆うように、遮
光膜３を形成するためのポジ型のレジスト膜を塗布す
る。続いて、遮光膜３において、第１光透過領域および
第２光透過領域の形成領域に電子線ＥＢを選択的に照射
することによりパターンを描画する。この遮光膜３を形
成するためのレジスト膜を塗布する前に、ベーク等によ
るハードニング処理を追加し、位相シフト膜２の構成材
料が遮光膜３の構成材料中に溶解しないようにすること
が好ましい。その後、現像処理を施すことにより、電子
線ＥＢを照射した領域を除去することで、図１に示した
マスクＲＭ１を製造する。上記２回の電子線ＥＢの照射
処理の各々に先立って、位相シフト膜２や遮光膜３の上
に水溶性導電有機膜を塗布しておいても良い。水溶性導
電有機膜としては、例えばエスペーサ（昭和電工KK製）
やアクアセーブ（三菱レーヨン社製）等を用いた。電子
線ＥＢの照射中においては、水溶性導電有機膜とアース
とを電気的に接続した状態とする。そして、電子線ＥＢ
の照射処理後、位相シフト膜２や遮光膜３を構成するレ
ジスト膜の現像処理時に水溶性導電有機膜を除去する。
このような方法によれば、電子線ＥＢの帯電を防止で
き、パターン形状の異常やパターンの位置ずれ等の不具
合を防止できる。
【００６３】次に、本実施の形態１のマスクＲＭ１を用
いた露光処理の状態を図２５に模式的に示す。
いた露光処理の状態を図２５に模式的に示す。
【００６４】ウエハ４の半導体基板（以下、単に基板と
いう）４Ｓは、例えばシリコン（Ｓｉ）単結晶からな
り、その主面（デバイス形成面）には、所定の集積回路
素子が形成されている。さらに、基板４Ｓの主面上に
は、層間絶縁膜５が堆積されている。層間絶縁膜５は、
例えば酸化シリコン（ＳｉＯ2）からなり、その上面上
には、例えばポジ型のフォトレジスト膜６が塗布されて
いる。
いう）４Ｓは、例えばシリコン（Ｓｉ）単結晶からな
り、その主面（デバイス形成面）には、所定の集積回路
素子が形成されている。さらに、基板４Ｓの主面上に
は、層間絶縁膜５が堆積されている。層間絶縁膜５は、
例えば酸化シリコン（ＳｉＯ2）からなり、その上面上
には、例えばポジ型のフォトレジスト膜６が塗布されて
いる。
【００６５】このウエハ４の主面の上方には、縮小投影
露光装置の投影レンズ７を介して上記マスクＲＭ１が配
置されている。マスクＲＭ１は、その第１主面が投影レ
ンズ７側を向くように着脱自在の状態で設置されてい
る。露光処理に際して、マスクＲＭ１の第２主面側から
照射された露光光Ｌは、マスクＲＭ１の第１主面を通過
して投影レンズ７に入射する。そして、この投影レンズ
７によってマスクＲＭ１のマスクパターンをウエハ４の
フォトレジスト膜６に縮小投影露光するようになってい
る。この際、マスクＲＭ１において、第１光透過領域Ｔ
Ａ１を透過した光と、第２光透過領域ＴＡ２を透過した
光とは、位相が互いに１８０°反転する。これにより、
第１光透過領域ＴＡ１を透過した光の波形におけるエッ
ジの立ち上がりおよび立ち下がりを急峻にすることがで
き、投影されるパターンの解像度を向上させることが可
能となっている。露光方式は、例えばステップ・アンド
・リピートまたはステップ・アンド・スキャンのいずれ
の方式でも良い。
露光装置の投影レンズ７を介して上記マスクＲＭ１が配
置されている。マスクＲＭ１は、その第１主面が投影レ
ンズ７側を向くように着脱自在の状態で設置されてい
る。露光処理に際して、マスクＲＭ１の第２主面側から
照射された露光光Ｌは、マスクＲＭ１の第１主面を通過
して投影レンズ７に入射する。そして、この投影レンズ
７によってマスクＲＭ１のマスクパターンをウエハ４の
フォトレジスト膜６に縮小投影露光するようになってい
る。この際、マスクＲＭ１において、第１光透過領域Ｔ
Ａ１を透過した光と、第２光透過領域ＴＡ２を透過した
光とは、位相が互いに１８０°反転する。これにより、
第１光透過領域ＴＡ１を透過した光の波形におけるエッ
ジの立ち上がりおよび立ち下がりを急峻にすることがで
き、投影されるパターンの解像度を向上させることが可
能となっている。露光方式は、例えばステップ・アンド
・リピートまたはステップ・アンド・スキャンのいずれ
の方式でも良い。
【００６６】次に、例えばＣＭＩＳ回路を有する半導体
集積回路装置の製造方法に本実施の形態１の技術を提供
した場合について説明する。図２６は、本実施の形態２
の半導体集積回路装置の工程中の要部断面図を示してい
る。
集積回路装置の製造方法に本実施の形態１の技術を提供
した場合について説明する。図２６は、本実施の形態２
の半導体集積回路装置の工程中の要部断面図を示してい
る。
【００６７】ウエハ４を構成する基板４Ｓは、例えば１
〜１０Ωcm程度の比抵抗を有するｐ型の単結晶シリコン
からなる。基板４Ｓの主面（デバイス形成面）には、溝
形の分離部（ＳＧＩ（Shallow Groove Isolation）また
はＳＴＩ（Shallow Trench Isolation））１０が形成さ
れている。この溝形の分離部１０は、基板４Ｓの主面に
形成された溝内に、例えば酸化シリコン膜（ＳｉＯ
2等）が埋め込まれて形成されている。また、基板４Ｓ
の主面側には、ｐ型ウエルＰＷＬおよびｎ型ウエルＮＷ
Ｌが形成されている。ｐ型ウエルＰＷＬには、例えばホ
ウ素が導入され、ｎ型ウエルＮＷＬには、例えばリンが
導入されている。このような分離部２に囲まれたｐ型ウ
エルＰＷＬおよびｎ型ウエルＮＷＬの活性領域には、ｎ
ＭＩＳＱｎおよびｐＭＩＳＱｐが形成されている。
〜１０Ωcm程度の比抵抗を有するｐ型の単結晶シリコン
からなる。基板４Ｓの主面（デバイス形成面）には、溝
形の分離部（ＳＧＩ（Shallow Groove Isolation）また
はＳＴＩ（Shallow Trench Isolation））１０が形成さ
れている。この溝形の分離部１０は、基板４Ｓの主面に
形成された溝内に、例えば酸化シリコン膜（ＳｉＯ
2等）が埋め込まれて形成されている。また、基板４Ｓ
の主面側には、ｐ型ウエルＰＷＬおよびｎ型ウエルＮＷ
Ｌが形成されている。ｐ型ウエルＰＷＬには、例えばホ
ウ素が導入され、ｎ型ウエルＮＷＬには、例えばリンが
導入されている。このような分離部２に囲まれたｐ型ウ
エルＰＷＬおよびｎ型ウエルＮＷＬの活性領域には、ｎ
ＭＩＳＱｎおよびｐＭＩＳＱｐが形成されている。
【００６８】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
絶縁膜１１は、例えば厚さ６ｎｍ程度の酸化シリコン膜
からなる。ここでいうゲート絶縁膜１１の膜厚とは、二
酸化シリコン換算膜厚（以下、単に換算膜厚という）で
あり、実際の膜厚と一致しない場合もある。ゲート絶縁
膜１１は、酸化シリコン膜に代えて酸窒化シリコン膜で
構成しても良い。すなわち、ゲート絶縁膜１１と基板４
Ｓとの界面に窒素を偏析させる構造としても良い。酸窒
化シリコン膜は、酸化シリコン膜に比べて膜中における
界面準位の発生を抑制したり、電子トラップを低減した
りする効果が高いので、ゲート絶縁膜１１のホットキャ
リア耐性を向上でき、絶縁耐性を向上させることができ
る。また、酸窒化シリコン膜は、酸化シリコン膜に比べ
て不純物が貫通し難いので、酸窒化シリコン膜を用いる
ことにより、ゲート電極材料中の不純物が基板４Ｓ側に
拡散することに起因するしきい値電圧の変動を抑制する
ことができる。酸窒化シリコン膜を形成するには、例え
ば基板４ＳをＮＯ、ＮＯ2またはＮＨ3といった含窒素ガ
ス雰囲気中で熱処理すれば良い。
絶縁膜１１は、例えば厚さ６ｎｍ程度の酸化シリコン膜
からなる。ここでいうゲート絶縁膜１１の膜厚とは、二
酸化シリコン換算膜厚（以下、単に換算膜厚という）で
あり、実際の膜厚と一致しない場合もある。ゲート絶縁
膜１１は、酸化シリコン膜に代えて酸窒化シリコン膜で
構成しても良い。すなわち、ゲート絶縁膜１１と基板４
Ｓとの界面に窒素を偏析させる構造としても良い。酸窒
化シリコン膜は、酸化シリコン膜に比べて膜中における
界面準位の発生を抑制したり、電子トラップを低減した
りする効果が高いので、ゲート絶縁膜１１のホットキャ
リア耐性を向上でき、絶縁耐性を向上させることができ
る。また、酸窒化シリコン膜は、酸化シリコン膜に比べ
て不純物が貫通し難いので、酸窒化シリコン膜を用いる
ことにより、ゲート電極材料中の不純物が基板４Ｓ側に
拡散することに起因するしきい値電圧の変動を抑制する
ことができる。酸窒化シリコン膜を形成するには、例え
ば基板４ＳをＮＯ、ＮＯ2またはＮＨ3といった含窒素ガ
ス雰囲気中で熱処理すれば良い。
【００６９】また、ゲート絶縁膜１１を、例えば窒化シ
リコン膜、あるいは酸化シリコン膜と窒化シリコン膜と
の複合絶縁膜で形成しても良い。酸化シリコン膜からな
るゲート絶縁膜１１を上記換算膜厚で５ｎｍ未満、特に
３ｎｍ未満まで薄くすると、直接トンネル電流の発生や
ストレス起因のホットキャリア等による絶縁破壊耐圧の
低下が顕在化する。窒化シリコン膜は、酸化シリコン膜
よりも誘電率が高いためにその換算膜厚は実際の膜厚よ
りも薄くなる。すなわち、窒化シリコン膜を有する場合
には、物理的に厚くても、相対的に薄い二酸化シリコン
膜と同等の容量を得ることができる。従って、ゲート絶
縁膜１１を単一の窒化シリコン膜あるいはそれと酸化シ
リコン膜との複合膜で構成することにより、その実効膜
厚を、酸化シリコン膜で構成されたゲート絶縁膜よりも
厚くすることができるので、トンネル漏れ電流の発生や
ホットキャリアによる絶縁破壊耐圧の低下を改善するこ
とができる。
リコン膜、あるいは酸化シリコン膜と窒化シリコン膜と
の複合絶縁膜で形成しても良い。酸化シリコン膜からな
るゲート絶縁膜１１を上記換算膜厚で５ｎｍ未満、特に
３ｎｍ未満まで薄くすると、直接トンネル電流の発生や
ストレス起因のホットキャリア等による絶縁破壊耐圧の
低下が顕在化する。窒化シリコン膜は、酸化シリコン膜
よりも誘電率が高いためにその換算膜厚は実際の膜厚よ
りも薄くなる。すなわち、窒化シリコン膜を有する場合
には、物理的に厚くても、相対的に薄い二酸化シリコン
膜と同等の容量を得ることができる。従って、ゲート絶
縁膜１１を単一の窒化シリコン膜あるいはそれと酸化シ
リコン膜との複合膜で構成することにより、その実効膜
厚を、酸化シリコン膜で構成されたゲート絶縁膜よりも
厚くすることができるので、トンネル漏れ電流の発生や
ホットキャリアによる絶縁破壊耐圧の低下を改善するこ
とができる。
【００７０】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
電極１２は、例えば低抵抗多結晶シリコン膜上にチタン
シリサイド（ＴｉＳｉx）層またはコバルトシリサイド
（ＣｏＳｉx）層を形成されてなる。ただし、ゲート電
極１２の構造は、これに限定されるものではなく、例え
ば低抵抗多結晶シリコン膜、ＷＮ（窒化タングステン）
膜およびＷ（タングステン）膜の積層膜で構成される、
いわゆるポリメタルゲート構造としても良い。ゲート電
極１２の側面には、例えば酸化シリコンからなるサイド
ウォール１３が形成されている。
電極１２は、例えば低抵抗多結晶シリコン膜上にチタン
シリサイド（ＴｉＳｉx）層またはコバルトシリサイド
（ＣｏＳｉx）層を形成されてなる。ただし、ゲート電
極１２の構造は、これに限定されるものではなく、例え
ば低抵抗多結晶シリコン膜、ＷＮ（窒化タングステン）
膜およびＷ（タングステン）膜の積層膜で構成される、
いわゆるポリメタルゲート構造としても良い。ゲート電
極１２の側面には、例えば酸化シリコンからなるサイド
ウォール１３が形成されている。
【００７１】ｎＭＩＳＱｎのソースおよびドレイン用の
半導体領域１４は、チャネルに隣接するｎ-型半導体領
域と、ｎ-型半導体領域に接続され、かつ、ｎ-型半導体
領域分だけチャネルから離間する位置に設けられたｎ+
型半導体領域とを有している。ｎ-型半導体領域および
ｎ+型半導体領域には、例えばリンまたはヒ素が導入さ
れている。一方、ｐＭＩＳＱｐのソースおよびドレイン
用の半導体領域１５は、チャネルに隣接するｐ-型半導
体領域と、ｐ-型半導体領域に接続され、かつ、ｐ -型半
導体領域分だけチャネルから離間する位置に設けられた
ｐ+型半導体領域とを有している。ｐ-型半導体領域およ
びｐ+型半導体領域には、例えばホウ素が導入されてい
る。この半導体領域１４，１５の上面一部には、例えば
チタンシリサイド層またはコバルトシリサイド層等のよ
うなシリサイド層が形成されている。
半導体領域１４は、チャネルに隣接するｎ-型半導体領
域と、ｎ-型半導体領域に接続され、かつ、ｎ-型半導体
領域分だけチャネルから離間する位置に設けられたｎ+
型半導体領域とを有している。ｎ-型半導体領域および
ｎ+型半導体領域には、例えばリンまたはヒ素が導入さ
れている。一方、ｐＭＩＳＱｐのソースおよびドレイン
用の半導体領域１５は、チャネルに隣接するｐ-型半導
体領域と、ｐ-型半導体領域に接続され、かつ、ｐ -型半
導体領域分だけチャネルから離間する位置に設けられた
ｐ+型半導体領域とを有している。ｐ-型半導体領域およ
びｐ+型半導体領域には、例えばホウ素が導入されてい
る。この半導体領域１４，１５の上面一部には、例えば
チタンシリサイド層またはコバルトシリサイド層等のよ
うなシリサイド層が形成されている。
【００７２】このような基板４Ｓ上には層間絶縁膜５ａ
が堆積されている。この層間絶縁膜５ａは、ゲート電極
１２，１２の狭いスペースを埋め込むことのできるリフ
ロー性の高い膜、例えばＢＰＳＧ(Boron-doped Phospho
Silicate Glass)膜からなる。また、スピン塗布法によ
って形成されるＳＯＧ(Spin On Glass) 膜で構成しても
良い。層間絶縁膜５ａには、微細な複数のコンタクトホ
ール（ホールパターン）ＣＮＴが形成されている。コン
タクトホールＣＮＴの底部からは半導体領域１４，１５
の上面一部が露出されている。このコンタクトホールＣ
ＮＴの形成（露光処理）に際して、上記マスクＲＭ１
（図１参照）を用いた。すなわち、例えば次のようにす
る。まず、層間絶縁膜５ａをＣＶＤ（Chemical Vapor D
eposition）法等によって堆積した後、その上に、例え
ばポジ型のフォトレジスト膜を塗布する。続いて、図２
５で説明したようにして、マスクＲＭ１のパターンを縮
小投影露光処理によってウエハ上のフォトレジスト膜に
転写した後、現像処理等の一連のフォトリソグラフィ工
程を経てフォトレジストパターンを形成する。その後、
そのフォトレジストパターンをエッチングマスクとし
て、そこから露出する層間絶縁膜５ａを除去することに
より、コンタクトホールＣＮＴを形成する。このコンタ
クトホールＣＮＴ内には、プラグ１６が形成されてい
る。プラグ１６は、例えばコンタクトホールＣＮＴの内
部を含む層間絶縁膜５ａ上にＣＶＤ法等で窒化チタン
（ＴｉＮ）膜およびタングステン（Ｗ）膜を堆積した
後、層間絶縁膜５ａ上の不要な窒化チタン膜およびタン
グステン膜をＣＭＰ法またはエッチバック法によって除
去し、コンタクトホールＣＮＴ内のみにこれらの膜を残
すことで形成されている。層間絶縁膜５ａ上には、例え
ばタングステンからなる第１層配線１７が形成されてい
る。第１層配線１７は、プラグ１６を通じてｎＭＩＳＱ
ｎおよびｐＭＩＳＱｐのソース・ドレイン用の半導体領
域１４，１５やゲート電極１２と電気的に接続されてい
る。
が堆積されている。この層間絶縁膜５ａは、ゲート電極
１２，１２の狭いスペースを埋め込むことのできるリフ
ロー性の高い膜、例えばＢＰＳＧ(Boron-doped Phospho
Silicate Glass)膜からなる。また、スピン塗布法によ
って形成されるＳＯＧ(Spin On Glass) 膜で構成しても
良い。層間絶縁膜５ａには、微細な複数のコンタクトホ
ール（ホールパターン）ＣＮＴが形成されている。コン
タクトホールＣＮＴの底部からは半導体領域１４，１５
の上面一部が露出されている。このコンタクトホールＣ
ＮＴの形成（露光処理）に際して、上記マスクＲＭ１
（図１参照）を用いた。すなわち、例えば次のようにす
る。まず、層間絶縁膜５ａをＣＶＤ（Chemical Vapor D
eposition）法等によって堆積した後、その上に、例え
ばポジ型のフォトレジスト膜を塗布する。続いて、図２
５で説明したようにして、マスクＲＭ１のパターンを縮
小投影露光処理によってウエハ上のフォトレジスト膜に
転写した後、現像処理等の一連のフォトリソグラフィ工
程を経てフォトレジストパターンを形成する。その後、
そのフォトレジストパターンをエッチングマスクとし
て、そこから露出する層間絶縁膜５ａを除去することに
より、コンタクトホールＣＮＴを形成する。このコンタ
クトホールＣＮＴ内には、プラグ１６が形成されてい
る。プラグ１６は、例えばコンタクトホールＣＮＴの内
部を含む層間絶縁膜５ａ上にＣＶＤ法等で窒化チタン
（ＴｉＮ）膜およびタングステン（Ｗ）膜を堆積した
後、層間絶縁膜５ａ上の不要な窒化チタン膜およびタン
グステン膜をＣＭＰ法またはエッチバック法によって除
去し、コンタクトホールＣＮＴ内のみにこれらの膜を残
すことで形成されている。層間絶縁膜５ａ上には、例え
ばタングステンからなる第１層配線１７が形成されてい
る。第１層配線１７は、プラグ１６を通じてｎＭＩＳＱ
ｎおよびｐＭＩＳＱｐのソース・ドレイン用の半導体領
域１４，１５やゲート電極１２と電気的に接続されてい
る。
【００７３】本実施の形態１によれば、以下の効果を得
ることができる。 (1)．マスクＲＭ１の位相シフト膜２および遮光膜３を
レジスト膜で構成することにより、遮光膜３を金属膜で
構成する場合のようなエッチング工程を不要とすること
ができるので、通常のマスクに比べて製造工程数が多
く、また、製造工程が複雑な位相シフトマスクの製造工
程を簡単化することができ、高解像度特性を有するマス
クＲＭ１の製造時間を大幅に短縮することが可能とな
る。 (2).マスクＲＭ１の位相シフト膜２および遮光膜３をレ
ジスト膜で構成することにより、遮光膜３を金属膜で構
成する場合のようなエッチング工程を不要とすることが
できるので、通常のマスクに比べて製造工程数が多く、
また、製造工程が複雑な位相シフトマスクの製造工程を
簡単化することができ、高解像度特性を有するマスクＲ
Ｍ１の製造コストを大幅に低減することが可能となる。 (3).マスクＲＭ１の遮光膜３をレジスト膜で形成するこ
とにより、遮光膜３を金属膜で構成する場合のようなエ
ッチング工程を不要とすることができ、エッチングによ
る寸法誤差を無くすことができるので、高解像度特性を
有するマスクＲＭ１のパターン寸法精度を向上させるこ
とが可能となる。 (4)．マスクＲＭ１の製造時間を大幅に短縮できるの
で、これを用いる半導体集積回路装置の生産（開発およ
び製造を含む）時間を大幅に短縮することが可能とな
る。 (5).マスクＲＭ１の製造コストを大幅に低減できるの
で、これを用いて製造される半導体集積回路装置のコス
トを大幅に低減することが可能となる。 (6).マスクＲＭ１上のパターン寸法精度を向上させるこ
とができるので、ウエハ上に転写されるパターンの寸法
精度を向上させることが可能となる。 (7).上記(6)により、半導体集積回路装置の性能を向上
させることが可能となる。 (8).上記(6)により、半導体集積回路装置の微細化を推
進することが可能となる。
ることができる。 (1)．マスクＲＭ１の位相シフト膜２および遮光膜３を
レジスト膜で構成することにより、遮光膜３を金属膜で
構成する場合のようなエッチング工程を不要とすること
ができるので、通常のマスクに比べて製造工程数が多
く、また、製造工程が複雑な位相シフトマスクの製造工
程を簡単化することができ、高解像度特性を有するマス
クＲＭ１の製造時間を大幅に短縮することが可能とな
る。 (2).マスクＲＭ１の位相シフト膜２および遮光膜３をレ
ジスト膜で構成することにより、遮光膜３を金属膜で構
成する場合のようなエッチング工程を不要とすることが
できるので、通常のマスクに比べて製造工程数が多く、
また、製造工程が複雑な位相シフトマスクの製造工程を
簡単化することができ、高解像度特性を有するマスクＲ
Ｍ１の製造コストを大幅に低減することが可能となる。 (3).マスクＲＭ１の遮光膜３をレジスト膜で形成するこ
とにより、遮光膜３を金属膜で構成する場合のようなエ
ッチング工程を不要とすることができ、エッチングによ
る寸法誤差を無くすことができるので、高解像度特性を
有するマスクＲＭ１のパターン寸法精度を向上させるこ
とが可能となる。 (4)．マスクＲＭ１の製造時間を大幅に短縮できるの
で、これを用いる半導体集積回路装置の生産（開発およ
び製造を含む）時間を大幅に短縮することが可能とな
る。 (5).マスクＲＭ１の製造コストを大幅に低減できるの
で、これを用いて製造される半導体集積回路装置のコス
トを大幅に低減することが可能となる。 (6).マスクＲＭ１上のパターン寸法精度を向上させるこ
とができるので、ウエハ上に転写されるパターンの寸法
精度を向上させることが可能となる。 (7).上記(6)により、半導体集積回路装置の性能を向上
させることが可能となる。 (8).上記(6)により、半導体集積回路装置の微細化を推
進することが可能となる。
【００７４】（実施の形態２）本実施の形態２において
は、ホールパターンが密に配置された領域と、疎に配置
された領域とが同一層に存在する場合について説明す
る。
は、ホールパターンが密に配置された領域と、疎に配置
された領域とが同一層に存在する場合について説明す
る。
【００７５】図２７は、本実施の形態２のロジック回路
部を有する半導体集積回路装置の要部平面図、図２８
は、図２７のＸ９−Ｘ９線の断面図をそれぞれ示してい
る。なお、図２７では、スルーホール（ホールパター
ン）ＴＨが平面正方形状に示されているが、実際は円形
状となる。
部を有する半導体集積回路装置の要部平面図、図２８
は、図２７のＸ９−Ｘ９線の断面図をそれぞれ示してい
る。なお、図２７では、スルーホール（ホールパター
ン）ＴＨが平面正方形状に示されているが、実際は円形
状となる。
【００７６】層間絶縁膜５ａ上には、例えば酸化シリコ
ンからなる層間絶縁膜５ｂが堆積されている。さらに、
その上には、例えば厚さ５ｎｍ程度の窒化シリコン（Ｓ
ｉ3Ｎ4等）からなる薄い絶縁膜２０ａを介して、例えば
酸化シリコンからなる層間絶縁膜５ｃが堆積されてい
る。絶縁膜２０ａおよび層間絶縁膜５ｃには、配線溝２
１が形成されており、その配線溝２１内には第２層埋込
配線２２が形成されている。第２層埋込配線２２は、例
えば銅（Ｃｕ）からなる主導体膜と、その外周（底面お
よび側面）を取り囲むように形成された窒化チタン（Ｔ
ｉＮ）等からなる薄いバリア性導体膜とを有している。
層間絶縁膜５ｃ上には、、例えば厚さ５ｎｍ程度の窒化
シリコンからなる薄い絶縁膜２０ｂを介して、例えば酸
化シリコンからなる層間絶縁膜５ｄが堆積されている。
この層間絶縁膜５ｄおよび絶縁膜２０ｂには、複数のス
ルーホールＴＨが形成されている。各スルーホールＴＨ
の底面からは上記第２層埋込配線２２の一部が露出され
ている。ここには、スルーホールＴＨが、密に配置され
た領域（ホール密配置領域、図２７および図２８の左
側）と、疎に配置された領域（ホール疎配置領域、図２
７および図２８の右側）とが同一層に存在していること
が例示されている。
ンからなる層間絶縁膜５ｂが堆積されている。さらに、
その上には、例えば厚さ５ｎｍ程度の窒化シリコン（Ｓ
ｉ3Ｎ4等）からなる薄い絶縁膜２０ａを介して、例えば
酸化シリコンからなる層間絶縁膜５ｃが堆積されてい
る。絶縁膜２０ａおよび層間絶縁膜５ｃには、配線溝２
１が形成されており、その配線溝２１内には第２層埋込
配線２２が形成されている。第２層埋込配線２２は、例
えば銅（Ｃｕ）からなる主導体膜と、その外周（底面お
よび側面）を取り囲むように形成された窒化チタン（Ｔ
ｉＮ）等からなる薄いバリア性導体膜とを有している。
層間絶縁膜５ｃ上には、、例えば厚さ５ｎｍ程度の窒化
シリコンからなる薄い絶縁膜２０ｂを介して、例えば酸
化シリコンからなる層間絶縁膜５ｄが堆積されている。
この層間絶縁膜５ｄおよび絶縁膜２０ｂには、複数のス
ルーホールＴＨが形成されている。各スルーホールＴＨ
の底面からは上記第２層埋込配線２２の一部が露出され
ている。ここには、スルーホールＴＨが、密に配置され
た領域（ホール密配置領域、図２７および図２８の左
側）と、疎に配置された領域（ホール疎配置領域、図２
７および図２８の右側）とが同一層に存在していること
が例示されている。
【００７７】次に、図２９は、図２７および図２８に示
したスルーホールＴＨのパターンを転写する際に用いる
エッジ強調型位相シフトレジストマスクＲＭ２（以下、
単にマスクＲＭ２という）の要部平面図、図３０は図２
９のＸ１０−Ｘ１０線の断面図をそれぞれ示している。
したスルーホールＴＨのパターンを転写する際に用いる
エッジ強調型位相シフトレジストマスクＲＭ２（以下、
単にマスクＲＭ２という）の要部平面図、図３０は図２
９のＸ１０−Ｘ１０線の断面図をそれぞれ示している。
【００７８】上記のように例えばロジック回路部を有す
る半導体集積回路装置においては、通常、ホール密配置
領域とホール疎配置領域とが同一層内に存在するが、例
えばσ＝０．６〜０．７程度の大σ条件ではホール密配
置領域のフォーカスマージンは大きいがサイドピーク転
写マージンが小さく、一方、ホール疎配置領域のフォー
カスマージンは小さいがサイドピーク転写マージンは大
きい等のアンバランスが発生してしまう場合がある。
る半導体集積回路装置においては、通常、ホール密配置
領域とホール疎配置領域とが同一層内に存在するが、例
えばσ＝０．６〜０．７程度の大σ条件ではホール密配
置領域のフォーカスマージンは大きいがサイドピーク転
写マージンが小さく、一方、ホール疎配置領域のフォー
カスマージンは小さいがサイドピーク転写マージンは大
きい等のアンバランスが発生してしまう場合がある。
【００７９】ところで、本発明者らの検討によればエッ
ジ強調型位相シフトレジストマスクでは、エッジ領域
（第２光透過領域ＴＡ２に相当）幅を広くするとフォー
カスマージンが大きくなるがサイドピーク転写マージン
は減少し、反対にエッジ領域幅を狭くするとフォーカス
マージンが小さくなるがサイドピーク転写マージンは大
きくなる傾向がある。
ジ強調型位相シフトレジストマスクでは、エッジ領域
（第２光透過領域ＴＡ２に相当）幅を広くするとフォー
カスマージンが大きくなるがサイドピーク転写マージン
は減少し、反対にエッジ領域幅を狭くするとフォーカス
マージンが小さくなるがサイドピーク転写マージンは大
きくなる傾向がある。
【００８０】そこで、図２９および図３０に示すよう
に、ホール密配置領域では、エッジ領域（第２光透過領
域ＴＡ２）の幅を狭くし、ホール疎配置領域ではエッジ
領域幅を広くする。これにより、総合フォーカスマージ
ンを大きくし、総合サイドピーク転写マージンを拡大す
ることができる。このように、パターンの配置状況に応
じて、エッジ領域幅を変えることにより、プロセスマー
ジンを拡大できる。
に、ホール密配置領域では、エッジ領域（第２光透過領
域ＴＡ２）の幅を狭くし、ホール疎配置領域ではエッジ
領域幅を広くする。これにより、総合フォーカスマージ
ンを大きくし、総合サイドピーク転写マージンを拡大す
ることができる。このように、パターンの配置状況に応
じて、エッジ領域幅を変えることにより、プロセスマー
ジンを拡大できる。
【００８１】前記実施の形態１および本実施の形態２に
おいては、ホールパターンの形成について説明したが、
ホールパターンのみに限らず、ラインパターン（例えば
上記第１層配線１７や配線溝２１のパターン）やその他
複雑なパターンに対しても適用できる。この場合も同様
にパターンに応じて上記エッジ領域幅を変えることでプ
ロセスマージンを拡大できる。
おいては、ホールパターンの形成について説明したが、
ホールパターンのみに限らず、ラインパターン（例えば
上記第１層配線１７や配線溝２１のパターン）やその他
複雑なパターンに対しても適用できる。この場合も同様
にパターンに応じて上記エッジ領域幅を変えることでプ
ロセスマージンを拡大できる。
【００８２】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００８３】例えば前記実施の形態においては、半導体
集積回路基板として半導体単体からなる半導体基板を用
いた場合について説明したが、これに限定されるもので
はなく、例えば絶縁層上に薄い半導体層を設けてなるＳ
ＯＩ（Silicon On Insulator）基板、半導体基板上にエ
ピタキシャル層を設けてなるエピタキシャル基板を用い
ても良い。
集積回路基板として半導体単体からなる半導体基板を用
いた場合について説明したが、これに限定されるもので
はなく、例えば絶縁層上に薄い半導体層を設けてなるＳ
ＯＩ（Silicon On Insulator）基板、半導体基板上にエ
ピタキシャル層を設けてなるエピタキシャル基板を用い
ても良い。
【００８４】また、前記実施の形態においては、露光光
が主としてＫｒＦの場合について説明したが、これに限
定されるものではなく、例えば露光光にｉ線（波長３６
５ｎｍ）、ＡｒＦ（波長１９３ｎｍ）またはＦ2（波長
１５７ｎｍ）を用いる場合にも適用できる。
が主としてＫｒＦの場合について説明したが、これに限
定されるものではなく、例えば露光光にｉ線（波長３６
５ｎｍ）、ＡｒＦ（波長１９３ｎｍ）またはＦ2（波長
１５７ｎｍ）を用いる場合にも適用できる。
【００８５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓ回路を有する半導体集積回路装置の製造方法に適用し
た場合について説明したが、それに限定されるものでは
なく、例えばＤＲＡＭ（Dynamic Random Access Memor
y）、ＳＲＡＭ（Static Random Access Memory）または
フラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable
Programmable Read Only Memory）等のようなメモリ回
路を有する半導体集積回路装置の製造方法、マイクロプ
ロセッサ等のような論理回路を有する半導体集積回路装
置の製造方法あるいは上記メモリ回路と論理回路とを同
一半導体基板に設けている混載型の半導体集積回路装置
の製造方法にも適用できる。また、例えば超電導装置、
マイクロマシーン、磁気ヘッド、電子デバイスまたは液
晶パネル等の製造に適用して有効である。
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓ回路を有する半導体集積回路装置の製造方法に適用し
た場合について説明したが、それに限定されるものでは
なく、例えばＤＲＡＭ（Dynamic Random Access Memor
y）、ＳＲＡＭ（Static Random Access Memory）または
フラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable
Programmable Read Only Memory）等のようなメモリ回
路を有する半導体集積回路装置の製造方法、マイクロプ
ロセッサ等のような論理回路を有する半導体集積回路装
置の製造方法あるいは上記メモリ回路と論理回路とを同
一半導体基板に設けている混載型の半導体集積回路装置
の製造方法にも適用できる。また、例えば超電導装置、
マイクロマシーン、磁気ヘッド、電子デバイスまたは液
晶パネル等の製造に適用して有効である。
【００８６】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1)．エッジ強調型位相シフトマスクの遮光体のみまた
は遮光体および位相シフタの両方をレジスト膜で構成し
たことにより、エッジ強調型位相シフトマスクの製造時
間を短縮することが可能となる。 (2).遮光体のみまたは遮光体および位相シフタの両方を
レジスト膜で構成したエッジ強調型位相シフトマスクを
用いてウエハ上の感光性樹脂膜に所定のパターンを転写
する露光工程を有することにより、エッジ強調型位相シ
フトマスクを用いる半導体集積回路装置の生産時間を短
縮することが可能となる。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1)．エッジ強調型位相シフトマスクの遮光体のみまた
は遮光体および位相シフタの両方をレジスト膜で構成し
たことにより、エッジ強調型位相シフトマスクの製造時
間を短縮することが可能となる。 (2).遮光体のみまたは遮光体および位相シフタの両方を
レジスト膜で構成したエッジ強調型位相シフトマスクを
用いてウエハ上の感光性樹脂膜に所定のパターンを転写
する露光工程を有することにより、エッジ強調型位相シ
フトマスクを用いる半導体集積回路装置の生産時間を短
縮することが可能となる。
【図１】本発明の一実施の形態である半導体集積回路装
置の製造工程で用いる位相シフトマスクの要部平面図で
ある。
置の製造工程で用いる位相シフトマスクの要部平面図で
ある。
【図２】図１のＸ１−Ｘ１線の断面図である。
【図３】図１の位相シフトマスクの解像性能向上効果を
ハーフトーン型位相シフトマスクの解像性能と比較して
示したグラフ図である。
ハーフトーン型位相シフトマスクの解像性能と比較して
示したグラフ図である。
【図４】図１の位相シフトマスクにおいて第１光透過領
域と、その外周の第２光透過領域との間に合わせずれが
生じた場合を示す位相シフトマスクの要部平面図であ
る。
域と、その外周の第２光透過領域との間に合わせずれが
生じた場合を示す位相シフトマスクの要部平面図であ
る。
【図５】図１の位相シフトマスクにおいて第１光透過領
域と、その外周の第２光透過領域との間に合わせずれが
生じた場合におけるホールサイズの変化を示すグラフ図
である。
域と、その外周の第２光透過領域との間に合わせずれが
生じた場合におけるホールサイズの変化を示すグラフ図
である。
【図６】図１の位相シフトマスクにおいて第２光透過領
域の合わせずれよるサイドピーク転写マージンの評価結
果を示すグラフ図である。
域の合わせずれよるサイドピーク転写マージンの評価結
果を示すグラフ図である。
【図７】本発明者らが検討したウエットエッチング法を
用いたセルフアライン式のエッジ強調型位相シフトレジ
ストマスクの要部平面図である。
用いたセルフアライン式のエッジ強調型位相シフトレジ
ストマスクの要部平面図である。
【図８】図７のＸ２−Ｘ２線の断面図である。
【図９】図７および図８のセルフアライン式のエッジ強
調位相シフトレジストマスクにおけるエッジ領域幅変動
の影響の評価結果を示すグラフ図である。
調位相シフトレジストマスクにおけるエッジ領域幅変動
の影響の評価結果を示すグラフ図である。
【図１０】図１の位相シフトマスクのマーク領域の要部
平面図である。
平面図である。
【図１１】図１０のＸ３−Ｘ３線の断面図である。
【図１２】図１の位相シフトマスクのマーク領域の他の
例を示す要部平面図である。
例を示す要部平面図である。
【図１３】図１２のＸ４−Ｘ４線の断面図である。
【図１４】図１の位相シフトマスクのマーク領域の他の
例を示す要部平面図である。
例を示す要部平面図である。
【図１５】図１４のＸ５−Ｘ５線の断面図である。
【図１６】図１の位相シフトマスクのマーク領域の他の
例を示す要部平面図である。
例を示す要部平面図である。
【図１７】図１６のＸ６−Ｘ６線の断面図である。
【図１８】図１の位相シフトマスクのマーク領域の他の
例を示す要部平面図である。
例を示す要部平面図である。
【図１９】図１８のＸ７−Ｘ７線の断面図である。
【図２０】図１の位相シフトマスクのマーク領域の他の
例を示す要部平面図である。
例を示す要部平面図である。
【図２１】図２０のＸ８−Ｘ８線の断面図である。
【図２２】図１の位相シフトマスクの製造工程中の要部
断面図である。
断面図である。
【図２３】図２２に続く位相シフトマスクの製造工程中
の要部断面図である。
の要部断面図である。
【図２４】図２３に続く位相シフトマスクの製造工程中
の要部断面図である。
の要部断面図である。
【図２５】図１の位相シフトマスクを用いた露光処理の
状態を模式的に示す説明図である。
状態を模式的に示す説明図である。
【図２６】本発明の一実施の形態である半導体集積回路
装置の製造工程中の一例の要部断面図である。
装置の製造工程中の一例の要部断面図である。
【図２７】本発明の他の実施の形態である半導体集積回
路装置の要部平面図である。
路装置の要部平面図である。
【図２８】図２７のＸ９−Ｘ９線の断面図である。
【図２９】図２７および図２８の半導体集積回路装置の
製造工程で用いる位相シフトマスクの要部平面図であ
る。
製造工程で用いる位相シフトマスクの要部平面図であ
る。
【図３０】図２９のＸ１０−Ｘ１０線の断面図である。
１ マスク基板
２ 位相シフト膜（第１の膜）
３ 遮光膜（第２の膜）
４ ウエハ
４Ｓ 半導体基板
５ 層間絶縁膜
５ａ 層間絶縁膜
６ フォトレジスト膜
７ 投影レンズ
１０分離部
１１ ゲート絶縁膜
１２ ゲート電極
１３ サイドウォール
１４、１５ 半導体領域
１６ プラグ
１７ 第１層配線
２０ａ 絶縁膜
２０ｂ 絶縁膜
２１ 配線溝
２２ 第２層埋込配線
５０ エッジ強調型位相シフトレジストマスク
５１ マスク基板
５２ 遮光膜
５３ 位相シフト膜
５４ 開口部
ＲＭ１ エッジ強調型位相シフトレジストマスク
ＲＭ２ エッジ強調型位相シフトレジストマスク
ＴＡ１ 第１光透過領域
ＴＡ２ 第２光透過領域
ＴＡ３ 第３光透過領域
ＴＡ４ 第４光透過領域
ＴＡ５ 第５光透過領域
ＴＡ６ 第６光透過領域
Ｌ 露光光
Ｑｐ ｐチャネル型のＭＩＳ・ＦＥＴ
Ｑｎ ｎチャネル型のＭＩＳ・ＦＥＴ
ＣＮＴ コンタクトホール
ＴＨ スルーホール
ＴＡ５１ 第１光透過領域
ＴＡ５２ 第２光透過領域
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 田中 稔彦
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内
Ｆターム(参考） 2H095 BA01 BB02 BB03 BB31 BC01
BC05 BC08 BC09
Claims (40)
- 【請求項１】 第１光透過領域、その外周に配置され透
過した光の位相が第１光透過領域を透過した光に対して
反転する第２光透過領域およびその外周に配置された遮
光領域をマスク基板の第１主面に有するマスクを用意す
る工程、 前記マスクを用いた縮小投影露光処理によってウエハの
主面上のフォトレジスト膜に所定のパターンを転写する
工程を有し、 前記第２光透過領域をマスク基板の第１主面上に堆積さ
れた第１の膜によって形成し、前記遮光領域をマスク基
板の第１主面上に前記第１の膜を介して堆積された第２
の膜によって形成し、前記第１の膜または第２の膜の少
なくとも一方をレジスト膜によって形成することを特徴
とする半導体集積回路装置の製造方法。 - 【請求項２】 請求項１記載の半導体集積回路装置の製
造方法において、前記所定のパターンは、ホールパター
ンまたはラインパターンであることを特徴とする半導体
集積回路装置の製造方法。 - 【請求項３】 請求項１記載の半導体集積回路装置の製
造方法において、前記縮小投影露光処理に際して使用す
る露光光が波長２４８ｎｍのＫｒＦであることを特徴と
する半導体集積回路装置の製造方法。 - 【請求項４】 請求項１記載の半導体集積回路装置の製
造方法において、前記第２光透過領域における露光光の
透過率は、前記第１光透過領域における露光光の透過率
と、前記遮光領域における露光光の透過率との中間であ
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項５】 請求項１記載の半導体集積回路装置の製
造方法において、前記第２光透過領域における露光光の
透過率は、３％〜１００％であることを特徴とする半導
体集積回路装置の製造方法。 - 【請求項６】 請求項１記載の半導体集積回路装置の製
造方法において、前記第２光透過領域における露光光の
透過率は、２０％〜９０％であることを特徴とする半導
体集積回路装置の製造方法。 - 【請求項７】 請求項１記載の半導体集積回路装置の製
造方法において、前記第２光透過領域における露光光の
透過率は、５０％〜９０％であることを特徴とする半導
体集積回路装置の製造方法。 - 【請求項８】 請求項１記載の半導体集積回路装置の製
造方法において、前記マスクにおいて、前記所定のパタ
ーンの密配置領域に対応する前記第２光透過領域の幅
を、前記所定のパターンの疎配置領域に対応する前記第
２光透過領域の幅よりも小さくしたことを特徴とする半
導体集積回路装置の製造方法。 - 【請求項９】 第１光透過領域、その外周に配置され透
過した光の位相が第１光透過領域を透過した光に対して
反転する第２光透過領域およびその外周に配置された遮
光領域をマスク基板の第１主面に有するマスクを用意す
る工程、 前記マスクを用いた縮小投影露光処理によってウエハの
主面上のフォトレジスト膜に所定のパターンを転写する
工程を有し、 前記第２光透過領域をマスク基板の第１主面上に堆積さ
れた第１の膜によって形成し、前記遮光領域をマスク基
板の第１主面上に前記第１の膜を介して堆積された第２
の膜によって形成し、前記第１の膜を感光性ＳＯＧ膜に
よって形成し、前記第２の膜をレジスト膜によって形成
することを特徴とする半導体集積回路装置の製造方法。 - 【請求項１０】 請求項９記載の半導体集積回路装置の
製造方法において、前記所定のパターンは、ホールパタ
ーンまたはラインパターンであることを特徴とする半導
体集積回路装置の製造方法。 - 【請求項１１】 請求項９記載の半導体集積回路装置の
製造方法において、前記縮小投影露光処理に際して使用
する露光光が波長２４８ｎｍのＫｒＦであることを特徴
とする半導体集積回路装置の製造方法。 - 【請求項１２】 請求項９記載の半導体集積回路装置の
製造方法において、前記第２光透過領域における露光光
の透過率は、前記第１光透過領域における露光光の透過
率と、前記遮光領域における露光光の透過率との中間で
あることを特徴とする半導体集積回路装置の製造方法。 - 【請求項１３】 請求項９記載の半導体集積回路装置の
製造方法において、前記第２光透過領域における露光光
の透過率は、３％〜１００％であることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項１４】 請求項９記載の半導体集積回路装置の
製造方法において、前記第２光透過領域における露光光
の透過率は、２０％〜９０％であることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項１５】 請求項９記載の半導体集積回路装置の
製造方法において、前記第２光透過領域における露光光
の透過率は、５０％〜９０％であることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項１６】 請求項９記載の半導体集積回路装置の
製造方法において、前記マスクにおいて、前記所定のパ
ターンの密配置領域に対応する前記第２光透過領域の幅
を、前記所定のパターンの疎配置領域に対応する前記第
２光透過領域の幅よりも小さくしたことを特徴とする半
導体集積回路装置の製造方法。 - 【請求項１７】 第１光透過領域、その外周に配置され
透過した光の位相が第１光透過領域を透過した光に対し
て反転する第２光透過領域およびその外周に配置された
遮光領域をマスク基板の第１主面に有するマスクを用意
する工程、 前記マスクを用いた縮小投影露光処理によってウエハの
主面上のフォトレジスト膜に所定のパターンを転写する
工程を有し、 前記第２光透過領域をマスク基板の第１主面上に堆積さ
れた第１の膜によって形成し、前記遮光領域をマスク基
板の第１主面上に前記第１の膜を介して堆積された第２
の膜によって形成し、前記第１の膜および第２の膜をレ
ジスト膜によって形成することを特徴とする半導体集積
回路装置の製造方法。 - 【請求項１８】 請求項１７記載の半導体集積回路装置
の製造方法において、前記所定のパターンは、ホールパ
ターンまたはラインパターンであることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項１９】 請求項１７記載の半導体集積回路装置
の製造方法において、前記縮小投影露光処理に際して使
用する露光光が波長２４８ｎｍのＫｒＦであることを特
徴とする半導体集積回路装置の製造方法。 - 【請求項２０】 請求項１７記載の半導体集積回路装置
の製造方法において、前記第２光透過領域における露光
光の透過率は、前記第１光透過領域における露光光の透
過率と、前記遮光領域における露光光の透過率との中間
であることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項２１】 請求項１７記載の半導体集積回路装置
の製造方法において、前記第２光透過領域における露光
光の透過率は、３％〜１００％であることを特徴とする
半導体集積回路装置の製造方法。 - 【請求項２２】 請求項１７記載の半導体集積回路装置
の製造方法において、前記第２光透過領域における露光
光の透過率は、２０％〜９０％であることを特徴とする
半導体集積回路装置の製造方法。 - 【請求項２３】 請求項１７記載の半導体集積回路装置
の製造方法において、前記第２光透過領域における露光
光の透過率は、５０％〜９０％であることを特徴とする
半導体集積回路装置の製造方法。 - 【請求項２４】 請求項１７記載の半導体集積回路装置
の製造方法において、前記マスクにおいて、前記所定の
パターンの密配置領域に対応する前記第２光透過領域の
幅を、前記所定のパターンの疎配置領域に対応する前記
第２光透過領域の幅よりも小さくしたことを特徴とする
半導体集積回路装置の製造方法。 - 【請求項２５】 第１光透過領域、その外周に配置され
透過した光の位相が第１光透過領域を透過した光に対し
て反転する第２光透過領域およびその外周に配置された
遮光領域をマスク基板の第１主面に有するマスクにおい
て、 前記第２光透過領域をマスク基板の第１主面上に堆積さ
れた第１の膜によって形成し、前記遮光領域をマスク基
板の第１主面上に前記第１の膜を介して堆積された第２
の膜によって形成し、前記第１の膜または第２の膜の少
なくとも一方をレジスト膜によって形成したことを特徴
とするマスク。 - 【請求項２６】 請求項２５記載のマスクにおいて、前
記第２光透過領域における露光光の透過率は、前記第１
光透過領域における露光光の透過率と、前記遮光領域に
おける露光光の透過率との中間であることを特徴とする
マスク。 - 【請求項２７】 請求項２５記載のマスクにおいて、前
記第２光透過領域における露光光の透過率は、前記第１
光透過領域における露光光の透過率と同等またはそれよ
りも低いことを特徴とするマスク。 - 【請求項２８】 請求項２５記載のマスクにおいて、前
記第２光透過領域における露光光の透過率は、３％〜１
００％であることを特徴とするマスク。 - 【請求項２９】 請求項２５記載のマスクにおいて、前
記第２光透過領域における露光光の透過率は、２０％〜
９０％であることを特徴とするマスク。 - 【請求項３０】 請求項２５記載のマスクにおいて、前
記第２光透過領域における露光光の透過率は、５０％〜
９０％であることを特徴とするマスク。 - 【請求項３１】 請求項２５記載のマスクにおいて、前
記マスクにおいて、所定のパターンの密配置領域に対応
する前記第２光透過領域の幅を、前記所定のパターンの
疎配置領域に対応する前記第２光透過領域の幅よりも小
さくしたことを特徴とするマスク。 - 【請求項３２】 第１光透過領域、その外周に配置され
透過した光の位相が第１光透過領域を透過した光に対し
て反転する第２光透過領域およびその外周に配置された
遮光領域をマスク基板の第１主面に有するマスクにおい
て、 前記第２光透過領域をマスク基板の第１主面上に堆積さ
れた第１の膜によって形成し、前記遮光領域をマスク基
板の第１主面上に前記第１の膜を介して堆積された第２
の膜によって形成し、前記第１の膜を感光性ＳＯＧ膜に
よって形成し、前記第２の膜をレジスト膜によって形成
したことを特徴とするマスク。 - 【請求項３３】 請求項３２記載のマスクにおいて、前
記第２光透過領域における露光光の透過率は、前記第１
光透過領域における露光光の透過率と、前記遮光領域に
おける露光光の透過率との中間であることを特徴とする
マスク。 - 【請求項３４】 請求項３２記載のマスクにおいて、前
記第２光透過領域における露光光の透過率は、前記第１
光透過領域における露光光の透過率と同等またはそれよ
りも低いことを特徴とするマスク。 - 【請求項３５】 請求項３２記載のマスクにおいて、前
記第２光透過領域における露光光の透過率は、３％〜１
００％であることを特徴とするマスク。 - 【請求項３６】 請求項３２記載のマスクにおいて、前
記第２光透過領域における露光光の透過率は、２０％〜
９０％であることを特徴とするマスク。 - 【請求項３７】 請求項３２記載のマスクにおいて、前
記第２光透過領域における露光光の透過率は、５０％〜
９０％であることを特徴とするマスク。 - 【請求項３８】 請求項３２記載のマスクにおいて、前
記マスクにおいて、所定のパターンの密配置領域に対応
する前記第２光透過領域の幅を、前記所定のパターンの
疎配置領域に対応する前記第２光透過領域の幅よりも小
さくしたことを特徴とするマスク。 - 【請求項３９】 第１光透過領域、その外周に配置され
透過した光の位相が第１光透過領域を透過した光に対し
て反転する第２光透過領域およびその外周に配置された
遮光領域をマスク基板の第１主面に有するマスクにおい
て、 前記第２光透過領域をマスク基板の第１主面上に堆積さ
れた第１の膜によって形成し、前記遮光領域をマスク基
板の第１主面上に前記第１の膜を介して堆積された第２
の膜によって形成し、前記第１の膜および第２の膜をレ
ジスト膜によって形成したことを特徴とするマスク。 - 【請求項４０】 請求項３９記載のマスクにおいて、前
記第２光透過領域における露光光の透過率は、前記第１
光透過領域における露光光の透過率と、前記遮光領域に
おける露光光の透過率との中間であることを特徴とする
マスク。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001314812A JP2003121977A (ja) | 2001-10-12 | 2001-10-12 | 半導体集積回路装置の製造方法およびマスク |
| US10/259,397 US6939649B2 (en) | 2001-10-12 | 2002-09-30 | Fabrication method of semiconductor integrated circuit device and mask |
| KR1020020061988A KR20030030964A (ko) | 2001-10-12 | 2002-10-11 | 반도체 집적 회로 장치의 제조 방법 및 마스크 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001314812A JP2003121977A (ja) | 2001-10-12 | 2001-10-12 | 半導体集積回路装置の製造方法およびマスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003121977A true JP2003121977A (ja) | 2003-04-23 |
Family
ID=19133067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001314812A Withdrawn JP2003121977A (ja) | 2001-10-12 | 2001-10-12 | 半導体集積回路装置の製造方法およびマスク |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6939649B2 (ja) |
| JP (1) | JP2003121977A (ja) |
| KR (1) | KR20030030964A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010175697A (ja) * | 2009-01-28 | 2010-08-12 | Toppan Printing Co Ltd | 濃度分布マスク |
| JP2012073326A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | フォトマスク、フォトマスクブランク及びフォトマスクの製造方法 |
| JP2016156857A (ja) * | 2015-02-23 | 2016-09-01 | Hoya株式会社 | フォトマスク、フォトマスクセット、フォトマスクの製造方法、及び表示装置の製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734724B1 (en) * | 2000-10-06 | 2004-05-11 | Tropian, Inc. | Power control and modulation of switched-mode power amplifiers with one or more stages |
| JP3754378B2 (ja) * | 2002-02-14 | 2006-03-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US7539963B2 (en) * | 2003-10-24 | 2009-05-26 | Fujitsu Microelectronics Limited | Semiconductor device group and method for fabricating the same, and semiconductor device and method for fabricating the same |
| TWI440981B (zh) * | 2003-12-03 | 2014-06-11 | 尼康股份有限公司 | Exposure apparatus, exposure method, and device manufacturing method |
| US7817175B2 (en) * | 2005-08-30 | 2010-10-19 | Samsung Mobile Display Co., Ltd. | Laser induced thermal imaging apparatus and fabricating method of organic light emitting diode using the same |
| KR100711878B1 (ko) * | 2005-08-30 | 2007-04-25 | 삼성에스디아이 주식회사 | 레이저 열 전사 장치 및 레이저 열 전사 방법 |
| JP2007062354A (ja) * | 2005-08-30 | 2007-03-15 | Samsung Sdi Co Ltd | レーザ熱転写ドナーフィルム、レーザ熱転写装置、レーザ熱転写法及び有機発光素子の製造方法 |
| JP2007128845A (ja) * | 2005-11-04 | 2007-05-24 | Samsung Sdi Co Ltd | レーザ熱転写装置及びレーザ熱転写方法 |
| JP2007128844A (ja) * | 2005-11-04 | 2007-05-24 | Samsung Sdi Co Ltd | レーザ熱転写装置及びレーザ熱転写方法そしてこれを利用した有機発光表示素子 |
| JP7383490B2 (ja) * | 2020-01-07 | 2023-11-20 | 株式会社エスケーエレクトロニクス | フォトマスク |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5630129A (en) | 1979-08-21 | 1981-03-26 | Agency Of Ind Science & Technol | Manufacture of photomask |
| US4684971A (en) | 1981-03-13 | 1987-08-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Ion implanted CMOS devices |
| JPS5922050A (ja) | 1982-07-28 | 1984-02-04 | Victor Co Of Japan Ltd | ホトマスク |
| JP2566048B2 (ja) | 1990-04-19 | 1996-12-25 | シャープ株式会社 | 光露光用マスク及びその製造方法 |
| DE69131658T2 (de) | 1990-06-25 | 2000-04-27 | Matsushita Electronics Corp | Licht- oder strahlungsempfindliche Zusammensetzung |
| JP3120474B2 (ja) | 1991-06-10 | 2000-12-25 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| JPH05289307A (ja) | 1992-04-13 | 1993-11-05 | Matsushita Electric Ind Co Ltd | レチクルおよびレチクル製造方法 |
| US5556724A (en) | 1992-11-10 | 1996-09-17 | Dai Nippon Printing Co., Ltd. | Phase shift photomask and method of producing same |
| US5376483A (en) | 1993-10-07 | 1994-12-27 | Micron Semiconductor, Inc. | Method of making masks for phase shifting lithography |
| KR0170686B1 (ko) | 1995-09-13 | 1999-03-20 | 김광호 | 하프톤 위상반전마스크의 제조방법 |
| JP3619664B2 (ja) | 1997-03-24 | 2005-02-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JPH1165083A (ja) | 1997-08-14 | 1999-03-05 | Hitachi Ltd | 半導体装置の製造方法ならびにフォトマスクおよびその製造方法 |
| JP3178391B2 (ja) | 1997-10-24 | 2001-06-18 | 日本電気株式会社 | フォトマスクの設計方法 |
| US5948572A (en) | 1997-11-26 | 1999-09-07 | United Microelectronics Corp. | Mixed mode photomask for nikon stepper |
| US5989760A (en) | 1998-03-18 | 1999-11-23 | Motorola, Inc. | Method of processing a substrate utilizing specific chuck |
| JP2001235850A (ja) * | 2000-02-24 | 2001-08-31 | Sony Corp | フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法 |
-
2001
- 2001-10-12 JP JP2001314812A patent/JP2003121977A/ja not_active Withdrawn
-
2002
- 2002-09-30 US US10/259,397 patent/US6939649B2/en not_active Expired - Fee Related
- 2002-10-11 KR KR1020020061988A patent/KR20030030964A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010175697A (ja) * | 2009-01-28 | 2010-08-12 | Toppan Printing Co Ltd | 濃度分布マスク |
| JP2012073326A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | フォトマスク、フォトマスクブランク及びフォトマスクの製造方法 |
| JP2016156857A (ja) * | 2015-02-23 | 2016-09-01 | Hoya株式会社 | フォトマスク、フォトマスクセット、フォトマスクの製造方法、及び表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030030964A (ko) | 2003-04-18 |
| US20030073038A1 (en) | 2003-04-17 |
| US6939649B2 (en) | 2005-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101531761B1 (ko) | 단일 노출을 사용하여 복수의 층 패턴을 정의하는 방법 | |
| US9685367B2 (en) | Photomask for forming multiple layer patterns with a single exposure | |
| JP3768794B2 (ja) | 半導体集積回路装置の製造方法 | |
| US20030152873A1 (en) | Fabrication method of semiconductor integrated circuit device | |
| JP3576156B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3363799B2 (ja) | デバイスの構造部分の配置方法およびデバイス | |
| JP2003121977A (ja) | 半導体集積回路装置の製造方法およびマスク | |
| TW533492B (en) | Method of manufacturing a semiconductor device | |
| US7859645B2 (en) | Masks and methods of manufacture thereof | |
| US11664311B2 (en) | Method and structure to reduce cell width in semiconductor device | |
| JP2001235850A (ja) | フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法 | |
| CN109935515B (zh) | 形成图形的方法 | |
| JP2003140320A (ja) | マスクの製造方法および半導体集積回路装置の製造方法 | |
| US20170031239A1 (en) | Structuring over topography | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| JP2001250756A (ja) | 半導体集積回路装置の製造方法 | |
| US11963348B2 (en) | Integrated circuit read only memory (ROM) structure | |
| JP3827572B2 (ja) | マルチチップモジュールの製造方法 | |
| US11404553B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20230260984A1 (en) | Semiconductor structure including boundary header cell and method for manufacturing the same | |
| US20230197145A1 (en) | Integrated circuit device and manufacturing method of the same | |
| JP2013221986A (ja) | ハーフトーン型位相シフトマスクおよびその製造方法並びにそれを用いた半導体装置の製造方法 | |
| US8426114B2 (en) | L-shaped feature, method of making an L-shaped feature and method of making an L-shaped structure | |
| TW469506B (en) | Pattern transfer method | |
| KR20030018751A (ko) | 반도체 제조용 노광 마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060317 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070213 |