KR20030018751A - 반도체 제조용 노광 마스크 - Google Patents

Abstract

본 발명은 노광 공정에서 플레어 노이즈(Flare noise)에 의해 유발되는 패턴 임계치수(Critical Dimension)의 변동을 방지하기 위한 새로운 레이아웃의 노광 마스크을 개시하며, 개시된 본 발명의 반도체 제조용 노광 마스크는, 투광성 기판 상에 소정 형상으로 차광 패턴이 형성된 구조이며, 스크라이브 라인에 의해 구획되는 수 개의 칩들로 이루어진 웨이퍼의 노광시에 사용되는 반도체 제조용 노광 마스크에 있어서, 상기 스크라이브 라인에 대응하는 마스크 영역이 차광된 것을 특징으로 한다. 또한, 본 발명의 반도체 제조용 노광 마스크는, 테스트 패턴이 형성될 웨이퍼 영역에 대응하는 마스크 영역의 외측이 차광된 것을 특징으로 한다.

Description

반도체 제조용 노광 마스크{EXPOSURE MASK FOR SEMICONDUCTOR MANUFACTURE}

본 발명은 반도체 제조 공정에 관한 것으로, 보다 상세하게는, 플레어 노이즈(Flare noise)에 의해 유발되는 패턴 임계치수(Critical Dimension)의 변동을 방지하기 위한 새로운 레이아웃의 반도체 제조용 노광 마스크에 관한 것이다.

주지된 바와 같이, 반도체 제조 공정에서 콘택홀을 포함한 각종 패턴들은 포토리소그라피(Photolithography) 공정을 통해 형성된다. 이러한 포토리소그라피 공정은 식각 대상층 상에 감광성 중합체(이하, 감광막이라 칭함)를 도포하는 공정과, 도포된 감광막을 선택적으로 노광하는 공정, 및 노광되거나 노광되지 않은 감광막 부분을 제거하여 소정 형상의 감광막 패턴을 형성하는 현상 공정을 포함하며, 또한, 감광막 패턴을 형성한 후에는 상기 감광막 패턴을 이용한 식각 공정을 수행하게 된다.

여기서, 상기 감광막에 대한 노광은 임의의 형상으로된 노광 마스크를 사용하여 수행하며, 상기 노광 마스크는 투광성의 석영(quartz) 기판 상에 비투광성의 크롬(Cr)이 형성되어 구성된다.

한편, 상기한 노광 마스크는 일반적으로 웨이퍼 크기에 비하여 상대적으로 작은 크기를 갖는다. 이 때문에, 상기 노광 마스크를 이용한 1회의 노광(field)으로는 웨이퍼의 전 영역에 대한 노광을 행할 수 없으며, 그래서, 통상의 노광 공정은 웨이퍼의 특정 영역에 대한 노광을 행한 후, 노광 마스크를 일정 거리만큼 쉬프트시킨 상태로 노광하는 것을 반복하는 방식으로 수행되고 있다.

그러나, 종래의 노광 마스크를 이용한 노광 공정은 다음과 같은 문제점이 있다.

먼저, 디램의 소자분리막/게이트/비트라인과, 에스램의 소자분리막/게이트/제1금속배선, 그리고, 플래쉬 메모리 소자의 소자분리막/폴리1레이어/게이트 등을 형성하기 위한 노광 공정에서 사용되는 노광 마스크는 노광이 이루어지는 영역에 대응하는 마스크 영역과 웨이퍼의 스크라이브 라인에 대응하는 마스크 영역이 모두 크롬 처리되지 않는다.

이 때문에, 상기 레이어들(layers)의 형성을 위한 노광시에는, 도 1 및 도 2에 도시된 바와 같이, 스크라이브 라인(SL)이 교차하는 지역(A) 및 필드들(10)이 중첩되는 지역(B)에 인접 배치된 셀 패턴들에서 플레어 노이즈(Flare noise)에 의한 에어리얼 이미지(aerial image)의 쉬프트가 유발되어 임계 치수(Critical Dimension)가 작아지는 현상이 발생된다.

여기서, 도 1은 하나의 필드 내에서의 플레어 노이즈 발생을 설명하기 위한 도면이고, 도 2는 필드 중첩에 의한 플레어 노이즈 발생을 설명하기 위한 도면이다. 그리고, 미설명된 도면부호 1은 셀 영역을 나타낸다.

다음으로, 통상의 반도체 제조 공정에서는 셀 블럭(C/B)과 이격된 웨이퍼 영역에 소정의 테스트 패턴(4)을 형성시키며, 이에 따라, 이에 대응하는 마스크 영역은 크롬 처리가 되지 않는다.

그런데, 이 경우에도 크롬 처리되지 않은 마스크 영역(이하, 클리어 영역)을 통해 들어간 빛에 의해 테스트 패턴(4)의 임계치수가 영향을 받게 되는 바, 소망하는 임계 치수의 테스트 패턴을 얻지 못한다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 플레어 노이즈에 의해 유발되는 패턴 임계치수의 변동(variation)을 방지할 수 있는 반도체 제조용 노광 마스크를 제공함에 그 목적이 있다.

도 1은 하나의 필드(field) 내에서의 플레어 노이즈(Flare noise) 발생을 설명하기 위한 도면.

도 2는 필드간의 중첩에 의한 플레어 노이즈 발생을 설명하기 위한 도면.

도 3은 넓은 클리어(Clear) 필드에서의 플레어 노이즈 발생을 설명하기 위한 도면.

도 4는 본 발명의 실시예에 따른 노광 마스크를 설명하기 위한 도면.

도 5 및 도 6은 본 발명의 다른 실시예에 따른 노광 마스크를 설명하기 위한 도면.

도 7은 본 발명의 또 다른 실시예에 따른 노광 마스크를 설명하기 위한 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 셀 영역 4 : 테스트 패턴

10 : 필드 11 : 셀 마스크 영역

12 : 차광 영역 14,24,34 : 노 크롬 영역

20,30,40 : 노광 마스크 22,32 : 차광 패턴

SL : 스크라이브 라인 C/B : 셀 블럭

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 제조용 노광 마스크는, 투광성 기판 상에 소정 형상으로 차광 패턴이 형성된 구조이며, 스크라이브 라인에 의해 구획되는 수 개의 칩들로 이루어진 웨이퍼의 노광시에 사용되는 반도체 제조용 노광 마스크에 있어서, 상기 스크라이브 라인에 대응하는 마스크 영역이 차광된 것을 특징으로 한다.

또한, 본 발명의 반도체 제조용 노광 마스크는, 투광성 기판 상에 테스트 패턴을 형성하기 위한 소정 형상의 차광 패턴이 형성된 구조를 포함하며, 스크라이브 라인에 의해 구획되는 수 개의 칩들로 이루어진 웨이퍼의 노광시에 사용되는 반도체 제조용 노광 마스크에 있어서, 상기 테스트 패턴이 형성될 웨이퍼 영역에 대응하는 마스크 영역의 외측이 차광된 것을 특징으로 한다.

(실시예)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.

도 4는 본 발명의 실시예에 따른 반도체 제조용 노광 마스크를 설명하기 위한 도면들로서, 도면부호 1은 셀 영역을, 11은 셀 마스크 영역을, 12는 크롬 처리된 차광 영역을, 14는 크롬 처리되지 않은 노(No) 크롬 영역을, 그리고, 20은 노광 마스크를 각각 나타낸다.

도시된 바와 같이, 본 발명의 노광 마스크(10)는 하나의 필드 내에서 스크라이브 라인(SL)이 교차되는 지역에서의 플레어 노이즈에 의한 셀 패턴의 임계치수 변동이 유발되는 것이 방지되도록 상기 스크라이브 라인(SL)에 대응하는 마스크 영역이 크롬 처리에 의해 차광 영역(12)으로 된다.

또한, 셀 영역에 대응하는 셀 마스크 영역(11)과 스크라이브 라인(SL)에 대응하는 차광 영역(12)은 반도체 제조 공정 동안에 폴리실리콘이나 금속 등에 의해 칩과 칩 사이에 전류가 통하는 것을 방지하기 위해 절연되며, 이를 위해, 마스크 상에서는 크롬 처리되지 않으며, 이러한 노 크롬 영역(14)은 적어도 1∼2㎛의 폭을 갖도록 구비된다.

이와 같은 본 발명의 노광 마스크(20)를 이용하여 노광 공정을 수행하면, 스크라이브 라인(SL)에 대응하는 마스크 영역으로 들어오는 빛이 차단되기 때문에, 종래와 비교해서 스크라이브 라인(SL)의 교차 지역에 인접 배치된 셀 패턴들의 임계 치수 변동은 방지된다. 아울러, 필드들이 중첩되는 영역도 스크라이브 라인(SL)에 해당하므로, 결국, 필드들의 중첩에 의한 셀 패턴의 임계치수 변동도 방지된다.

도 5 및 도 6은 본 발명의 다른 실시예에 따른 반도체 제조용 노광 마스크를 설명하기 위한 도면이다.

도 5를 참조하면, 이 실시예에 따른 노광 마스크(30)는 스크라이브 라인(SL)에 대응하는 마스크 영역이 차광 영역이 되지만, 크롬 처리되는 것이 아니라 상기 영역에 차광 패턴(22)이 형성된다. 마찬가지로, 상기 차광 패턴(22)은 1∼2㎛의 폭을 갖는 노 크롬 영역(24)에 의해 셀 영역에 대응하는 마스크 영역과 절연된다.

여기서, 상기 차광 패턴(22)은, 도 6에 도시된 바와 같이, 사진틀 형상의 제1패턴(22a)과, 상기 제1패턴(22a)의 좌측 및 하측 각각에 연결된 제2패턴(22b)을 포함하며, 이때, 상기 제1 및 제2패턴(22a, 22b)의 폭은 0.5∼1㎛ 정도이고, 상기 제1패턴(22a)과 제2패턴(22b)을 포함한 폭은 2∼4㎛ 정도이다. 특히, 이러한 차광 패턴들(22)은 상호 연결시킴으로써 디펙트 소오스(defect source)가 되는 것을 방지한다.

이와 같이 스크라이브 라인(SL)에 대응하는 마스크 영역에 차광 패턴(22)을 형성할 경우에는 전술한 실시예와 마찬가지로 크롬 처리한 것과 동일한 효과, 즉, 스크라이브 라인(SL)에 대응하는 마스크 영역을 통해 들어가는 빛이 제어되어, 플레어 노이즈가 방지되고, 그래서, 스크라이브 라인의 교차 지역에 인접 배치된 셀 패턴들의 임계 치수 변동을 방지할 수 있게 된다.

또한, 평탄화를 위한 CMP(Chemical Mechanical Polishing) 공정에서 발생할 수 있는 디싱(dishing) 현상을 방지할 수 있으며, 게다가, 스크라이브 라인(SL)에 형성되는 얼라인먼트키 및 오버레이 버어니어의 CMP 어택을 최소화시킬 수 있다.

도 7은 본 발명의 또 다른 실시예에 따른 반도체 제조용 노광 마스크를 설명하기 위한 도면이다.

이 실시예의 노광 마스크(40)는 테스트 패턴(4)이 형성되는 웨이퍼 영역에 대응하는 마스크 영역의 외측에 차광 패턴(32)이 형성된다. 상기 차광 패턴(32)은 크롬 처리되거나, 또는, 도 6에 도시된 패턴의 형성으로 이루어지며, 200∼1,000㎛의 폭을 갖는다. 아울러, 상기 차광 패턴(32)은 1∼2㎛의 폭을 갖는 노 크롬 영역(34)에 의해 셀 영역에 대응하는 마스크 영역과 절연된다.

이러한 노광 마스크(40)를 사용하여 노광 공정을 수행할 경우에는 상기 차광 패턴(32)에 의해 원치않는 마스크 영역에서의 빛의 과다 투과를 제어할 수 있으므로, 테스트 패턴의 임계 치수 변동을 방지할 수 있다.

이상에서와 같이, 본 발명은 마스크 상에서의 특정 부분에 차광 패턴을 형성하여 줌으로써, 원치않는 마스크 영역을 통한 과다한 빛의 투과를 제어할 수 있으며, 이에 따라, 플레어 노이즈에 기인하는 패턴의 임계 치수 변동을 방지할 수 있고, 그래서, 소망하는 패턴을 형성할 수 있음은 물론, 소자의 제조수율 및 신뢰성을 향상시킬 수 있다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (12)

1. 투광성 기판 상에 소정 형상으로 차광 패턴이 형성된 구조이며, 스크라이브 라인에 의해 구획되는 수 개의 칩들로 이루어진 웨이퍼의 노광시에 사용되는 반도체 제조용 노광 마스크에 있어서,

   상기 스크라이브 라인에 대응하는 마스크 영역이 차광된 것을 특징으로 하는 반도체 제조용 노광 마스크.
2. 제 1 항에 있어서, 상기 차광은 크롬 처리로 이루어지는 것을 특징으로 하는 반도체 제조용 노광 마스크.
3. 제 2 항에 있어서, 상기 크롬 처리된 영역과 상기 스크라이브 라인 내측의 패턴 형성 영역에 대응하는 마스크 영역 사이에 크롬 처리되지 않은 영역을 갖는 것을 특징으로 하는 반도체 제조용 노광 마스크.
4. 제 3 항에 있어서, 상기 크롬 처리되지 않은 영역의 폭은 1∼2㎛인 것을 특징으로 하는 반도체 제조용 노광 마스크.
5. 제 1 항에 있어서, 상기 차광은 차광 패턴에 의해 이루어지는 것을 특징으로 하는 반도체 제조용 노광 마스크.
6. 제 5 항에 있어서, 상기 차광 패턴은 사진틀 형상의 제1패턴과, 상기 제1패턴의 일측 및 하측 각각에 연결된 제2패턴들을 포함하는 것을 특징으로 하는 반도체 제조용 노광 마스크.
7. 제 6 항에 있어서, 상기 제1 및 제2패턴의 폭은 0.5∼1㎛이고, 상기 제1패턴과 제2패턴을 포함한 폭은 2∼4㎛인 것을 특징으로 하는 반도체 제조용 노광 마스크.
8. 투광성 기판 상에 테스트 패턴을 형성하기 위한 소정 형상의 차광 패턴이 형성된 구조를 포함하며, 스크라이브 라인에 의해 구획되는 수 개의 칩들로 이루어진 웨이퍼의 노광시에 사용되는 반도체 제조용 노광 마스크에 있어서,

   상기 테스트 패턴이 형성될 웨이퍼 영역에 대응하는 마스크 영역의 외측에 차광 패턴이 형성된 것을 특징으로 하는 반도체 제조용 노광 마스크.
9. 제 8 항에 있어서, 상기 차광 패턴은 크롬 처리 또는 더미 패턴으로 이루어진 것을 특징으로 하는 반도체 제조용 노광 마스크.
10. 제 9 항에 있어서, 상기 차광 패턴은 사진틀 형상인 것을 특징으로 하는 반도체 제조용 노광 마스크.
11. 제 10 항에 있어서, 상기 차광 패턴의 폭은 200∼1,000㎛인 것을 특징으로 하는 반도체 제조용 노광 마스크.
12. 제 11 항에 있어서, 상기 차광 패턴과 테스트 패턴 형성 영역에 대응하는 마스크 영역 사이에 크롬 처리되지 않은 영역을 갖는 것을 특징으로 하는 반도체 제조용 노광 마스크.