KR100752180B1 - 반도체 소자의 콘택홀 형성방법 - Google Patents

Abstract

본 발명은 소자의 신뢰성과 포퍼먼스를 향상시킬 수 있도록 CS나 비아홀로 사용되는 콘택홀을 형성하기에 알맞은 반도체 소자의 콘택홀 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체 소자의 콘택홀 형성방법은 더미 영역과 활성영역이 정의되어 있는 반도체 기판에 콘택홀을 형성하는 방법에 있어서, 상기 반도체 기판상에 층간절연막을 증착하는 단계, 상기 층간절연막상에 감광막을 도포하는 단계, 상기 활성영역의 빛 투과율이 상기 더미영역보다 큰 포토 마스크를 이용해서, 상기 감광막을 패터닝하는 단계, 상기 패터닝된 감광막과 상기 층간절연막을 식각하여 활성영역에 콘택홀을 형성하는 단계를 특징으로 한다.

콘택홀, 포토 마스크, 투과율

Description

반도체 소자의 콘택홀 형성방법{method for fabricating contact hole of semiconductor device}

도 1a 내지 도 1c는 종래 기술에 따른 콘택홀 형성방법을 나타낸 공정 단면도

도 2a와 도 2b는 격리된 패턴과 밀집된 패턴에서의 콘택홀의 사이즈를 비교한 도면

도 3은 종래의 콘택홀의 오픈 불량이 발생한 도면

도 4a 내지 도 4c는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성방법을 나타낸 공정 단면도

* 도면의 주요 부분에 대한 부호의 설명 *

40 : 반도체 기판 41 : 층간절연막

42 : 감광막 43 : 포토 마스크

43a : 투광부 43b : 부분 투광부

43c : 차광부 44a : 콘택홀

44b : 홈

본 발명은 반도체 소자에 대한 것으로, 특히 소자의 신뢰성과 포퍼먼스를 향상시킬 수 있도록 CS나 비아홀로 사용되는 콘택홀을 형성하기에 알맞은 반도체 소자의 콘택홀 형성방법에 관한 것이다.

현재 반도체 공정에서는 패턴 의존(Pattern Dependency)에 의한 프로세스의 영향을 최소화하기 위해 액티브(Active)나 폴리(Poly) 및 메탈층(Metal layer)에 대하여 디바이스 동작과 관련된 실제 패턴 이외에 일정한 룰(Rule)을 이용하여 더미 패턴(Dummy pattern)들을 그려 넣어왔다.

그러나 CS나 Via 등 콘택(Contact)과 관련된 패턴에 대해서는 기존과 같은 방식의 더미 패턴(Dummy pattern) 삽입을 실시 할 경우 상부층과 하부층을 연결 시켜줌으로써 디바이스가 정상적으로 동작하지 못하는 경우가 발생하는 이유로 CS 및 Via 에 대한 더미 패턴(Dummy pattern)을 그려 넣지 않았다.

그러나, 이와 같이 더미 패턴(Dummy pattern) 없이 그려져 있는 CS 및 Via의 경우 심각한 ID bias(Isolation pattern 과 Dense pattern 간의 CD Bias 차이)를 유지한 상태로 공정을 진행해야 했으며, CS 나 Via 의 마무리 공정인 CMP 공정에서의 균일성이 부족한 것을 그대로 가져가야 했다.

또한, 공정 진행 시 폴리머(Polymer)를 형성시키는 식각(RIE) 공정의 경우 패턴 밀도(Pattern density)에 따라 CS나 Via 하부에 폴리머(Polymer) 형성 정도가 다르다. 이 때문에 CS나 Via를 형성시키는 층의 막질이나 두께(Thickness)등이 같더라도 패턴 밀도(Pattern density)의 차이에 따라 CS가 오픈되지 않거나 오픈되지 않은 Via와 같은 결합(Defect)이 생겨서 소자(Device)의 신뢰성 및 퍼포먼스에 심각한 영향을 줄 수 있다.

이하, 첨부 도면을 참조하여 종래의 반도체 소자의 콘택홀 형성방법에 대하여 설명하면 다음과 같다.

도 1a 내지 도 1c는 종래 기술에 따른 콘택홀 형성방법을 나타낸 공정 단면도이고, 도 2a와 도 2b는 격리된 패턴과 밀집된 패턴에서의 콘택홀의 사이즈를 비교한 도면이며, 도 3은 종래의 콘택홀의 오픈 불량이 발생한 도면이다.

먼저, 도 1a에 도시한 바와 같이, 스위칭을 위한 소자나 배선(미도시)이 형성된 반도체기판(10)상에 층간절연막(11)을 증착하고, 층간절연막(11)상에 감광막(12)을 도포한다.

이후에, CS나 비아홀(Via hole)을 형성할 부분은 빛이 투과되는 투광부(13a)이고, 그 이외의 부분은 빛이 투과되지 않는 차광부(13b)인 포토 마스크(13)를 상기 감광막(12) 상부에 배치시킨다.

다음에, 도 1b에 도시한 바와 같이, 상기 포토 마스크(13)를 이용해서 상기 감광막(12)을 선택적으로 노광 및 현상해서 투광영역에 대응되는 부분의 층간절연막(11)이 드러나도록 감광막(12)을 패터닝한다.

그리고 도 1c에 도시한 바와 같이, 상기 패턴된 감광막(12)을 마스크로 상기 층간절연막(11)을 식각하여 CS나 비아홀로 사용되는 콘택홀(14a, 14b)을 형성한다.

상술한 종래의 기술에서는 더미 CS나 더미 비아홀로 사용되는 더미 콘택홀은 형성되지 않는다.

상기와 같이 더미(Dummy) 콘택홀이 없기 때문에, 실제로 소자 동작에 사용되는 콘택홀은 콘택홀들이 격리된 영역과 밀집된 영역 즉, ID(Isolation pattern과 Dense pattern) 영역에서 콘택홀의 사이즈가 다르게 나타날 수 있다.

도 2a와 도 2b에 도시한 바와 같이, 콘택홀이 격리된 영역(도 2a)이 밀집된 영역(도 2b)보다 콘택홀의 사이즈가 작은 콘택홀의 사이즈 불균일 문제가 발생한다.

이를 극복하기 위해 종래에는 OPC(Optical Proximity Correction) 외에는 방안이 없었다.

또한, 하부 층간절연막의 막질이나 두께(Thickness) 등의 차이가 없음에도 불구하고 패턴 밀도(Pattern density)에 따라 폴리머(Polymer) 형성 정도의 차이가 생겨, 도 3에 도시한 바와 같이, 격리된 영역의 CS나 비아홀로 사용되는 콘택홀(14a)이 오픈되지 않는 오픈 불량 문제가 발생될 수 있다.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 소자의 신뢰성과 포퍼먼스를 향상시킬 수 있도록 CS나 비아홀로 사용되는 콘택홀을 형성하기에 알맞은 반도체 소자의 콘택홀 형성방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택홀 형성방법은 더미 영역과 활성영역이 정의되어 있는 반도체 기판에 콘택홀을 형성하는 방법에 있어서, 상기 반도체 기판상에 층간절연막을 증착하는 단계, 상기 층간절연 막상에 감광막을 도포하는 단계, 상기 활성영역의 빛 투과율이 상기 더미영역보다 큰 포토 마스크를 이용해서, 상기 감광막을 패터닝하는 단계, 상기 패터닝된 감광막과 상기 층간절연막을 식각하여 활성영역에 콘택홀을 형성하는 단계를 특징으로 한다.

상기 포토 마스크는 활성영역의 일영역에 대응되는 부분에 투광부와, 상기 더미영역의 일영역에 대응되는 부분에 부분 투광부가 대응되도록 형성되어 있음을 특징으로 한다.

상기 활성영역의 투광부에 대응되는 부분의 상기 층간절연막은 드러나고, 상기 더미영역의 부분 투광부에 대응되는 부분은 일부 남도록 상기 감광막이 패터닝되는 것을 특징으로 한다.

상기 활성영역에 콘택홀을 형성하는 공정에서, 상기 더미영역의 상기 층간절연막은 오픈되지 못하고 일정 깊이를 갖는 홈만이 형성됨을 특징으로 한다.

상기 더미영역에 대응되는 상기 포토 마스크에는 여러 투과율을 갖는 복수개의 부분 투광부가 위치되는 것을 더 포함함을 특징으로 한다.

본 발명은 반도체 소자의 콘택홀을 형성함에 있어서, 더미 영역 형성시 기존에 그냥 패턴(pattern)을 그려 넣는 방식에서 벗어나 실제 소자 동작과 관련된 패턴(pattern)과 더미 패턴(Dummy pattern) 각각에 대한 빛 투과율을 다르게 적용한 패턴(pattern) 공정을 이용함으로써, 안정적인 CS나 비아홀(Via hole) 공정을 완성하는 것에 그 특징이 있다. 이때, CS는 메탈1 콘택홀을 의미하고, 비아홀은 메탈층과 메탈층을 연결시켜주는 콘택홀을 의미한다.

이하, 첨부 도면을 참조하여 좀 더 자세하게 본 발명의 바람직한 실시예에 따른 반도체 소자의 콘택홀 형성방법에 대하여 설명하면 다음과 같다.

도 4a 내지 도 4c는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성방법을 나타낸 공정 단면도이다.

본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성방법은, 도 4a에 도시한 바와 같이, 더미 영역과 활성영역이 정의되어 있고, 스위칭을 위한 소자나 배선(미도시)이 형성된 반도체 기판(40)상에 층간절연막(41)을 증착하고, 층간절연막(41)상에 감광막(42)을 도포한다.

이후에, 활성영역의 CS나 비아홀(Via hole)로 사용될 콘택홀을 형성할 부분은 빛이 투과되는 투광부(43a)이고, 더미영역의 CS나 비아홀(Via hole)로 사용될 콘택홀을 형성할 부분은 부분 투광부(43b)이고, 그 이외의 부분은 빛이 투과되지 않는 차광부(43c)인 포토 마스크(43)를 상기 감광막(42) 상부에 배치시킨다.

즉, 상기 활성영역의 일영역으로의 빛 투과율이 상기 더미영역의 일영역의 빛 투과율보다 큰 포토 마스크(43)를 감광막(42) 상부에 배치시킨다.

다음에, 도 4b에 도시한 바와 같이, 투광부(43a)와 부분 투광부(43b)와 차광부(43c)로 나뉘어진 상기 포토 마스크(43)를 이용해서 상기 감광막(42)을 선택적으로 노광 및 현상한다.

이에 의해서 활성영역의 투광부(43a)에 대응되는 부분의 층간절연막(41)은 드러나고, 더미영역의 부분 투광부(43b)에 대응되는 부분은 일부 남도록 감광막(42)이 패터닝된다.

다음에, 도 4c에 도시한 바와 같이, 상기 패턴된 감광막(42)과 상기 층간절연막(41)을 식각하여 활성영역에는 CS나 비아홀로 사용되는 콘택홀(44a)을 형성한다.

이때, 더미영역에 CS나 비아홀을 형성할 영역에는 패턴된 감광막(42)이 일정 두께를 갖고 있으므로, 오픈되지 못하고 층간절연막(41)에 일정 깊이를 갖는 홈(44b)만이 형성된다.

상기에서 감광막(42)의 두께는 감광막(42)과 층간절연막(41)을 일련의 공정으로 식각할 때 활성영역에 콘택홀을 형성할 수 있을 정도의 두께를 갖도록 형성한다.

상기에서 더미영역에 대응되는 상기 포토 마스크(43)에는 더미영역의 콘택홀 위치와 콘택 특성에 따라 한 포토 마스크(reticle) 내에 여러 투과율을 갖는 복수개의 부분 투광부를 위치시킬 수 있다.

그리고, 상기와 같이 콘택홀을 형성한 다음에는 도면에는 도시되지 않았지만, 콘택홀에 베리어층과 텅스텐으로 콘택홀을 채운후에 화학적 기계적 연마공정(CMP)을 진행한다.

이때, 알루미늄 배선 형성 공정의 경우에는 베리어(Barrier)층과 텅스텐(W)을 채운 뒤 CMP로 완성하며, 구리 배선 형성 공정의 경우에는 CS는 알루미늄 배선 형성 공정과 동일하게 진행하나 비아홀(Via hole)의 경우에는 트랜치(trench) 공정과 기타 베리어층 및 구리를 채운후에 CMP 공정을 진행하여 해당 공정을 완성시킨다.

상술한 본 방법은 0.18㎛ 부터 90㎛ 이상의 선폭 디바이스까지 다양하게 적용할 수 있으며, 그 기술적 구현에 있어서도 커다란 어려움이 없을 뿐만 아니라, 추가적인 투자도 필요하지 않다는 장점이 있다. 그리고, 상기 공정은 폴리 실리콘(Poly) 및 메탈층(Metal layer)의 더미 패턴(Dummy pattern) 형성시에도 적용할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.

상기와 같은 본 발명에 반도체 소자의 콘택홀 형성방법은 다음과 같은 효과가 있다.

활성영역과 더미영역에 빛 투과율이 다른 포토 마스크를 이용해서 CS나 비아홀로 사용되는 콘택홀을 형성함으로써, 오픈 불량 없는 신뢰성 있고 포퍼먼스를 향상시킬 수 있는 콘택홀을 형성할 수 있다.

Claims (5)

1. 더미 영역과 활성영역이 정의되어 있는 반도체 기판에 콘택홀을 형성하는 방법에 있어서,

   상기 반도체 기판상에 층간절연막을 증착하는 단계,

   상기 층간절연막상에 감광막을 도포하는 단계,

   상기 활성영역의 빛 투과율이 상기 더미영역보다 큰 즉, 활성영역의 일영역에 대응되는 부분에 투광부와, 상기 더미영역의 일영역에 대응되는 부분에 부분 투광부가 대응되는 포토 마스크를 이용해서, 상기 감광막을 패터닝하는 단계,

   상기 패터닝된 감광막과 상기 층간절연막을 식각하여 활성영역에 콘택홀을 형성할 때, 상기 더미영역의 상기 층간절연막은 오픈되지 못하고 일정 깊이를 갖는 홈만이 형성되는 단계를 특징으로 하는 반도체 소자의 콘택홀 형성방법.
2. 삭제
3. 제 1 항에 있어서,

   상기 활성영역의 투광부에 대응되는 부분의 상기 층간절연막은 드러나고, 상기 더미영역의 부분 투광부에 대응되는 부분은 일부 남도록 상기 감광막이 패터닝되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
4. 삭제
5. 제 1 항에 있어서,

   상기 더미영역에 대응되는 상기 포토 마스크에는 여러 투과율을 갖는 복수개의 부분 투광부가 위치되는 것을 더 포함함을 특징으로 하는 반도체 소자의 콘택홀 형성방법.

Images