KR19990003483A - 반도체 소자의 제조 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

본 발명은 한 번의 마스킹 공정으로 콘택 홀 패턴과 상부층 패턴을 동시에 형성할 수 있는 반도체 소자의 제조 방법에 관한 것임.

2. 발명이 해결하고자 하는 기술적 과제

종래의 반도체 소자 제조 방법에서 콘택 홀을 형성하기 위해 콘택 홀 마스크를 이용한 식각을 실시한 후 상부층 패턴을 형성하기 위해 상부층 패턴 마스크을 이용한 식각을 실시하여 두 번의 마스크 및 식각 공정을 필요로 하므로 콘택 홀에 상부층 패턴을 오버랩(overlap)시키기 위해 상당한 기술력을 필요로 하며, 또한 소자의 고집적화에 방해 요인으로 작용하는 문제점이 있음.

3. 발명의 해결 방법의 요지

광 투과율이 서로 다른 영역을 갖는 레티클을 이용하여 한 번의 마스크 및 식각 공정으로 콘택 홀 패턴과 상부층 패턴을 동시에 형성함.

Description

반도체 소자의 제조 방법

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 한 번의 마스킹 공정으로 콘택 홀 및 상부층 패턴을 형성할 수 있는 반도체 소자의 제조 방법에 관한 것이다.

종래의 반도체 소자 제조 방법에서 상부층과 하부층을 연결해 주기 위한 콘택 홀 형성하고, 상부층을 형성한 후 패터닝하는 방법을 사용한다. 이러한 방법에서 콘택 홀을 형성하기 위해 콘택 홀 마스크를 이용한 식각을 실시한 후 상부층 패턴을 형성하기 위해 상부층 패턴 마스크을 이용한 식각을 실시하므로 두 번의 마스크 및 식각 공정을 필요로 한다. 그러나, 이러한 방법은 콘택 홀에 상부층 패턴을 오버랩(overlap)시키기 위해 상당한 기술력을 필요로 하며, 또한 소자의 고집적화에 방해 요인으로 작용한다.

따라서, 본 발명은 콘택 홀과 상부층 패턴을 하나의 레티클로 마스킹하여 공정 단순화를 통한 생산성 향상을 도모할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명은 실리콘 기판 상부에 산화막 및 제 1 폴리실리콘막을 순차적으로 형성하는 단계와, 상기 제 1 폴리실리콘막 상부에 감광막을 도포한 후 빛의 투과율이 서로 다른 영역을 갖는 레티클을 이용하여 상기 감광막의 선택된 영역을 노광하는 단계와, 상기 감광막의 전면에 플라즈마 식각을 실시하여 노광된 영역을 제거하는 단계와, 계속적인 플라즈마 식각에 의해 완전히 노광된 영역의 감광막 하부의 실리콘 기판이 노출될 때까지 제 1 폴리실리콘막 및 산화막을 제거하여 콘택 홀을 형성하는 단계와, 상기 노광되지 않은 영역의 감광막을 제거한 후 전체 구조 상부에 제 2 폴리실리콘막을 형성하는 단계와, 상기 제 2 폴리실리콘막을 블랭킷 식각하여 상기 제 1 폴리실리콘막 측벽에 상기 제 1 폴리실리콘과 실리콘 기판을 연결하는 제 2 폴리실리콘 스페이서를 형성하는 단계로 이루어진 것을 특징으로 한다.

도 1(a) 내지 도 1(f)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.

* 도면의 주요 부분에 대한 부호 설명

1 : 실리콘 기판 2 : 산화막

3 : 제 1 폴리실리콘막 4 : 감광막

5 : 레티클 6 : 제 2 폴리실리콘막

7 : 제 2 폴리실리콘 스페이서

첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 1(a) 내지 도 1(f)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.

도 1(a)에 도시된 바와 같이 실리콘 기판(1) 상부에 산화막(2), 제 1 폴리실리콘막(3) 및 감광막(4)을 순차적으로 형성한다. 레티클(5)을 이용하여 감광막(4)의 선택된 영역을 노광한다. 본 발명에 따른 반도체 소자를 제조하기 위해서는 종래의 레티클과 다른 레트클을 사용해야 한다. 즉, 종래에는 빛을 100% 차단 또는 100% 투과하는 영역만 존재하는 레티클을 사용하였으나, 본 발명에서는 특정한 비율로 빛을 투과시키는 영역을 다르게 설정한 레티클을 사용한다. 도시된 바와 같은 예에서는 100%의 빛을 투과하는 영역(A)과 약 50%의 빛을 투과하는 영역(B)이 존재하는 레티클을 사용하므로써 감광막(4)에 완전히 노광된 영역(C)과 완전히 노광되지 않은 영역(D)이 존재한다. 이러한 레티클의 노광 정도는 감광막의 노광 깊이에 따라 다르게 설정할 수 있다.

도 1(b)는 노광된 영역을 현상하고 전면에 플라즈마 식각을 실시하여 노광된 영역의 감광막(4)을 제거한 단면도이다.

도 1(c)는 계속적인 플라즈마 식각에 의해 완전히 노광되지 않은 영역(제 1 영역)의 감광막이 제거되어 감광막이 전혀 없는 영역(제 2 영역)의 제 1 폴리실리콘막(3)이 제거되고 산화막(2)의 일정 부분까지 식각된 상태의 단면도이다.

도 1(d)는 제 1 영역의 산화막(2)이 완전히 제거되어 실리콘 기판(1)을 노출시켜 콘택 홀을 형성한 단면도로서, 제 2 영역의 제 1 폴리실리콘막(3)이 제거되고 산화막(2)의 일정 부위까지 식각된다.

도 1(e)는 감광막(4)을 제거한 후 전면에 제 2 폴리실리콘막(6)를 형성한 단면도로서, 제 2 폴리실리콘막(6)은 가능한 두껍게 형성한다.

도 1(f)는 제 2 폴리실리콘막(6)에 블랭킷(blanket) 식각을 실시하여 제 1 폴리실리콘막(3) 측벽에 제 2 폴리실리콘 스페이서(7)을 형성하여 제 1 폴리실리콘막(3)과 실리콘 기판(1)을 콘택 홀을 통해 연결한 단면도이다.

상술한 바와 같이 본 발명에 의하면 하나의 레티클로 콘택 홀 패턴과 상부층 패턴을 동시에 형성할 수 있어 공정을 단순화할 수 있으며, 콘택 홀 패턴과 상부층 패턴을 오버랩시키지 않아도 되므로 그 만큼의 공정 마진을 확보할 수 있어 고집적 반도체의 실현에 많은 공헌을 할 수 있다.

Claims (1)

1. 실리콘 기판 상부에 산화막 및 제 1 폴리실리콘막을 순차적으로 형성하는 단계와, 상기 제 1 폴리실리콘막 상부에 감광막을 도포한 후 빛의 투과율이 서로 다른 영역을 갖는 레티클을 이용하여 상기 감광막의 선택된 영역을 노광하는 단계와, 상기 감광막의 전면에 플라즈마 식각을 실시하여 노광된 영역을 제거하는 단계와, 계속적인 플라즈마 식각에 의해 완전히 노광된 영역의 감광막 하부의 실리콘 기판이 노출될 때까지 제 1 폴리실리콘막 및 산화막을 제거하여 콘택 홀을 형성하는 단계와, 상기 노광되지 않은 영역의 감광막을 제거한 후 전체 구조 상부에 제 2 폴리실리콘막을 형성하는 단계와, 상기 제 2 폴리실리콘막을 블랭킷 식각하여 상기 제 1 폴리실리콘막 측벽에 상기 제 1 폴리실리콘과 실리콘 기판을 연결하는 제 2 폴리실리콘 스페이서를 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.