KR20050064265A - 반도체 소자의 절연막 패터닝 방법 - Google Patents

반도체 소자의 절연막 패터닝 방법 Download PDF

Info

Publication number
KR20050064265A
KR20050064265A KR1020030095620A KR20030095620A KR20050064265A KR 20050064265 A KR20050064265 A KR 20050064265A KR 1020030095620 A KR1020030095620 A KR 1020030095620A KR 20030095620 A KR20030095620 A KR 20030095620A KR 20050064265 A KR20050064265 A KR 20050064265A
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
film
temperature
photoresist pattern
Prior art date
Application number
KR1020030095620A
Other languages
English (en)
Inventor
박동혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030095620A priority Critical patent/KR20050064265A/ko
Publication of KR20050064265A publication Critical patent/KR20050064265A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 소수성 상태의 막표면으로 인한 절연막 패턴 불량을 효과적으로 방지할 수 있는 반도체 소자의 절연막 패터닝 방법을 제공한다.
본 발명은 반도체 기판 상에 소수성 상태의 표면을 가지는 절연막을 증착하는 단계; 절연막의 표면을 친수성 상태로 변화시키는 단계; 및 변화된 절연막 상부에 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 절연막 패터닝 방법에 의해 달성될 수 있다. 여기서, 절연막은 산화막 또는 질화막으로 이루어지고, 절연막의 표면 변화는 절연막을 O2 플라즈마 처리에 의해 표면처리한 후, H2SO 4과 H2O2의 혼합용액에 의해 표면처리된 절연막을 습식세정하는 것으로 이루어진다.

Description

반도체 소자의 절연막 패터닝 방법{METHOD OF PATTERNING INSULATING LAYER FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 절연막 패터닝 방법에 관한 것이다.
일반적으로, 패터닝 공정은 패터닝될 소정의 물질막 상부에 포토레지스트막의 도포, 노광, 현상 및 베이킹(baking)으로 이루어진 포토리소그라피 공정에 의해 원하는 패턴의 형상으로 포토레지스트 패턴을 형성하고, 이 포토레지스트 패턴을 이용하여 물질막을 식각한 후, 포토레지스트 패턴을 제거하는 과정으로 이루어진다.
그러나, 물질막이 산화막 또는 질화막과 같은 절연막일 경우에는 막 표면이 소수성(hydrophobic) 상태를 가짐에 따라, 포토리소그파리 공정 후에는 도 1의 (a)(b) 및 (c)(d)와 같이 포토레지스트 패턴의 붕괴(collapse) 및 결함(defect) 등이 발생하고, 포토레지스트 패턴 제거 후에는 도 2와 같은 포토레지스트 스컴(scumm)이 발생한다. 이에 따라, 절연막 패턴 불량이 유발되어, 결국 제조원가 및 공정시간이 상승할 뿐만 아니라 소자의 수율 및 신뢰성을 저하시킨다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 소수성 상태의 막표면으로 인한 절연막 패턴 불량을 효과적으로 방지할 수 있는 반도체 소자의 절연막 패터닝 방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 소수성 상태의 표면을 가지는 절연막을 증착하는 단계; 절연막의 표면을 친수성 상태로 변화시키는 단계; 및 변화된 절연막 상부에 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 절연막 패터닝 방법에 의해 달성될 수 있다.
여기서, 절연막은 산화막 또는 질화막으로 이루어지고, 절연막의 표면 변화는 절연막을 O2 플라즈마 처리에 의해 표면처리한 후, H2SO4과 H 2O2의 혼합용액에 의해 표면처리된 절연막을 습식세정하는 것으로 이루어진다.
바람직하게, O2 플라즈마 처리는 O2/N2 개스를 사용하여 2000 내지 3000mTorr의 압력, 1000 내지 1500W의 전력 및 200 내지 250℃의 온도에서 50 내지 500초 동안 수행하고, 더욱 바람직하게는 2500mTorr의 압력, 1300W의 전력 및 210℃의 온도에서 수행하고, 이때 O2 개스 및 N2 개스의 유량은 각각 8200 sccm 및 900scc으로 조절한다.
또한, 습식세정은 H2SO4 :H2O2 의 부피비를 1 ∼ 150 : 1 로 조절하여, 60 내지 150℃의 온도에서 수행하고, 더욱 바람직하게는 습식세정은 H2SO4 :H2 O2 의 부피비를 50 : 1 로 조절하여 90℃의 온도에서 수행하거나, H2SO4 :H2O 2 의 부피비를 4 : 1로 조절하여 120℃의 온도에서 수행한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 3a 및 도 3b를 참조하여 본 발명의 실시예에 따른 절연막 패터닝 방법을 설명한다.
도 3a에 도시된 바와 같이, 반도체 기판(10) 상에 소수성 상태의 표면을 가지는 절연막(20)을 증착한다. 여기서, 절연막(20)은 산화막 또는 질화막으로 이루어진다.
도 3b에 도시된 바와 같이, 산소(O2) 플라즈마 처리에 의해 절연막(20)을 표면처리한 후, 황산(H2SO4)과 과산화수소(H2O2)의 혼합용액에 의해 표면처리된 절연막(20)을 습식세정하여, 절연막(20)의 표면을 친수성(hydrophilic) 상태로 변화시킨다.
여기서, O2 플라즈마 처리는 O2/N2 개스를 사용하여 2000 내지 3000mTorr의 압력, 1000 내지 1500W의 전력 및 200 내지 250℃의 온도, 바람직하게는 2500mTorr의 압력, 1300W의 전력 및 210℃의 온도에서, 50 내지 500초 동안 수행하며, 이때 O2 개스 및 N2 개스의 유량은 각각 8200 sccm 및 900scc으로 조절한다.
또한, 습식세정은 H2SO4 :H2O2 의 부피비를 1 ∼ 150 : 1 로 조절하여, 60 내지 150℃의 온도에서 수행하는데, 바람직하게는 H2SO4 :H2O2 의 부피비를 50 : 1 로 조절하여 90℃의 온도에서 수행하거나, H2SO4 :H2O2 의 부피비를 4 : 1로 조절하여 120℃의 온도에서 수행한다.
그 다음, 포토레지트막의 도포, 노광, 현상 및 베이킹으로 이루어진 포토리소그라피 공정에 의해, 친수성 상태로 표면이 변화된 절연막(20a) 상부에 절연막(20a)의 일부를 노출시키는 포토레지스트 패턴(30)을 형성한다. 이때, 절연막(20a)이 친수성 상태의 표면을 가짐에 따라, 포토레지스트 패턴에 종래와 같은 붕괴 및 결함 등이 발생되지 않는다(도 4 참조). 바람직하게, 포토레지스트막은 I-라인용 포토레지스트막, KrF용 포토레지스트막 또는 ArF용 포토레지스트막으로 이루어지고, 이러한 포토레지스트막은 각각 양성(positive) 포토레지스트막 또는 음성(negative) 포토레지스트막으로 이루어질 수 있다.
그 후, 도시되지는 않았지만, 포토레지스트 패턴(30)을 이용하여 절연막 (20a)을 식각한 후, 공지된 방법에 의해 포토레지스트 패턴(30)을 제거하여 절연막 패턴을 완성한다. 이때, 친수성 상태의 절연막(20a) 표면에 의해 포토레지스트 패턴(30)이 스컴을 유발하는 것 없이 완전히 제거됨에 따라 절연막 패턴의 불량이 발생되지 않는다.
상기 실시예에 의하면, 소수성 상태의 절연막 표면을 표면처리 및 습식세정에 의해 친수성 상태로 변화시킴으로써, 포토레지스트 패턴의 붕괴, 결함 및 스컴 등의 유발을 억제하여 절연막의 패턴 불량을 방지할 수 있게 된다. 이에 따라, 제조원가 및 공정시간을 감소시킬 수 있을 뿐만 아니라 소자의 수율 및 신뢰성을 향상시킬 수 있게 된다.
한편, 상기 실시예에서는 포토레지스트 패턴을 이용하여 절연막을 식각하는 경우에 대해서만 설명하였지만, 식각은 이루어지지 않더라도, 예컨대 이온주입공정에서의 스크린 절연막과 같이 절연막 상부에 포토레지스트 패턴을 형성하는 경우에도 동일하게 적용하여 실시할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 소수성 상태의 막표면으로 인한 절연막 패턴 불량을 효과적으로 방지할 수 있으므로, 제조 원가 및 공정시간을 감소시킬 수 있을 뿐만 아니라 소자의 수율 및 신뢰성을 향상시킬 수 있다.
도 1 및 도 2는 종래의 포토레지스트 패턴에서 발생되는 문제를 나타낸 도면으로서,
도 1의 (a)(b)는 포토레지스트 패턴이 붕괴된 경우를 나타내는 도면이고,
(c)(d)는 포토레지스트 패턴에 결함이 발생된 경우를 나타낸 도면.
도 2는 포토레지스트 패턴 제거 후 스컴이 발생된 경우를 나타낸 도면.
도 3a 및 도 3b는 본 발명의 실시예에 따른 반도체 소자의 절연막 패터닝 방법을 설명하기 위한 단면도.
도 4는 본 발명의 실시예에 따라 형성된 포토레지스트 패턴을 나타낸 도면.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판
20 : 소수성 상태의 표면을 가지는 절연막
20a : 친수성 상태로 표면이 변화된 절연막
30 : 포토레지스트 패턴

Claims (8)

  1. 반도체 기판 상에 소수성 상태의 표면을 가지는 절연막을 증착하는 단계;
    상기 절연막의 표면을 친수성 상태로 변화시키는 단계; 및
    상기 변화된 절연막 상부에 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 절연막 패터닝 방법.
  2. 제 1 항에 있어서,
    상기 절연막은 산화막 또는 질화막으로 이루어진 것을 특징으로 하는 반도체 소자의 절연막 패터닝 방법.
  3. 제 2 항에 있어서,
    상기 절연막의 표면 변화는 상기 절연막을 O2 플라즈마 처리에 의해 표면처리한 후, H2SO4과 H2O2의 혼합용액에 의해 상기 표면처리된 절연막을 습식세정하는 것으로 이루어진 것을 특징으로 하는 반도체 소자의 절연막 패터닝 방법.
  4. 제 3 항에 있어서,
    상기 O2 플라즈마 처리는 O2/N2 개스를 사용하여 2000 내지 3000mTorr의 압력, 1000 내지 1500W의 전력 및 200 내지 250℃의 온도에서 50 내지 500초 동안 수행하는 것을 특징으로 하는 반도체 소자의 절연막 패터닝 방법.
  5. 제 4 항에 있어서,
    상기 O2 플라즈마 처리는 2500mTorr의 압력, 1300W의 전력 및 210℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 절연막 패터닝 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 O2 개스 및 N2 개스의 유량은 각각 8200 sccm 및 900scc으로 조절하는 것을 특징으로 하는 반도체 소자의 절연막 패터닝 방법.
  7. 제 3 항에 있어서,
    상기 습식세정은 H2SO4 :H2O2 의 부피비를 1 ∼ 150 : 1 로 조절하여, 60 내지 150℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 절연막 패터닝 방법.
  8. 제 7 항에 있어서,
    상기 습식세정은 H2SO4 :H2O2 의 부피비를 50 : 1 로 조절하여 90℃의 온도에서 수행하거나, H2SO4 :H2O2 의 부피비를 4 : 1로 조절하여 120℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 절연막 패터닝 방법.
KR1020030095620A 2003-12-23 2003-12-23 반도체 소자의 절연막 패터닝 방법 KR20050064265A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030095620A KR20050064265A (ko) 2003-12-23 2003-12-23 반도체 소자의 절연막 패터닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095620A KR20050064265A (ko) 2003-12-23 2003-12-23 반도체 소자의 절연막 패터닝 방법

Publications (1)

Publication Number Publication Date
KR20050064265A true KR20050064265A (ko) 2005-06-29

Family

ID=37255884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095620A KR20050064265A (ko) 2003-12-23 2003-12-23 반도체 소자의 절연막 패터닝 방법

Country Status (1)

Country Link
KR (1) KR20050064265A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017758B1 (ko) * 2008-09-19 2011-02-28 주식회사 동부하이텍 반도체 소자의 질화막 형성 방법
WO2017132351A1 (en) * 2016-01-28 2017-08-03 Tokyo Electron Limited Methods of spin-on deposition of metal oxides

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017758B1 (ko) * 2008-09-19 2011-02-28 주식회사 동부하이텍 반도체 소자의 질화막 형성 방법
WO2017132351A1 (en) * 2016-01-28 2017-08-03 Tokyo Electron Limited Methods of spin-on deposition of metal oxides
US10141183B2 (en) 2016-01-28 2018-11-27 Tokyo Electron Limited Methods of spin-on deposition of metal oxides

Similar Documents

Publication Publication Date Title
US6514672B2 (en) Dry development process for a bi-layer resist system
US6599844B2 (en) Method and forming fine patterns of semiconductor devices using passivation layers
JP2002110510A (ja) パターン形成方法
JP2001230186A5 (ko)
KR100823847B1 (ko) 반도체 소자의 패턴 형성방법
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
US5922516A (en) Bi-layer silylation process
KR20050064265A (ko) 반도체 소자의 절연막 패터닝 방법
JP2005123314A (ja) パターン形成方法
KR100752172B1 (ko) 콘택홀 형성 방법
KR100790564B1 (ko) 위상반전 마스크 제작방법
CN112670175B (zh) 半导体结构的制作方法
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
KR20100044999A (ko) 반도체 소자의 미세패턴 형성방법
JPH04291345A (ja) パターン形成方法
JP2002368213A (ja) 半導体装置の製造方法
KR100190369B1 (ko) 반도체 장치의 피에스지막 패턴 형성방법
JPH04155816A (ja) 半導体装置の製造方法
JPH11307437A (ja) 半導体製造の表面パターニング方法
KR20050108209A (ko) 반도체 소자의 게이트 형성방법
KR19980057145A (ko) 반도체 소자 제조용 포토마스크
KR20030002835A (ko) 고선택비를 이용한 반도체소자의 식각방법
KR20040003652A (ko) 반도체 소자의 게이트 형성 방법
JP2000114133A (ja) 半導体装置の製造方法
KR20020046478A (ko) 하부반사방지막의 식각 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination