KR20030002835A - 고선택비를 이용한 반도체소자의 식각방법 - Google Patents

고선택비를 이용한 반도체소자의 식각방법 Download PDF

Info

Publication number
KR20030002835A
KR20030002835A KR1020010038556A KR20010038556A KR20030002835A KR 20030002835 A KR20030002835 A KR 20030002835A KR 1020010038556 A KR1020010038556 A KR 1020010038556A KR 20010038556 A KR20010038556 A KR 20010038556A KR 20030002835 A KR20030002835 A KR 20030002835A
Authority
KR
South Korea
Prior art keywords
etching
gas
interlayer insulating
flow rate
semiconductor device
Prior art date
Application number
KR1020010038556A
Other languages
English (en)
Inventor
지필선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038556A priority Critical patent/KR20030002835A/ko
Publication of KR20030002835A publication Critical patent/KR20030002835A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 고선택비를 이용한 식각방법에 관한 것으로, 그 구성은 층간절연막과 상기 층간절연막상에 원하는 패턴형상으로 정의된 감광막패턴이 순차적으로 형성된 반도체기판을 식각장비내에 삽입하는 단계와, 상기 감광막패턴을 마스크로 상기 층간절연막을 상기 층간절연막상에 원하는 패턴형상이 형성되도록 식각가스를 이용하여 선택적으로 식각하는 반도체소자의 식각방법에 있어서, 상기 선택적으로 식각하는 단계에서 사용하는 식각가스로는 C4F8/O2/Ar의 조성가스를 사용하되, C4F8가스의 유량은 9 내지 15 sccm, O2가스유량은 8 내지 13 sccm, Ar 가스유량은 200 내지 1000 sccm을 이용하는 것이다.

Description

고선택비를 이용한 반도체소자의 식각방법{Method for etching semiconductor device using high selective ratio}
본 발명은 고선택비를 이용한 반도체소자의 식각방법에 관한 것으로서, 보다 상세하게는 다양한 기능의 콘택형성시에 고선택비를 이용한 식각을 통해 배선 간의 브릿지를 방지할 수 있는 고선택비를 이용한 반도체소자의 식각방법에 관한 것이다.
일반적으로, 반도체소자가 집적화됨에 따라 패턴이 작아지면서 바텀반사방지막 코팅(bottom anti reflection coating)의 적용, 감광막(PR) 두께의 낮아짐 및 높은 에스펙트비 등의 문제로 인해 8 : 1 이상의 산화막과 감광막간의 선택비가 요구되어진다.
이러한 식각 선택비와 관련하여, 종래기술에 따른 반도체소자의 식각방법은 도 1 및 도 2를 참조하여 설명하면 다음과 같다.
도 1는 종래기술에 따른 반도체소자의 식각방법을 설명하기 위한 스토리지노드 형성 단면도이다.
도 2는 종래기술에 따른 반도체소자의 식각방법에 있어서, 스토리지노드 식각시 산화막과 감광막간의 선택비 저하로 인한 패턴의 일그러짐을 나타낸 사진 이다.
종래기술에 따른 반도체소자의 식각방법은, 도 1에 도시된 바와같이, 반도체기판(1)상에 제1층간절연막(3)을 증착하고, 상기 제1층간절연막(3)상에 감광막(미도시)을 도포하고, 이를 포토리소그래피공정기술을 이용한 노광 및 현상공정에 의해 선택적으로 패터닝하여 플러그 콘택영역을 한정하는 제1감광막패턴(미도시)을 형성한다.
그다음, 상기 제1감광막패턴(미도시)을 마스크로 상기 제1층간절연막(3)을 선택적으로 제거하여 상기 반도체기판(1)을 노출시키는 제1콘택홀(3a)을 형성한다.
이어서, 상기 제1감광막패턴(미도시)을 제거하고, 상기 제1콘택홀(3a)을 포함한 제1층간절연막(3)상에 폴리실리콘층(미도시)을 형성하고 상기 폴리실리콘층을 전면식각하여 상기 제1콘택홀(3a)내에 콘택플러그(5)을 형성한다.
그다음, 상기 콘택플러그(5)을 포함한 제1층간절연막(3)상에 제2층간절연막 (7)을 증착하고, 상기 제2층간절연막(7)상에 감광막(미도시)을 도포하고, 이를 포토리소그래피공정기술을 이용한 노광 및 현상공정에 의해 선택적으로 패터닝하여 스토리지노드 형성영역을 한정하는 제2감광막패턴(미도시)을 형성한다.
이어서, 상기 제2감광막패턴을 마스크로 상기 제2층간절연막(7)을 선택적으로 패터닝하여 상기 콘택플러그(5)을 노출시키는 제2콘택홀(7a)을 형성한다.
그다음, 상기 제2감광막패턴을 제거하고, 상기 제2콘택홀(7a)을 포함한 제2층간절연막(7)상에 폴리실리콘층(미도시)을 형성한후 이를 상기 제2층간절연막(7)의 노출되도록 전면식각 또는 CMP처리하여 스토리지노드(9)을 형성한다.
이어서, 도면에는 도시하지 않았지만, 유전체막과 상부전극을 형성하는 후속공정을 진행하여 캐패시터를 완성한다.
그러나, 상기와 같은 종래기술에 있어서는, 기존의 식각장치에서는 산화막계열의 층간절연막과 감광막과의 선택비를 6 : 1 이상 가질 수 없어 콘택형성시에, 도 2에서와 같은 패턴의 불량이 초래되고, 그로 인해 도 1의 "A"와 같은 스토리지노드간 브릿지 등의 불량이 발생한다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 스토리지노드 콘택을 포함하여 많은 다양한 기능의 콘택 형성시에 패턴의 일그러짐을 방지하여 배선간 브릿지 발생을 억제할 수 있는 고선택비를 이용한 반도체소자의 식각 방법을 제공함에 그 목적이 있다.
도 1는 종래기술에 따른 고선택비를 이용한 반도체소자의 식각방법을 설명하기 위한 스토리지노드 형성 단면도.
도 2는 종래기술에 따른 고선택비를 이용한 반도체소자의 식각방법에 있어서, 스토리지노드 식각시 산화막과 감광막간의 선택비 저하로 인한 패턴의 일그러짐을 나타낸 사진.
도 3은 본 발명에 따른 고선택비를 이용한 반도체소자의 식각방법을 설명하기 위한 스토리지노드 형성 단면도.
도 4은 본 발명에 따른 고선택비를 이용한 반도체소자의 식각방법에 있어서, 가스유량 감소에 의한 감광막 선택비의 개선됨을 보여주는 그래프.
도 5는 본 발명에 따른 고선택비를 이용한 반도체소자의 식각방법에 있어서, 스토리지노드 식각시 산화막과 감광막간의 고선택비로 인해 패턴이 정확하게 패터닝된 것을 나타낸 사진.
[도면부호의설명]
11 : 반도체기판 13 : 제1층간절연막
13a : 제1콘택홀 14 : 콘택플러그
15 : 제2층간절연막 15a : 제2콘택홀
17 : 스토리지노드
상기 목적을 달성하기 위한 본 발명에 따른 고선택비를 이용한 반도체소자의 식각방법은, 층간절연막과 상기 층간절연막상에 원하는 패턴형상으로 정의된 감광막패턴이 순차적으로 형성된 반도체기판을 식각장비내에 삽입하는 단계와, 상기 감광막패턴을 마스크로 상기 층간절연막을 상기 층간절연막상에 원하는 패턴형상이 형성되도록 식각가스를 이용하여 선택적으로 식각하는 반도체소자의 식각방법에 있어서, 상기 선택적으로 식각하는 단계에서 사용하는 식각가스로는 C4F8/O2/Ar의 조성가스를 사용하되, C4F8가스의 유량은 9 내지 15 sccm, O2가스유량은 8 내지 13 sccm, Ar 가스유량은 200 내지 1000 sccm을 이용하는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 고선택비를 이용한 반도체소자의 식각방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 고선택비를 이용한 반도체소자의 식각방법을 설명하기 위한 공정단면도이다.
도 4은 본 발명에 따른 고선택비를 이용한 반도체소자의 식각방법에 있어서, 가스유량 감소에 의한 감광막 선택비의 개선됨을 보여주는 그래프이다.
도 5는 본 발명에 따른 고선택비를 이용한 반도체소자의 식각방법에 있어서, 스토리지노드 식각시 산화막과 감광막간의 고선택비로 인해 패턴이 정확하게 패터닝된 것을 나타낸 사진이다.
본 발명에 따른 고선택비를 이용한 반도체소자의 식각방법은, 도 3에 도시된 바와같이, 먼저 반도체기판(11)상에 제1층간절연막(13)을 증착하고, 상기 제1층간절연막(13)상에 감광막(미도시)을 도포하고, 이를 포토리소그래피공정기술을 이용한 노광 및 현상공정에 의해 선택적으로 패터닝하여 플러그 콘택영역을 한정하는 제1감광막패턴(미도시)을 형성한다.
그다음, 상기 제1감광막패턴(미도시)을 마스크로 상기 제1층간절연막(13)을 선택적으로 제거하여 상기 반도체기판(11)을 노출시키는 제1콘택홀(13a)을 형성한다.
이어서, 상기 제1감광막패턴(미도시)을 제거하고, 상기 제1콘택홀(13a)을 포함한 제1층간절연막(13)상에 폴리실리콘층(미도시)을 형성하고 상기 폴리실리콘층을 전면식각하여 상기 제1콘택홀(13a)내에 콘택플러그(15)을 형성한다.
그다음, 상기 콘택플러그(15)을 포함한 제1층간절연막(13)상에 제2층간절연막 (17)을 증착하고, 상기 제2층간절연막(17)상에 감광막(미도시)을 도포하고, 이를 포토리소그래피공정기술을 이용한 노광 및 현상공정에 의해 선택적으로 패터닝하여 스토리지노드 형성영역을 한정하는 제2감광막패턴(미도시)을 형성한다.
이어서, 상기 제2감광막패턴을 마스크로 상기 제2층간절연막(17)을 선택적으로 식각하여 상기 콘택플러그(15)을 노출시키는 제2콘택홀(17a)을 형성한다.
이때, 식각조건으로는 식각장비내에 C4F8/O2/Ar 가스를 조성하여 식각공정을 진행하되, C4F8가스의 유량은 9 내지 15 sccm, CH2F2가스의 유량은 1 내지 5 sccm, O2가스유량은 8 내지 13 sccm, Ar 가스유량은 200 내지 1000 sccm내에서 조절한다. 이때, 상기 식각가스로는, 이들 가스외에 감광막과의 식각선택비를 향상시키기 위하여 1 내지 5 sccm 유량의 CH2F2가스를 더 추가하여 사용할 수도 있다.
또한, 식각장비내의 압력은 약 10 내지 50 mTorr이고, 소오스 파워는 1500 내지 3000 W이며, 하부파워는 1200 내지 2500 W으로 조절한다. 그리고, 식각장비내의 하부전극의 온도는 -20 내지 10 ℃으로 조절한다.
한편, 도 4에 도시된 바와같이, 가스유량을 감소시킴에 따라 감광막과의 식각선택비가 높아지는 경향을 알 수 있다. 따라서, 고선택비를 얻기 위해서는 식각장비내의 가스유량을 감소시키는 것이 바람직하다.
그다음, 상기 제2감광막패턴을 제거하고, 상기 제2콘택홀(17a)을 포함한 제2층간절연막(17)상에 폴리실리콘층(미도시)을 형성한후 이를 상기 제2 층간절연막 (17)의 노출되도록 전면식각 또는 CMP처리하여 스토리지노드(19)을 형성한다.
이어서, 도면에는 도시하지 않았지만, 유전체막과 상부전극을 형성하는 후속 공정을 진행하여 캐패시터를 완성한다.
상기에서 설명한 바와같이, 본 발명에 따른 고선택비를 이용한 반도체소자의 식각 방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 고선택비를 이용한 반도체소자의 식각방법에 있어서는, 식각장치에서 가스유량속도를 감소시킬때 이온과 라디컬의 수도 감소하게 되며, 감광막의 신각반응에 참여하는 이온의 숫자도 줄어 들어 감광막의 식각률은 급속히 줄어 드는 반면에 층간절연막을 이루는 산화막은 이온 및 챔버에서 생성되는 대부분의 라디컬들이 식각에 참여하기 때문에 식각률의 감소가 크지 않아 감광막과의 고선택비를 구할 수가 있다.
따라서, 고선택비의 감광막 선택비를 구할 수 있기 때문에 콘택공정시에 적용가능하며, 특히 콘택식각을 통해 스토리지노드를 형성할때 패턴의 일그러짐을 막을 수 있어 스토리지노드간 브릿지를 방지할 수 있고 높은 정전용량 등을 확보할 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 층간절연막과 상기 층간절연막상에 원하는 패턴형상으로 정의된 감광막패턴이 순차적으로 형성된 반도체기판을 식각장비내에 삽입하는 단계와, 상기 감광막패턴을 마스크로 상기 층간절연막을 상기 층간절연막상에 원하는 패턴형상이 형성되도록 식각가스를 이용하여 선택적으로 식각하는 반도체소자의 식각방법에 있어서,
    상기 선택적으로 식각하는 단계에서 사용하는 식각가스로는 C4F8/O2/Ar 의 조성가스를 사용하되, C4F8가스의 유량은 9 내지 15 sccm, O2가스유량은 8 내지 13 sccm, Ar 가스유량은 200 내지 1000 sccm을 이용하는 것을 특징으로 하는 고선택비를 이용한 반도체소자의 식각방법.
  2. 제1항에 있어서, 상기 식각단계에서 사용되는 식각장비내의 압력은 약 10 내지 50 mTorr이고, 소오스 파워는 1500 내지 3000 W이며, 하부파워는 1200 내지 2500 W으로 조절하며, 식각장비내의 하부전극의 온도는 -20 내지 10 ℃으로 조절하여 식각공정을 진행하는 것을 특징으로 하는 고선택비를 이용한 반도체소자의 식각방법.
  3. 제1항에 있어서, 상기 조성가스에 1 내지 5 sccm 유량의 CH2F2가스를 더 포함하는 것을 특징으로하는 고선택비를 이용한 반도체소자의 제조방법.
KR1020010038556A 2001-06-29 2001-06-29 고선택비를 이용한 반도체소자의 식각방법 KR20030002835A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038556A KR20030002835A (ko) 2001-06-29 2001-06-29 고선택비를 이용한 반도체소자의 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038556A KR20030002835A (ko) 2001-06-29 2001-06-29 고선택비를 이용한 반도체소자의 식각방법

Publications (1)

Publication Number Publication Date
KR20030002835A true KR20030002835A (ko) 2003-01-09

Family

ID=27712519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038556A KR20030002835A (ko) 2001-06-29 2001-06-29 고선택비를 이용한 반도체소자의 식각방법

Country Status (1)

Country Link
KR (1) KR20030002835A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990005143A (ko) * 1997-06-30 1999-01-25 윤종용 반도체 장치의 콘택홀 형성방법
KR19990027886A (ko) * 1997-09-30 1999-04-15 윤종용 반도체장치의 콘택홀 형성방법
KR19990033881A (ko) * 1997-10-27 1999-05-15 윤종용 반도체 장치의 자기 정렬 콘택 형성방법
JP2000277610A (ja) * 1999-03-26 2000-10-06 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990005143A (ko) * 1997-06-30 1999-01-25 윤종용 반도체 장치의 콘택홀 형성방법
KR19990027886A (ko) * 1997-09-30 1999-04-15 윤종용 반도체장치의 콘택홀 형성방법
KR19990033881A (ko) * 1997-10-27 1999-05-15 윤종용 반도체 장치의 자기 정렬 콘택 형성방법
JP2000277610A (ja) * 1999-03-26 2000-10-06 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
KR20030031599A (ko) 반도체장치의 제조방법
JP2002289592A (ja) 半導体装置の製造方法
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
KR100434887B1 (ko) 반도체 장치의 제조 방법
JP2007096214A (ja) 半導体装置の製造方法
US6613680B2 (en) Method of manufacturing a semiconductor device
KR20030002835A (ko) 고선택비를 이용한 반도체소자의 식각방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100282416B1 (ko) 반도체소자의제조방법
CN113838798B (zh) 一种刻蚀方法
JPS63258020A (ja) 素子分離パタ−ンの形成方法
KR20020036384A (ko) 반도체 장치의 평탄화 방법
KR100434710B1 (ko) 반도체 소자의 비아홀 형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR950011172B1 (ko) 삼층감광막 패턴 형성방법
KR100895826B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19990065142A (ko) 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100711924B1 (ko) 반도체소자의 컨택홀 형성방법
KR20050010147A (ko) 반도체 소자의 게이트 전극 형성방법
KR20060011021A (ko) 반도체 소자의 제조 방법
KR20070070729A (ko) 콘택홀 형성 방법
JP2002319575A (ja) 半導体装置の製造方法
KR20030056793A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application