KR100895826B1 - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100895826B1
KR100895826B1 KR1020020076173A KR20020076173A KR100895826B1 KR 100895826 B1 KR100895826 B1 KR 100895826B1 KR 1020020076173 A KR1020020076173 A KR 1020020076173A KR 20020076173 A KR20020076173 A KR 20020076173A KR 100895826 B1 KR100895826 B1 KR 100895826B1
Authority
KR
South Korea
Prior art keywords
contact hole
etching
film
polysilicon film
forming
Prior art date
Application number
KR1020020076173A
Other languages
English (en)
Other versions
KR20040048453A (ko
Inventor
박진호
김영서
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020076173A priority Critical patent/KR100895826B1/ko
Publication of KR20040048453A publication Critical patent/KR20040048453A/ko
Application granted granted Critical
Publication of KR100895826B1 publication Critical patent/KR100895826B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 보다 상세하게는, 깊은 콘택홀 형성을 위한 하드마스크용 폴리실리콘막의 식각 방법을 개시한다. 개시된 본 발명의 반도체 소자의 콘택홀 형성방법은 소정의 하지층을 구비한 반도체 기판 상에 산화막과 하드마스크용 폴리실리콘막을 차례로 증착하는 단계; 상기 폴리실리콘막 상에 콘택 형성 영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각장벽으로 이용하여 상기 폴리실리콘막을 식각하되, 압력과 O2 가스량을 조절하여 상기 식각된 폴리실리콘막이 네가티브 경사(Negative slope)의 식각 프로파일(etch profile)를 갖도록 만드는 단계; 및 상기 감광막 패턴과 네가티브 슬로프의 식각 프로파일을 갖는 폴리실리콘막을 식각장벽으로 이용하여 상기 산화막을 식각하는 단계를 포함한다. 본 발명에 따르면, 네가티브 슬로프의 식각 프로파일을 가진 폴리실리콘막을 식각장벽으로 이용하여 산화막을 식각하고, 이를 통해, 콘택홀을 형성하기 때문에 상기 콘택홀 바닥 면적의 감소를 방지할 수 있다.

Description

반도체 소자의 콘택홀 형성방법{Method for forming contact hole in semiconductor device}
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도.
-도면의 주요 부분에 대한 부호의 설명-
201 : 반도체 기판 203 : 산화막
205 : 폴리실리콘막 207 : 감광막 패턴
209 : 콘택홀
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 보다 상세하게는, 깊은 콘택홀 형성을 위한 하드마스크용 폴리실리콘막의 식각 방법에 관한 것이다.
최근, 반도체 제조 기술의 진보와 더불어 반도체 소자의 고집적화가 급속하게 진행되고 있는 바, 기판 상에 형성되는 패턴에 대한 미세화 및 고정밀화의 필요 성이 점점 높아지고 있다. 또한, 이에 수반해서 하부 도전 패턴과 상부 도전 패턴간의 전기적 연결 통로인 콘택홀의 크기도 미세화 되고 있으며, 이에 따라, 깊고 좁은 콘택홀을 형성하기 위한 많은 기술들이 연구 개발되고 있다.
여기서, 상기 깊고 좁은 콘택홀을 형성하기 위해, 통상의 반도체 제조 공정에서는 감광막과 하드마스크막을 식각 베리어로 이용한 식각 공정이 적용되고 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 소정의 하지층을 구비한 반도체 기판(1) 상에 산화막(3)과 하드마스크용 폴리실리콘막(5)을 차례로 증착한다. 그런다음, 상기 폴리실리콘막(5) 상에 기판의 콘택홀 영역에 해당하는 상기 폴리실리콘막(5) 부분을 노출시키는 감광막 패턴(7)을 5000Å 이상의 두께로 형성한다.
다음으로, 도 1b에 도시된 바와 같이, 상기 감광막 패턴(7)을 식각장벽으로 이용하여 상기 폴리실리콘막(5)을 패터닝하고, 이를 통해, 콘택홀 영역에 해당하는 산화막(3) 부분을 노출시킨다.
여기서, 상기 폴리실리콘막(5)의 식각은 대략 150mTorr의 압력 및 500W의 파워에서 HBr, Cl2 및 O2 가스의 비율이 16 : 10 : 1인 혼합 플라즈마를 이용하여 수행한다. 이때, 상기 폴리실리콘막(5)의 식각 프로파일(etch profile)은 대략 87∼ 90°의 포지티브 슬로프(Positive slope)를 가지게 된다. 또한, 상기 폴리실리콘막 (5) 식각후의 감광막 패턴(7)의 잔류 두께는 약 3700∼4200Å의 정도로 감소하게 된다.
그 다음, 도 1c에 도시된 바와 같이, 상기 잔류된 감광막 패턴(7)과 식각된 폴리실리콘막(5)을 식각장벽으로 이용하여 상기 산화막(3)을 식각하고, 이를 통해, 상기 산화막(3) 내에 깊은 콘택홀(9)을 형성한다.
그러나, 상기와 같은 종래의 콘택홀 형성방법은 포지티브 슬로프를 가진 폴리실리콘막을 식각장벽으로 이용해서 산화막을 식각하기 때문에 콘택홀의 바닥 면적이 감소되고, 이에 따라, 듀얼 브릿지(Dual bridge)가 발생되는 문제점이 있다.
또한, 하드마스크용 폴리실리콘막의 식각 동안 감광막 패턴의 두께가 감소하고, 특히, 그 표면이 균일하지 못하므로, 이러한 감광막 패턴을 식각 장벽으로 이용함에 따라 콘택홀 형성 이후의 산화막 표면이 불균일해지는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 콘택홀 바닥 면적의 감소를 방지하면서 산화막 표면의 불균일을 방지할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택홀 형성방법은 소정의 하지층을 구비한 반도체 기판 상에 산화막과 하드마스크용 폴리실리콘막을 차례로 증착하는 단계; 상기 폴리실리콘막 상에 콘택 형성 영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각장벽으로 이용하여 상기 폴 리실리콘막을 식각하되, 압력과 O2 가스량을 조절하여 상기 식각된 폴리실리콘막이 네가티브 경사(Negative slope)의 식각 프로파일(etch profile)를 갖도록 만드는 단계; 및 상기 감광막 패턴과 네가티브 슬로프의 식각 프로파일을 갖는 폴리실리콘막을 식각장벽으로 이용하여 상기 산화막을 식각하는 단계를 포함한다.
여기서, 상기 하드마스크용 폴리실리콘막은 2000∼3000Å의 두께로 증착한다.
또한, 상기 폴리실리콘막의 식각은 압력을 200∼250mTorr, 그리고, HBr, Cl2 및 O2 가스의 혼합비율을 32 : 20 : 1인 혼합 플라즈마를 사용하여 수행한다. 이때, 상기 O2 가스의 플러우(flow)양은 3sccm이하이다.
본 발명에 따르면, 네가티브 슬로프의 식각 프로파일을 갖는 폴리실리콘막을 식각장벽으로 이용하여 산화막을 식각하므로, 콘택홀 바닥 면적의 감소를 방지할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 소정의 하지층을 구비한 반도체 기판(201) 상에 산화막 (203)과 하드마스크용 폴리실리콘막(205)을 차례로 증착한다. 그런다음, 상기 폴리 실리콘막(205) 상에 콘택홀 형성 영역을 한정하는 감광막 패턴(207)을 형성한다. 이때, 상기 감광막 패턴(207)은 5000Å 이상의 두께로 형성한다.
도 2b를 참조하면, 상기 감광막 패턴(207)을 식각장벽으로 이용하여 상기 폴리실리콘막(205)을 식각한다. 여기서, 상기 폴리실리콘막(205)의 식각은 200∼250 mTorr의 압력 및 500W의 파워에서 HBr, Cl2 및 Oa 가스의 비율이 32 : 20 : 1인 혼합 플라즈마를 이용하여 수행하며, 또한, 상기 O2 가스의 플로우(Flow) 양은 3sccm 이하로 한다. 이 결과, 상기 폴리실리콘막(205)의 식각 프로파일은 대략 85∼88°의 네가티브 슬로프(Negative slope)를 가지게 된다.
또한, 상기 폴리실리콘막(205)의 식각은 종래의 그것과 비교해서 O2의 플로우 양을 감소시키면서, 보다 높은 압력을 적용함으로써 상기 감광막 패턴(207)의 잔류 두께는 종래보다 높은 4000∼4500Å 정도가 된다.
따라서, 상기 감광막 패턴(207)을 식각 장벽으로 이용함에 따라 콘택홀 형성 이후의 산화막(203) 표면이 불균일해지는 현상을 종래와 비교하여 현저하게 감소시킬 수 있다.
도 2c를 참조하면, 잔류된 감광막 패턴(207)과 식각된 폴리실리콘막(205)을 식각장벽으로 이용하여 상기 산화막(203)을 식각하고, 이를 통해, 상기 산화막 (203) 내에 깊은 콘택홀을 형성한다.
여기서, 상기 콘택홀은 식각장벽으로 이용되는 폴리실리콘막이 네가티브 슬로프의 식각프로파일을 가지고 있으므로, 충분한 바닥 면적을 확보할 수 있다. 또 한, 콘택홀 형성 후의 산화막 표면은 폴리실리콘막 식각에서의 감광막 패턴의 잔류 두께의 감소를 통해 불균일성의 발생이 억제된다.
이상에서와 같이, 본 발명은 네가티브 슬로프의 식각 프로파일을 가진 폴리실리콘막을 식각장벽으로 이용해서 콘택홀을 형성하기 때문에 상기 콘택홀들의 바닥의 면적 감소를 억제하여 듀얼 브릿지 현상을 방지할 수 있다.
또한, 상기 폴리실리콘막의 식각시에 감광막 패턴의 두께 감소를 억제하고, 아울러, 표면 불균일을 억제할 수 있으므로, 콘택홀 형성 후의 산화막 표면에 발생하는 불균일성 또한 방지할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시 할 수 있다.

Claims (5)

  1. 소정의 하지층을 구비한 반도체 기판 상에 산화막을 증착하고, 상기 산화막 상에 2000∼3000Å의 두께로 하드마스크용 폴리실리콘막을 증착하는 단계;
    상기 폴리실리콘막 상에 콘택 형성 영역을 한정하는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각장벽으로 이용하여 상기 폴리실리콘막을 식각하되, 압력과 O2 가스량을 조절하여 상기 식각된 폴리실리콘막이 네가티브 경사(Negative slope)의 식각 프로파일(etch profile)를 갖도록 만드는 단계; 및
    상기 감광막 패턴과 네가티브 슬로프의 식각 프로파일을 갖는 폴리실리콘막을 식각장벽으로 이용하여 상기 산화막을 식각하는 단계;를 포함하며,
    상기 폴리실리콘막의 식각은 200∼250mTorr의 압력 조건에서 HBr, Cl2 및 O2 가스의 혼합비율이 32 : 20 : 1인 혼합 플라즈마를 사용하며, 상기 O2 가스의 플러우(flow)양은 3sccm 이하로 하여 수행하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 식각된 폴리실리콘막은 85∼88°의 네가티브 경사의 식각 프로파일을 갖는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1020020076173A 2002-12-03 2002-12-03 반도체 소자의 콘택홀 형성방법 KR100895826B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020076173A KR100895826B1 (ko) 2002-12-03 2002-12-03 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020076173A KR100895826B1 (ko) 2002-12-03 2002-12-03 반도체 소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20040048453A KR20040048453A (ko) 2004-06-10
KR100895826B1 true KR100895826B1 (ko) 2009-05-06

Family

ID=37343214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020076173A KR100895826B1 (ko) 2002-12-03 2002-12-03 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100895826B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065560A (ja) * 1992-06-16 1994-01-14 Sony Corp 半導体装置の製造方法
US5719089A (en) * 1996-06-21 1998-02-17 Vanguard International Semiconductor Corporation Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices
JP2000114247A (ja) * 1998-09-28 2000-04-21 Stmicroelectronics Srl 誘電体層をエッチングする処理方法
JP2002057213A (ja) * 2000-08-09 2002-02-22 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065560A (ja) * 1992-06-16 1994-01-14 Sony Corp 半導体装置の製造方法
US5719089A (en) * 1996-06-21 1998-02-17 Vanguard International Semiconductor Corporation Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices
JP2000114247A (ja) * 1998-09-28 2000-04-21 Stmicroelectronics Srl 誘電体層をエッチングする処理方法
JP2002057213A (ja) * 2000-08-09 2002-02-22 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20040048453A (ko) 2004-06-10

Similar Documents

Publication Publication Date Title
US20110021029A1 (en) Plasma etch method to reduce micro-loading
US7105099B2 (en) Method of reducing pattern pitch in integrated circuits
US7829472B2 (en) Method of forming at least an opening using a tri-layer structure
US7465672B2 (en) Method of forming etching mask
KR100895826B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20060104397A (ko) 반도체 소자의 패턴 형성 방법
KR100303779B1 (ko) 실리레이션된 이중 감광막을 이용한 패턴 형성 방법
JP2006032721A (ja) 半導体装置の製造方法
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
US7268086B2 (en) Method for reducing critical dimension and semiconductor etching method
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100466192B1 (ko) 반도체 소자의 제조 방법
KR100629603B1 (ko) 반도체 소자의 게이트 형성 방법
KR0163086B1 (ko) 반도체 장치의 콘택홀 형성 방법
JPS63258020A (ja) 素子分離パタ−ンの形成方法
KR100306374B1 (ko) 반도체소자의콘택홀형성방법
US20030064599A1 (en) Pattern forming method
KR20060011021A (ko) 반도체 소자의 제조 방법
KR100247642B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0165417B1 (ko) 반도체 장치의 미세 패턴 제조방법
JPH10303180A (ja) 半導体装置の製造方法
KR20050035359A (ko) 반도체 소자의 제조방법
KR20040057611A (ko) 트렌치 형성 방법
KR20050070310A (ko) 반도체 소자의 패턴 형성 방법
KR20030002835A (ko) 고선택비를 이용한 반도체소자의 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee