KR0163086B1 - 반도체 장치의 콘택홀 형성 방법 - Google Patents

반도체 장치의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR0163086B1
KR0163086B1 KR1019950037143A KR19950037143A KR0163086B1 KR 0163086 B1 KR0163086 B1 KR 0163086B1 KR 1019950037143 A KR1019950037143 A KR 1019950037143A KR 19950037143 A KR19950037143 A KR 19950037143A KR 0163086 B1 KR0163086 B1 KR 0163086B1
Authority
KR
South Korea
Prior art keywords
contact hole
semiconductor device
forming
mixed gas
insulating film
Prior art date
Application number
KR1019950037143A
Other languages
English (en)
Other versions
KR970023731A (ko
Inventor
신지철
이성학
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950037143A priority Critical patent/KR0163086B1/ko
Publication of KR970023731A publication Critical patent/KR970023731A/ko
Application granted granted Critical
Publication of KR0163086B1 publication Critical patent/KR0163086B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 콘택홀 형성 공정중 잔사 처리 공정에서 사용되는 개스의 혼합비를 조절하여 절연막과 실리콘 기판이 고선택비를 갖는 콘택홀을 형성하는 방법에 관한 것으로, 기판상에 절연막 및 포토레지스트를 순차적으로 형성하는 공정과; 콘택홀이 형성될 영역을 한정하여 상기 포토레지스트를 패터닝하는 공정과; 상기 포토레지스트의 패턴을 마스크로 사용하여 상기 절연막을 1차로 습식식각하는 공정과; 상기 절연막을 2차로 건식식각하여 콘택홀을 형성하는 공정과; 플루오린계 혼합개스를 이용하여 상기 콘택홀의 저면에 잔류한 폴리머층을 제거하는 잔사처리 공정을 포함하고 있다. 이와같은 방법에 의해 잔사처리 공정에서 사용되는 플루로린계 개스, 특히 O2+CF4혼합개스가 갖는 등방성 식각의 특성으로 인해 기판이 등방성 식각의 특성으로 불량하게 식각되는 종래 반도체 장치의 콘택홀 형성의 문제점은 해결 가능하다. 아울러, 후속 알루미늄 배선 공정시 알루미늄 배선 특성에 영향을 주어 알루미늄 스파이크 현상을 유발하게 되고, 결국 반도체 장치의 리키지 현상을 발생시키는 문제점도 해결할 수 있다.

Description

반도체 장치의 콘택홀 형성 방법
제1a도 내지 제1d도는 종래 반도체 장치의 콘택홀 형성 공정을 보여주는 순차 공정도.
제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체 장치의 콘택홀 형성 공정을 보여주는 공정도.
제3도는 본 발명의 실시예에 사용되는 혼합개스의 성분비 및 압력의 변화에 따른 이방성 식각비의 변화를 보여주는 그래프.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12 : 절연막
14 : 포토레지스트 16 : 콘택홀
18 : 폴리머
본 발명은 반도체 장치의 콘택홀 형성에 관한 것으로, 좀 더 구체적으로는 반도체 장치의 콘택홀 형성 공정중 잔사 처리 공정에서 사용되는 개스의 혼합비를 조절하여 절연막과 실리콘 기판이 고선택비를 갖는 콘택홀을 형성하는 방법에 관한 것이다.
제1a도 내지 제1d도는 종래 반도체 장치의 콘택홀 형성 공정을 보여주는 순차 공정도이다.
제1a도를 참조하면, 기판(10)상에 절연막(12)을 형성하고, 상기 절연막(12)상에 포토레지스트(14)를 형성한 후, 콘택홀이 형성될 부분을 한정하여 상기 포토레지스트(14)를 패터닝한다.
이어, 상기 포토레지스트(14)의 패턴을 마스크로 이용하여 상기 절연막(12)을 등방성 습식식각하면 제1B도에 도시된 바와같이 콘택홀(16)이 형성될 부분에 오목한 홈(15)이 형성된다.
다음, 제1c도에 도시된 바와같이, 상기 포토레지스트(14)를 마스크로 이용하여 상기 절연막(12)을 건식식각하면 콘택홀(16)이 형성된다.
그리고, 플루오린(Fluorine)계 개스를 이용하여 상기 건식식각공정에서 발생한 콘택홀(16)의 저면에 쌓인 폴리머층(18) 및 에칭 데미지층을 제거하기 위한 공정 즉, 잔사처리 공정을 수행하면 제1d도에 도시된 바와같은 반도체 장치의 콘택홀(16)이 형성된다.
그러나, 상술한 종래 반도체 장치의 콘택홀(16)은 잔사처리 공정에서 사용되는 플루로린계 개스, 특히 O2+CF4혼합개스가 갖는 등방성 식각의 특성으로 인해 제1d도에 도시된 바와같이 기판(10)이 등방성 식각의 특성으로 불량하게 식각되는 문제점을 발생시킨다.
따라서, 이와같은 콘택홀(16)은 후속 알루미늄 배선 공정시 알루미늄 배선 특성에 영향을 주어 알루미늄 스파이크(spike) 현상을 유발하게 되고, 또한 반도체 장치의 누설(leakage) 현상을 발생시키는 문제점이 있다.
이와같은 문제점을 해결하기 위한 본 발명의 목적은, 반도체 장치의 콘택홀을 이방성 특성을 갖도록 형성하여 반도체 장치의 수율을 향상시키기 위한 반도체 장치의 콘택홀 형성 방법을 제공하는 데 있다.
본 발명의 다른 목적은, 이방성 특성을 갖는 반도체 장치의 콘택홀을 형성하기 위한 방법을 제공하는 데 있다.
이와같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 장치의 콘택홀 형성 방법은, 기판상에 절연막 및 포토레지스트를 순차적으로 형성하는 공정과; 콘택홀이 형성될 영역을 한정하여 상기 포토레지스트를 패터닝하는 공정과; 상기 포토레지스트의 패턴을 마스크로 사용하여 상기 절연막을 1차로 습식식각하는 공정과; 상기 절연막을 2차로 건식식각하여 콘택홀을 형성하는 공정과; 플루오린계 혼합개스를 이용하여 상기 콘택홀의 저면에 잔류한 폴리머층을 제거하는 잔사처리 공정을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 플루오린계 혼합개스는 O2+CF4이다.
이 특징의 바람직한 실시예에 있어서, 상기 혼합개스의 CF4의 함량비는 전체 혼합개스량 대비 약 60%이하이다.
이 특징의 바람직한 실시예에 있어서, 상기 혼합개스량은 약 40 - 200 SCCM의 범위이다.
이 특징의 바람직한 실시예에 있어서, 상기 잔사처리 공정에서 식각되는 콘택홀 저면은 약 50-300Å의 범위이다.
상술한 반도체 장치의 콘택홀 형성 방법에 의하면, CF4의 함량비를 조절하여 잔사처리 공정에서 식각되는 콘택홀의 저면을 이방성 특성을 갖도록 식각하는 것이 가능하다.
이하, 본 발명의 실시예를 첨부도면 제2a도 내지 제2d도에 의거하여 상세히 설명한다.
제1a도 내지 제1d도에 도시된 종래 반도체 장치의 콘택홀의 구성요소와 동일한 기능을 갖는 제2a도 내지 제2d도의 구성요소에 대해서는 동일한 참조번호를 병기한다.
제2a도를 참조하면, 기판(10)상에 절연막(12)을 형성하고, 상기 절연막(12)상에 포토레지스트(14)를 형성한 후, 콘택홀이 형성될 부분을 한정하여 상기 포토레지스트(14)를 패터닝한다.
이어, 상기 포토레지스트(14)의 패턴을 마스크로 이용하여 상기 절연막(12)을 등방성 습식식각하면 제2b도에 도시된 바와같이 콘택홀(16)이 형성될 부분에 오목한 홈(15)이 형성된다.
다음, 제2c도에 도시된 바와같이, 상기 포토레지스트(14)를 마스크로 이용하여 상기 절연막(12)을 건식식각하면 콘택홀(16)이 형성된다.
그리고, CF4함량비는 전체 혼합개스량 대비 적어도 60% 이하로 설정된 플루오린계 혼합개스를 이용하여 잔사처리 공정을 실행하면, 상기 건식식각공정에서 발생한 콘택홀(16)의 저면에 쌓인 폴리머층(18) 및 에칭 데미지층을 제2D도에 도시된 바와같이 제거할 수 있다. 그 결과 이방성 특성을 갖는 반도체 장치의 콘택홀(16)이 형성된다.
여기에서 상기 플루오린계 혼합개스량은 약 40 - 200 SCCM 범위내이며, 상기 플루오린계 혼합개스를 이용하여 진행되는 잔사처리 공정에서, 상기 폴리머층(18)에서 상기 콘택홀(16)의 저면까지의 식각되는 두께는 약 50 - 300Å 정도이다.
그리고, 상기 플루오린계 혼합개스는 O2+CF4이고, 상기 혼합개스에서의 CF4의 함량비는 적어도 60%이하인데, 이것은 압력이 200mTorr 일때는 CF4개스의 함량비가 전체 혼합개스량 대비 약 75% 이하, 그리고 압력이 700mTorr 일때는 CF4개스의 함량비가 전체 혼합개스량 대비 약 57% 이하일 때 이방성 식각비가 제로(zero) 이하가 됨을 보여주는 제3도에 의거하여 600mTorr의 압력이 사용되는 본 발명에서 전체 혼합개스량 대비 CF4개스의 함량비는 적어도 60% 이하임을 알 수 있다.
이상에서 설명한 바와 같은 본 발명에 따르면, 반도체 장치의 콘택홀 형성에 있어서, 잔사처리 공정에서 사용되는 플루오린계 개스, 특히 O2+CF4의 혼합개스가 갖는 등방성 식각의 특성으로 인해 기판(10)이 등방성 식각의 특성으로 불량하게 식각되는 종래 반도체 장치의 콘택홀 형성의 문제점은, 상기 혼합개스에서의 CF4개스의 함량비를 전체 혼합개스량 대비 적어도 60% 이하로 낮추어 혼합개스가 이방성 특성을 갖도록 함으로써 해결 가능하다.
따라서, 후속 알루미늄 배선 공정시 알루미늄 배선 특성에 영향을 주어 알루미늄 스파이크(spike) 현상을 유발하게 되고, 결국 반도체 장치의 누설(leakage) 현상을 발생시키는 종래 고정의 문제점도 해결할 수 있다.

Claims (3)

  1. 기판(10)상에 절연막(12) 및 포토레지스트(14)를 순차적으로 형성하는 공정과; 콘택홀이 형성될 영역을 한정하여 상기 포토레지스트(14)를 패터닝하는 공정과; 상기 포토레지스트(14)의 패턴을 마스크로 사용하여 상기 절연막(12)을 1차 식각하는 공정과; 상기 절연막(12)을 2차 식각하여 콘택홀(16)을 형성하는 공정과; 상기 콘택홀(16)의 저면에 잔류한 폴리머층(18)을 CF4의 함량비가 전체 혼합개스량 대비 적어도 60%이하로 설정된 플루오린계 혼합개스를 이용하여 제거하는 잔사처리 공정을 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  2. 제1항에 있어서, 상기 플루로린계 혼합개스는 O2+CF4를 사용하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  3. 제1항에 있어서, 상기 플루오린계 혼합개스량은 약 40 - 200 SCCM의 범위내인 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
KR1019950037143A 1995-10-25 1995-10-25 반도체 장치의 콘택홀 형성 방법 KR0163086B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950037143A KR0163086B1 (ko) 1995-10-25 1995-10-25 반도체 장치의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950037143A KR0163086B1 (ko) 1995-10-25 1995-10-25 반도체 장치의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR970023731A KR970023731A (ko) 1997-05-30
KR0163086B1 true KR0163086B1 (ko) 1999-02-01

Family

ID=19431318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037143A KR0163086B1 (ko) 1995-10-25 1995-10-25 반도체 장치의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR0163086B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011190A (en) * 1997-07-02 2000-01-04 Kabushiki Kaisha Kobe Seiko Sho Process for preparing dialkylnaphthalene
KR100611222B1 (ko) * 2003-08-20 2006-08-09 삼성에스디아이 주식회사 전면발광 유기전계발광소자의 제조방법

Also Published As

Publication number Publication date
KR970023731A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US6716761B2 (en) Method of forming fine patterns
KR19990050210A (ko) 산화막 식각 방법
US20060011575A1 (en) [method of reducing pattern pitch in integrated circuits]
KR0163086B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100257149B1 (ko) 반도체 소자의 제조 방법
KR20030000592A (ko) Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100223265B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100458087B1 (ko) 반도체장치제조방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
JP2004247568A (ja) 半導体装置の製造方法
KR100338091B1 (ko) 반도체소자제조방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100425935B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100481557B1 (ko) 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법
KR100895826B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0172293B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100223869B1 (ko) 반도체 소자의 제조 방법
JPH07263419A (ja) 埋め込み型微細配線を有する電子部品の製造方法
KR19990042514A (ko) 반도체 소자의 박막 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee