JPH065560A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH065560A
JPH065560A JP4156981A JP15698192A JPH065560A JP H065560 A JPH065560 A JP H065560A JP 4156981 A JP4156981 A JP 4156981A JP 15698192 A JP15698192 A JP 15698192A JP H065560 A JPH065560 A JP H065560A
Authority
JP
Japan
Prior art keywords
layer
resist pattern
hydrogen
silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4156981A
Other languages
English (en)
Other versions
JP3161040B2 (ja
Inventor
Tetsuji Nagayama
哲治 長山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15698192A priority Critical patent/JP3161040B2/ja
Priority to US08/077,054 priority patent/US5369061A/en
Publication of JPH065560A publication Critical patent/JPH065560A/ja
Application granted granted Critical
Publication of JP3161040B2 publication Critical patent/JP3161040B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

(57)【要約】 【目的】 逆テーパー状の断面形状を有するレジスト・
パターンを用いてホール加工を行う際に、寸法変換差の
発生や異方性の劣化を防止する。 【構成】 化学増幅系ネガ型レジスト材料により形成さ
れたレジスト・パターン４は、感光特性により逆テーパ
ー状になり易い。そこで、予めＳｉＯ2 層間絶縁膜２上
に水素富化層としてＳｉＯx ：Ｈ層３を成膜しておき、
この層３のエッチング中に放出される水素を利用して炭
素系ポリマーの堆積を促進する。たとえばｃ−Ｃ4 Ｆ8
／ＣＨ2 Ｆ2 混合ガスをエッチングに用いると、レジス
ト・パターン４の側壁面４ａ上にポリマー層６が効率良
く堆積し、パターン側壁をほぼ垂直に補正できる。これ
により、パターンのエッジ部における入射イオンの散乱
を防止し、異方性形状と設計どおりの寸法を有する接続
孔７が形成できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に断面形状がいわゆる逆テーパー状に形成され
たレジスト・パターンをマスクとしてホール加工等を行
う場合に、寸法変換差を解消する方法に関する。
【０００２】
【従来の技術】ＶＬＳＩ、さらにはＵＬＳＩと半導体装
置のデザイン・ルールが微細化されるに伴い、フォトリ
ソグラフィの分野においても露光装置の高開口数化、露
光波長の短波長化、フォトレジスト材料の改良等に関す
る研究が進められている。特に、露光光源として、従来
の高圧水銀ランプのｇ線（４３６ｎｍ），ｉ線（３６５
ｎｍ）等の光源に代わり、ＫｒＦエキシマ・レーザ光
（２４８ｎｍ）等のエキシマ・レーザー光源を使用する
エキシマ・レーザ・リソグラフィが、比較的容易に高解
像度を達成させ得る技術として注目されている。
【０００３】ところで、エキシマ・レーザ・リソグラフ
ィにおいては、従来からｇ線露光やｉ線露光に典型的に
用いられてきたノボラック系ポジ型フォトレジストをそ
のまま適用することは難しい。それは、ベース樹脂であ
るノボラック樹脂、および感光剤として添加されている
ナフトキノンジアジド系化合物の芳香環がＫｒＦエキシ
マ・レーザー光の波長域に大きな吸収を有しているため
に、感度が不足する他、露光光の透過性が著しく低下
し、フォトレジスト・パターンの断面形状がテーパー化
してしまうからである。
【０００４】また、エキシマ・レーザ光を光源として用
いるステッパでは、波長分布による色収差を解消する目
的でレーザ光を狭帯域化しているので、これによる露光
量の不足をカバーするために、レジスト材料としても高
感度の材料が要求されている。
【０００５】かかる事情から、エキシマ・レーザ波長に
て高感度および高解像度を達成できるフォトレジスト材
料が望まれている。近年、このようなフォトレジストと
して、いわゆる化学増幅系レジストが注目されている。
これは、光反応によりまずオニウム塩，ポリハロゲン化
物等の光反応性酸触媒発生剤（以下、単に光酸発生剤と
称する。）から酸触媒を発生させ、次にこの酸触媒の存
在下で熱処理（ポストベーキング）を行うことにより重
合，架橋，官能基変換等のレジスト反応を進行させ、そ
の溶解速度変化を生じさせるタイプのフォトレジストで
ある。
【０００６】化学増幅系レジストは、レジスト反応のタ
イプによりポジ型とネガ型、また基本成分の数により二
成分系，三成分系等に分類される。現状では、ベース樹
脂にノボラック樹脂、光酸発生剤にＤＤＴ（ｐ，ｐ′−
ジクロロジフェニルトリクロロエタン）、酸架橋剤にヘ
キサメチロールメラミンを使用したネガ型三成分系レジ
ストが最も実用化に近いものと目されている。このレジ
ストの解像機構は、まずＫｒＦエキシマ・レーザー露光
によりＤＤＴから酸触媒が生成し、この酸触媒がポスト
ベーキング時に架橋剤によるベース樹脂の架橋を促進す
ることにより露光部がアルカリ不溶となることにもとづ
いている。
【０００７】
【発明が解決しようとする課題】しかしながら、化学増
幅系レジストには、定在波効果を軽減するために光吸収
率を高めるような材料設計を行った場合、露光光の膜厚
方向の光量分布に大きな勾配が生ずるという問題があ
る。すなわち、ポジ型ではレジスト層の表面付近で酸触
媒の拡散が大きくなり光分解反応が促進される結果、現
像後のレジスト・パターンの断面形状がテーパー化し、
逆にネガ型ではレジスト層の表面付近で架橋反応が促進
されるので、現像後の断面形状は逆テーパー化する。こ
のように断面形状の劣化したレジスト・パターンをマス
クとしてたとえばコンタクト・ホールやビア・ホールを
開口するためのホール加工を行うと、以下のような問題
が生ずる。この問題を、図３および図４を参照しながら
説明する。なお、図３と図４の参照符号は一部共通であ
る。
【０００８】まず、図３（ａ）に示されるように、段差
を有する下層配線１１上に積層された層間絶縁膜１２の
表面をポジ型フォトレジスト膜で平坦化し、これをパタ
ーニングして断面形状がテーパー化されたレジスト・パ
ターン１３を形成した場合を考える。ここで、上記レジ
スト・パターン１３には、段差の上部領域において第１
の開口部１４、段差の下部領域において第２の開口部１
５がそれぞれ開口されているが、フォトレジスト膜の膜
厚の異なる領域で等しい傾斜を有する開口部１４，１５
をそれぞれ形成したために、第１の開口部１４の底面に
おける開口径Ａ 1 は、第２の開口部１５の底面における
開口径Ｂ1 よりも大きくなる。後工程の層間絶縁膜１２
のエッチングは、通常イオン・モードで行われるので、
イオンの入射範囲を規定する部分はこの底面となる。し
たがって、かかるレジスト・パターン１３をマスクとし
てエッチングを行うと、図３（ｂ）に示されるように、
形成される接続孔１６，１７の開口径は、それぞれの開
口部１４，１５の底面の開口径Ａ1 ，Ｂ1 をほぼ反映す
る。つまり、段差の上下で両各続孔１６，１７の設計寸
法が同一であっても、実際に得られる開口径は異なって
しまうのである。
【０００９】一方、層間絶縁膜１２の表面をネガ型フォ
トレジスト膜で平坦化した場合、現像後のレジスト・パ
ターン１４の断面形状は図４（ａ）に示されるように逆
テーパー状となる。このとき、段差の上部領域では第１
の開口部１９，段差の下部領域では第２の開口部２０が
形成されるが、後工程の層間絶縁膜１２のエッチングに
おいてイオンの入射範囲を規定する両開口部１９，２０
の最上面の開口径Ａ2，Ｂ2 は互いに等しい。したがっ
て、イオン・モードで層間絶縁膜１２をエッチングすれ
ば、両開口部１９，２０に対応して形成される接続孔２
１，２２の開口径Ａ3 ，Ｂ3 は互いに等しくなる。
【００１０】このように、段差の上下で接続孔の開口径
が異なる問題は、ネガ型のレジスト・パターンをマスク
とすることで一応解決されており、現状のプロセスで
は、かかるレジスト・パターンに対して高選択比が確保
できるエッチング条件が採用されている。しかしなが
ら、これらの接続孔も必ずしも設計寸法どおりに、ある
いは異方的に形成されているわけではない。たとえば図
４（ｂ）に示される例では、接続孔２１，２２の開口径
Ａ3 ，Ｂ3 は、両開口部１９，２０の開口径Ａ2 ，Ｂ2
よりもそれぞれ大きくなっている。かかる寸法変換差
は、レジスト・パターン１８のエッジ部で入射イオンが
散乱されて斜め入射成分となり、これがエッチング・パ
ターンの側壁面を攻撃して開口径を広げるために発生す
ると考えられている。かかる逆テーパー状のレジスト・
パターンは、たとえば第４９回応用物理学会学術講演会
（１９８８年秋季年会）予稿集ｐ．５６７，講演番号７
ｐ−Ｋ−１４においてコンタクト・ホールのテーパー・
エッチングに積極的に利用されているほどであり、異方
性加工に適用することは本質的に困難であることがわか
る。
【００１１】そこで本発明は、レジスト・パターンの断
面形状が逆テーパー状とされている場合にも、該レジス
ト・パターンの下のシリコン系化合物層を寸法変換差を
発生させずにエッチングする方法を提供することを目的
とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の目的を達成するために提案されるもの
であり、基板上に層厚方向の少なくとも一部に水素富化
層を有するシリコン系化合物層を形成する工程と、前記
シリコン系化合物層の上に逆テーパー状の断面形状を有
するレジスト・パターンを形成する工程と、前記レジス
ト・パターンの側壁面上にエッチング反応生成物を堆積
させて見掛け上の側壁面が前記シリコン系化合物層に対
して略垂直となるように該レジスト・パターンを整形し
ながら該シリコン系化合物層をエッチングする工程とを
有することを特徴とする。
【００１３】本発明はまた、酸化シリコン、窒化シリコ
ン、アモルファス・シリコンの少なくともいずれかを気
相成長させることにより前記水素富化層を形成すること
を特徴とする。
【００１４】本発明はまた、前記シリコン系材料層に水
素をイオン注入することにより前記水素富化層を形成す
ることを特徴とする。
【００１５】本発明はさらに、ネガ型フォトレジスト材
料により前記レジスト・パターンを構成することを特徴
とする。
【００１６】
【作用】本発明者は、寸法変換差の発生や異方性形状の
劣化の問題を根本的に解決するためには、レジスト・パ
ターンの側壁面が下地のシリコン系化合物層に対して略
垂直となるように断面形状を整形することが不可欠であ
ると考え、炭素系ポリマーの堆積に及ぼす水素の効果に
着目した。
【００１７】一般にシリコン系化合物層のエッチング・
プロセスでは、レジスト・パターンが入射イオンにスパ
ッタされることにより生成する炭素系の分解生成物や、
エッチング・ガスに含まれるフルオロカーボン化合物の
分解生成物が重合して炭素系ポリマーを形成することが
知られている。さらに、この炭素系ポリマーの堆積は、
エッチング・ガス中に水素が存在することにより促進さ
れることも知られている。たとえば、Ｐｒｏｃｅｅｄｉ
ｎｇｓ ｏｆ ｔｈｅ Ｓｅｃｏｎｄ Ｓｙｍｐｏｓｉ
ｕｍ ｏｎ Ｄｒｙ Ｐｒｏｃｅｓｓ（１９８０），
ｐ．４９〜５３には、ＣＦ4 ガスを用いて窒化シリコン
をエッチングする際に、ガス系へのＨ2 添加量が増える
と堆積物の増加によりエッチング・パターンの断面形状
が緩慢となる現象が報告されている。
【００１８】本発明では、このポリマーの堆積促進に寄
与する水素を、ガス系からではなく、被エッチング材料
層であるシリコン系化合物層から供給する。つまり、シ
リコン系化合物層の膜厚方向の少なくとも一部に水素富
化層を形成しておけば、この水素富化層がエッチングさ
れている間はエッチング反応系中に水素が放出され、こ
の水素がレジスト・パターンのフォワード・スパッタリ
ングもしくはエッチング・ガスの放電解離により供給さ
れる炭素系の分解生成物に取り込まれて、堆積性の高い
ポリマーを形成するのである。このポリマーは、レジス
ト・パターンの側壁面上で最もイオンの入射が起こりに
くく、またエッチング反応生成物の蒸気圧が低くなる狭
隘な部位から堆積し始め、最終的には見掛け上の側壁面
がシリコン系化合物層に対して略垂直となるようにレジ
スト・パターンを整形する。したがって、レジスト・パ
ターンのエッジ部における入射イオンの散乱が起こりに
くくなり、寸法変換差の発生や異方性形状の劣化を抑制
することができる。
【００１９】上記の水素富化層は、実用上は酸化シリコ
ン、窒化シリコン、アモルファス・シリコンの少なくと
もいずれかを気相成長させることにより形成することが
できる。ここに挙げた材料は、いずれもＣＶＤ法におけ
る成膜条件を制御することにより水素含量が変化するこ
とが知られている。たとえば酸化シリコンに関しては、
“ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ”（Ｓ．Ｍ．Ｓｚｅ
編，ＭｃＧｒａｗ−Ｈｉｌｌ，１９８８年）ｐ．２５
８、窒化シリコンに関しては、同書ｐ．２６２、アモル
ファス・シリコンに関しては、「ＣＶＤハンドブック」
（化学工学会編，朝倉書店，１９９１年）ｐ．３１０等
にそれぞれの記載がみられる。
【００２０】あるいは、前記シリコン系化合物層に水素
をイオン注入することにより、このシリコン系化合物層
の表面から所定の深さまでの部分を水素富化層に変化さ
せても良い。いずれにしても、かかる水素富化層の存在
は、シリコン系化合物層の本来のエッチング特性を大き
く変化させるものではない。また、堆積するエッチング
反応生成物は、レジスト・パターンをアッシングする際
に、同時に除去することができる。
【００２１】さらに、逆テーパー状の断面形状を有する
レジスト・パターンは、ネガ型のフォトレジスト材料を
使用すれば、特別な物理的加工を施さなくても、この材
料の本来の感光特性にしたがって自然に形成することが
できる。
【００２２】
【実施例】以下、本発明の好適な実施例について図面を
参照しながら説明する。
【００２３】実施例１ 本実施例は、表層部に水素富化ＳｉＯx 層（以下、Ｓｉ
Ｏx ：Ｈ層と記載する。）を形成したＳｉＯ2 層間絶縁
膜を、化学増幅系ネガ型フォトレジスト材料からなる逆
テーパー状のレジスト・パターンを介してエッチングし
た例である。このプロセスを図１を参照しながら説明す
る。
【００２４】まず、図１（ａ）に示されるように、ウェ
ハ上に形成された下層配線１上にＳｉＯ2 層間絶縁膜２
を形成した。ここで、上記下層配線１は、不純物拡散領
域の形成された単結晶シリコン基板、多結晶シリコン
層、ポリサイド膜、Ａｌ系配線層等のいずれであっても
良い。上記ＳｉＯ2 層間絶縁膜２は、一例として下記の
条件でプラズマＣＶＤを行うことにより、約０．８μｍ
の厚さに形成されたものである。
【００２５】 ＳｉＨ4 流量 ３００ＳＣＣＭ Ｏ2 流量 ３００ＳＣＣＭ ガス圧 ３３３Ｐａ（＝２．５Ｔｏｒ
ｒ） 成膜時間 ４分 ウェハ温度 ４００℃
【００２６】次に、図１（ｂ）に示されるように、Ｓｉ
Ｏ2 層間絶縁膜２の上にさらにＳｉＯx ：Ｈ層３を約
０．２μｍの厚さに形成した。成膜条件の一例を下記に
示す。 ＳｉＨ4 流量 ４００ＳＣＣＭ Ｏ2 流量 ３００ＳＣＣＭ ガス圧 ３３３Ｐａ（＝２．５Ｔｏｒ
ｒ） 成膜時間 １分 ウェハ温度 ３５０℃ この工程では、ＳｉＯ2 層間絶縁膜２の成膜時に比べて
ＳｉＨ4 流量を増やし、ウェハ温度を低下させることに
より、酸化シリコン中の水素含量を増加させているわけ
である。ＳｉＯx ：Ｈ層３の水素含量は、約１０％であ
った。
【００２７】次に、化学増幅系ネガ型フォトレジスト
（シプレー社製：商品名ＳＡＬ６０１）を塗布して１μ
ｍ厚のフォトレジスト層を形成し、ＫｒＦエキシマ・レ
ーザー・ステッパを使用して選択露光を行い、ポストベ
ーキングおよびアルカリ現像処理を経て図１（ｃ）に示
されるようなレジスト・パターン４を形成した。このレ
ジスト・パターン４の断面形状はいわゆる逆テーパー状
となり、側壁面４ａは開口部５に対してオーバーハング
状に傾斜した。開口部５の入口における開口径は、約
０．３５μｍである。
【００２８】次に、この状態のウェハを有磁場マイクロ
波プラズマ・エッチング装置にセットし、一例として下
記の条件で上記ＳｉＯx ：Ｈ層３およびＳｉＯ2 層間絶
縁膜２をエッチングした。 ｃ−Ｃ4 Ｆ8 流量 １５ＳＣＣＭ ＣＨ2 Ｆ2 流量 １０ＳＣＣＭ ガス圧 ０．２７Ｐａ（＝２ｍＴｏｒ
ｒ） マイクロ波パワー １２００Ｗ（２．４５ＧＨ
ｚ） ＲＦバイアス・パワー ３００Ｗ（８００ｋＨｚ） ウェハ温度 −５０℃（エタノール系冷
媒使用）
【００２９】ここで、ｃ−Ｃ4 Ｆ8 （オクタフルオロシ
クロブタン）は、１分子から生成する大量のＦ* および
ＣＦx + により高速エッチングを推進する一方、そのフ
ラグメントがＳｉＯx ：Ｈ層３のエッチング中に放出さ
れるＨを取り込むことにより、堆積性の強い炭素系ポリ
マーを生成に寄与する。また、ＣＨ2 Ｆ2 も本来、炭素
系ポリマーを堆積させ易いガスである。さらに、レジス
ト・パターン４が入射イオンにスパッタされることによ
っても炭素系のフラグメントが供給され、これも炭素系
ポリマーの原料となる。
【００３０】これらの寄与により、側壁面４ａ上にポリ
マー層６が形成され、レジスト・パターン４の見掛け上
の側壁面はほぼ垂直に整形された。このような整形が可
能となるのは、低ガス圧下でイオンの平均自由行程が延
び、しかも高バイアス下でイオンの方向性が揃っている
ので、側壁面４ａの底部のようにイオンの入射しにくい
狭隘な部位ではポリマーが堆積するが、ポリマー層６が
ある程度成長してくると入射イオンにスパッタ除去さ
れ、決して開口部５内へ迫り出すようには堆積しないか
らである。
【００３１】かかるエッチングにより、図１（ｄ）に示
されるように、レジスト・パターン４の入口の開口径と
同じ開口径と垂直壁を有する接続孔７を形成することが
できた。
【００３２】最後に、ウェハをアッシング装置に移送
し、通常のＯ2 プラズマ・アッシングを行ったところ、
図１（ｅ）に示されるように、上記レジスト・パターン
４とポリマー層６は残渣を発生させることなく除去され
た。なお、図１（ｅ）からも明らかなように、このプロ
セスではＳｉＯx ：Ｈ層３が最終的にＳｉＯ2 層間絶縁
膜２の表面に残り、これら両層２，３をデバイス中で絶
縁膜として利用するため、ＳｉＯ2 層間絶縁膜２の厚さ
はＳｉＯx ：Ｈ層３の厚さを見込んだ分だけ薄く形成す
ることが特に望ましい。
【００３３】実施例２ 本実施例は、表層部に水素富化ＳｉＮx 層（以下、Ｓｉ
Ｎx ：Ｈ層と記載する。）を形成したＳｉＯ2 層間絶縁
膜を、化学増幅系ネガ型フォトレジスト材料からなる逆
テーパー状のレジスト・パターンを介してエッチングし
た例である。参照図面は、同じく図１である。
【００３４】まず、実施例１と同じ条件で、図１（ａ）
に示されるように下層配線１上にＳｉＯ2 層間絶縁膜２
を堆積した。
【００３５】次に、一例として下記の条件でＣＶＤを行
い、図１（ｂ）に示されるようなＳｉＮx ：Ｈ層８を約
０．２μｍの厚さに形成した。 ＳｉＨ4 流量 ２００ＳＣＣＭ ＮＨ3 流量 ２０００ＳＣＣＭ Ｎ2 流量 １０００ＳＣＣＭ ガス圧 ３３３Ｐａ（＝２．５Ｔｏｒ
ｒ） 成膜時間 １分 ウェハ温度 ３５０℃このようにして形成
されたＳｉＮx ：Ｈ層８の水素含量は、約３０％であっ
た。
【００３６】次に、化学増幅系ネガ型フォトレジスト
（シプレー社製：商品名ＳＡＬ６０１）を用い、実施例
１と同様の方法で図１（ｃ）に示されるような逆テーパ
ー状のレジスト・パターン４を形成した。さらに、この
レジスト・パターン４を介し、一例として下記の条件で
ＳｉＮx：Ｈ層８とＳｉＯ2 層間絶縁膜２をエッチング
した。
【００３７】 ｃ−Ｃ4 Ｆ8 流量 １５ＳＣＣＭ ＣＨ2 Ｆ2 流量 １０ＳＣＣＭ ガス圧 ０．２７Ｐａ（＝２ｍＴｏｒ
ｒ） マイクロ波パワー １２００Ｗ（２．４５ＧＨ
ｚ） ＲＦバイアス・パワー ３００Ｗ（８００ｋＨｚ） ウェハ温度 −２０℃（エタノール系冷
媒使用） このエッチング工程では、約３０％の水素を含有するＳ
ｉＮx ：Ｈ層８から放出される水素により効率良くポリ
マー層６が形成された。この結果、実施例１よりもウェ
ハ温度が高いにもかかわらず、図１（ｄ）に示されるよ
うに良好な異方性形状を有する接続孔７を形成すること
ができた。
【００３８】実施例３ 本実施例は、表層部にアモルファス・シリコン層（以
下、ａ−Ｓｉ：Ｈ層と記載する。）を形成したＳｉＯ2
層間絶縁膜を、化学増幅系ネガ型フォトレジスト材料か
らなる逆テーパー状のレジスト・パターンを介してエッ
チングした例である。参照図面は、同じく図１である。
【００３９】まず、実施例１と同じ条件で、図１（ａ）
に示されるように下層配線１上にＳｉＯ2 層間絶縁膜２
を堆積した。
【００４０】次に、一例として下記の条件でＣＶＤを行
い、図１（ｂ）に示されるようなａ−Ｓｉ：Ｈ層９を約
０．２μｍの厚さに形成した。 ＳｉＨ4 流量 ５００ＳＣＣＭ Ｈｅ流量 ５０ＳＣＣＭ ガス圧 ８０Ｐａ（＝０．６Ｔｏｒ
ｒ） 成膜時間 ３０分 ウェハ温度 ４００℃ このようにして形成されたａ−Ｓｉ：Ｈ層９の水素含量
は、約２０％であった。
【００４１】次に、化学増幅系ネガ型フォトレジスト
（シプレー社製：商品名ＳＡＬ６０１）を用い、実施例
１と同様の方法で図１（ｃ）に示されるような逆テーパ
ー状のレジスト・パターン４を形成した。さらに、この
レジスト・パターン４を介し、一例として下記の条件で
ａ−Ｓｉ：Ｈ層９とＳｉＯ2 層間絶縁膜２をエッチング
した。
【００４２】 ｃ−Ｃ4 Ｆ8 流量 １５ＳＣＣＭ ＣＨ2 Ｆ2 流量 １０ＳＣＣＭ ガス圧 ０．２７Ｐａ（＝２ｍＴｏｒ
ｒ） マイクロ波パワー １２００Ｗ（２．４５ＧＨ
ｚ） ＲＦバイアス・パワー ３００Ｗ（８００ｋＨｚ） ウェハ温度 −３０℃（エタノール系冷
媒使用） このエッチング工程では、約２０％の水素を含有するａ
−Ｓｉ：Ｈ層９から放出される水素により効率良くポリ
マー層６が形成された。この結果、実施例１と実施例２
の中間のウェハ温度域において、図１（ｄ）に示される
ように良好な異方性形状を有する接続孔７を形成するこ
とができた。
【００４３】なお、本実施例では、レジスト・パターン
４およびポリマー層６をアッシング除去した後に、図１
（ｅ）に示されるようにＳｉＯ2 層間絶縁膜２の表面に
絶縁材料ではないａ−Ｓｉ：Ｈ層９が残るので、必要に
応じてこのａ−Ｓｉ：Ｈ層９を選択エッチングにより除
去しても良い。
【００４４】実施例４ 本実施例は、上述の３実施例とは異なり、ＳｉＯ2 層間
絶縁膜に対して水素をイオン注入することにより、その
表層部を水素富化状態とした例である。このプロセス
を、図２を参照しながら説明する。なお、図２の参照符
号は図１と一部共通である。
【００４５】まず、図２（ａ）に示されるように、下層
配線１上にＳｉＯ2 層間絶縁膜２を形成した。ＳｉＯ2
層間絶縁膜２の成膜条件は、成膜時間を５分として膜厚
を１μｍとした他は、実施例１で上述したとおりであ
る。このＳｉＯ2 層間絶縁膜２に対し、下記の条件でＨ
2 + をイオン注入した。 ビーム電流 ５ｍＡ イオン加速電圧 １０ｋＶ ドース量 １×１０17個／ｃｍ2 このイオン注入により、ＳｉＯ2 層間絶縁膜２の表層部
から約０．２μｍまでの深さの領域が、水素イオン注入
層２ａとなった。
【００４６】続いて、図２（ｂ）に示されるように、実
施例１と同じ工程にしたがって逆テーパー状のレジスト
・パターン４を形成した。さらに、このレジスト・パタ
ーン４を介し、一例として下記の条件で水素イオン注入
層２ａおよびＳｉＯ2 層間絶縁膜２をエッチングした。 ｃ−Ｃ4 Ｆ8 流量 １５ＳＣＣＭ ＣＨ2 Ｆ2 流量 １０ＳＣＣＭ ガス圧 ０．２７Ｐａ（＝２ｍＴｏｒ
ｒ） マイクロ波パワー １２００Ｗ（２．４５ＧＨ
ｚ） ＲＦバイアス・パワー ３００Ｗ（８００ｋＨｚ） ウェハ温度 −４０℃（エタノール系冷
媒使用） このエッチング工程では、水素イオン注入層２ａから放
出される水素により効率良くポリマー層６が形成され、
図２（ｃ）に示されるように良好な異方性形状を有する
接続孔７を形成することができた。
【００４７】最後にアッシングを行ったところ、図２
（ｄ）に示されるように、レジスト・パターン２とポリ
マー層６は残渣を発生させることなく除去された。
【００４８】以上、本発明を４例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、ウェハ上に形成される各種材料層の組
成、構成、成膜条件、パターニング方法、エッチング条
件等は適宜変更可能であることは言うまでもない。
【００４９】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば、フォトリソグラフィ後の断面形状が感
光特性により逆テーパー状となるようなレジスト・パタ
ーンをマスクとしてシリコン系化合物層のエッチングを
行う場合にも、寸法変換差の発生や異方性形状の劣化を
防止することができる。本発明は、今後サブミクロン・
レベルさらにはクォーターミクロン・レベルの微細加工
を行うにあたり、エキシマ・レーザ・リソグラフィおよ
びこの露光波長に適した化学増幅系ネガ型フォトレジス
トが適用されるプロセスにおいて特に有効である。
【図面の簡単な説明】
【図１】本発明を適用した一プロセス例をその工程順に
したがって説明する概略断面図であり、（ａ）は層間絶
縁膜の形成工程、（ｂ）は水素富化層としてのＳｉ
Ｏx：Ｈ層またはＳｉＮx ：Ｈ層またはａ−Ｓｉ：Ｈ層
の形成工程、（ｃ）は逆テーパー状を呈するレジスト・
パターンの形成工程、（ｄ）はレジスト・パターンをポ
リマー層で整形しながら水素富化層および層間絶縁膜を
エッチングする工程、（ｅ）はレジスト・パターンおよ
びポリマー層のアッシング除去工程をそれぞれ表す。
【図２】本発明を適用した他のプロセス例をその工程順
にしたがって説明する概略断面図であり、（ａ）は層間
絶縁膜への水素イオン注入工程、（ｂ）は逆テーパー状
を呈するレジスト・パターンの形成工程、（ｃ）はレジ
スト・パターンをポリマー層で整形しながらイオン注入
層および層間絶縁膜をエッチングする工程、（ｄ）はレ
ジスト・パターンおよびポリマー層のアッシング除去工
程をそれぞれ表す。
【図３】従来のプロセス例における問題点を説明するた
めの概略断面図であり、（ａ）は段差を有する層間絶縁
膜上にテーパー状を呈するポジ型レジスト・パターンが
形成された状態、（ｂ）は段差の上下で接続孔の開口径
が異なった状態をそれぞれ表す。
【図４】従来のプロセス例における問題点を説明するた
めの概略断面図であり、（ａ）は段差を有する層間絶縁
膜上に逆テーパー状を呈するネガ型レジスト・パターン
が形成された状態、（ｂ）はレジスト・パターンの開口
径と接続孔の開口径との間に寸法変換差が発生した状態
をそれぞれ表す。
【符号の説明】
１ ・・・下層配線 ２ ・・・ＳｉＯ2 層間絶縁膜 ２ａ・・・水素イオン注入層 ３ ・・・ＳｉＯx ：Ｈ層 ４ ・・・レジスト・パターン ４ａ・・・（レジスト・パターンの）側壁面 ５ ・・・開口部 ６ ・・・ポリマー層 ７ ・・・接続孔 ８ ・・・ＳｉＮx ：Ｈ層 ９ ・・・ａ−Ｓｉ：Ｈ層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板上に層厚方向の少なくとも一部に水
    素富化層を有するシリコン系化合物層を形成する工程
    と、 前記シリコン系化合物層の上に膜厚方向の最上面から最
    下面へ向けてパターン幅が漸次縮小するごとく形成され
    側壁面が傾斜されてなるレジスト・パターンを形成する
    工程と、 前記レジスト・パターンをマスクとし、前記側壁面上に
    エッチング反応生成物を堆積させて見掛け上の側壁面を
    前記シリコン系化合物層に対して略垂直とするごとく該
    レジスト・パターンを整形しながら該シリコン系化合物
    層をエッチングする工程とを有することを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 前記水素富化層を、酸化シリコン、窒化
    シリコン、アモルファス・シリコンの少なくともいずれ
    かを気相成長させることにより形成することを特徴とす
    る請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記水素富化層を、前記シリコン系材料
    層に水素をイオン注入することにより形成することを特
    徴とする請求項１記載の半導体装置の製造方法。
  4. 【請求項４】 前記レジスト・パターンを、ネガ型フォ
    トレジスト材料により構成することを特徴とする請求項
    １ないし請求項３のいずれか１項記載の半導体装置の製
    造方法。
JP15698192A 1992-06-16 1992-06-16 半導体装置の製造方法 Expired - Fee Related JP3161040B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15698192A JP3161040B2 (ja) 1992-06-16 1992-06-16 半導体装置の製造方法
US08/077,054 US5369061A (en) 1992-06-16 1993-06-16 Method of producing semiconductor device using a hydrogen-enriched layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15698192A JP3161040B2 (ja) 1992-06-16 1992-06-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH065560A true JPH065560A (ja) 1994-01-14
JP3161040B2 JP3161040B2 (ja) 2001-04-25

Family

ID=15639563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15698192A Expired - Fee Related JP3161040B2 (ja) 1992-06-16 1992-06-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5369061A (ja)
JP (1) JP3161040B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041519A (ja) * 1996-03-26 1998-02-13 Lg Electron Inc 液晶表示装置の製造方法及びその製造方法による液晶表示装置
KR20010060984A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 장치의 콘택홀 형성방법
KR100443346B1 (ko) * 2001-12-29 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 미세 콘택홀 형성방법
JP2006228846A (ja) * 2005-02-16 2006-08-31 Tokyo Electron Ltd エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
JP2008545271A (ja) * 2005-06-30 2008-12-11 ラム リサーチ コーポレーション クリティカルディメンション低減およびピッチ低減のためのシステムおよび方法
KR100895826B1 (ko) * 2002-12-03 2009-05-06 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
US8529728B2 (en) 2005-06-30 2013-09-10 Lam Research Corporation System and method for critical dimension reduction and pitch reduction

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950986A (ja) * 1995-05-29 1997-02-18 Sony Corp 接続孔の形成方法
US5651860A (en) * 1996-03-06 1997-07-29 Micron Technology, Inc. Ion-implanted resist removal method
US5928967A (en) * 1996-06-10 1999-07-27 International Business Machines Corporation Selective oxide-to-nitride etch process using C4 F8 /CO/Ar
JPH1083989A (ja) * 1996-07-16 1998-03-31 Matsushita Electric Ind Co Ltd パターン形成方法
US6010949A (en) * 1996-10-21 2000-01-04 Micron Technology, Inc. Method for removing silicon nitride in the fabrication of semiconductor devices
US5879863A (en) * 1997-01-22 1999-03-09 Kabushiki Kaisha Toshiba Pattern forming method
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device
US6207353B1 (en) 1997-12-10 2001-03-27 International Business Machines Corporation Resist formulation which minimizes blistering during etching
JP3252780B2 (ja) * 1998-01-16 2002-02-04 日本電気株式会社 シリコン層のエッチング方法
WO2002029887A2 (en) * 2000-09-29 2002-04-11 Infineon Technologies North America Corp. One-step etch processes for dual damascene metallization
JP3691780B2 (ja) * 2001-11-01 2005-09-07 Ｔｄｋ株式会社 パターン化薄膜形成方法およびマイクロデバイスの製造方法
DE102004057536B3 (de) * 2004-11-29 2006-05-11 Infineon Technologies Ag Verfahren zum Herstellen von Öffnungen mit wenigstens zwei voneinander unterschiedlichen Strukturgrößen in einer Schicht
KR100842763B1 (ko) * 2007-03-19 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
CN104051255B (zh) * 2013-03-13 2017-06-13 中芯国际集成电路制造(上海)有限公司 自对准双构图方法
CN114959880B (zh) * 2022-05-27 2024-02-13 西安奕斯伟材料科技股份有限公司 一种用于生产单晶硅棒的石英坩埚、坩埚组件及拉晶炉

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705597A (en) * 1985-04-15 1987-11-10 Harris Corporation Photoresist tapering process
US4705596A (en) * 1985-04-15 1987-11-10 Harris Corporation Simultaneous plasma sculpturing and dual tapered aperture etch
JPH0262038A (ja) * 1988-08-27 1990-03-01 Sony Corp ドライエッチング方法
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041519A (ja) * 1996-03-26 1998-02-13 Lg Electron Inc 液晶表示装置の製造方法及びその製造方法による液晶表示装置
KR20010060984A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 장치의 콘택홀 형성방법
KR100443346B1 (ko) * 2001-12-29 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 미세 콘택홀 형성방법
KR100895826B1 (ko) * 2002-12-03 2009-05-06 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
JP2006228846A (ja) * 2005-02-16 2006-08-31 Tokyo Electron Ltd エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
JP4515278B2 (ja) * 2005-02-16 2010-07-28 東京エレクトロン株式会社 エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
JP2008545271A (ja) * 2005-06-30 2008-12-11 ラム リサーチ コーポレーション クリティカルディメンション低減およびピッチ低減のためのシステムおよび方法
US8529728B2 (en) 2005-06-30 2013-09-10 Lam Research Corporation System and method for critical dimension reduction and pitch reduction

Also Published As

Publication number Publication date
JP3161040B2 (ja) 2001-04-25
US5369061A (en) 1994-11-29

Similar Documents

Publication Publication Date Title
JP3161040B2 (ja) 半導体装置の製造方法
USRE41697E1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
US6524875B2 (en) Method for manufacturing tapered opening using an anisotropic etch during the formation of a semiconductor device
US20220367186A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
KR100293975B1 (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
US7943521B2 (en) Method for patterning a semiconductor device
JP2002134379A (ja) パターン形成方法
JP3361918B2 (ja) 半導体集積回路装置の微細ホールの形成方法
JPH06177089A (ja) 半導体装置の製造方法
JPH0845906A (ja) パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法
US7067429B2 (en) Processing method of forming MRAM circuitry
JP3342856B2 (ja) 微細パターンの形成方法および半導体装置の製造方法
JPH03174724A (ja) パターン形成方法
CN111834201A (zh) 半导体工艺方法
JP2000277494A (ja) 有機系反射防止膜のエッチング方法および半導体装置の製造方法
JP3988873B2 (ja) 半導体装置の製造方法
JPH0963928A (ja) 光リソグラフィ用反射防止膜およびその製造方法並びにその使用方法
JP3271185B2 (ja) 反射防止膜の製造方法
WO2001009683A1 (en) Reduction of resist poisoning
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH05303210A (ja) パターン形成方法
KR100563819B1 (ko) 반도체소자의 반사방지막 제조방법
KR20020056016A (ko) 미세패턴 형성방법
JPH03156915A (ja) 多層レジスト法によるパターン形成方法
KR20010083476A (ko) 미세패턴 형성방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010123

LAPS Cancellation because of no payment of annual fees