JP2008545271A - クリティカルディメンション低減およびピッチ低減のためのシステムおよび方法 - Google Patents

クリティカルディメンション低減およびピッチ低減のためのシステムおよび方法 Download PDF

Info

Publication number
JP2008545271A
JP2008545271A JP2008519338A JP2008519338A JP2008545271A JP 2008545271 A JP2008545271 A JP 2008545271A JP 2008519338 A JP2008519338 A JP 2008519338A JP 2008519338 A JP2008519338 A JP 2008519338A JP 2008545271 A JP2008545271 A JP 2008545271A
Authority
JP
Japan
Prior art keywords
mask
profile
shape
forming
critical dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008519338A
Other languages
English (en)
Inventor
チャラタン・ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2008545271A publication Critical patent/JP2008545271A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Paper (AREA)
  • Printing Plates And Materials Therefor (AREA)

Abstract

【解決手段】形状を形成する方法は、下層の上に第１の材料のマスクを形成する工程を備え、マスクは、不適切なプロファイルを有する。マスクのプロファイルは補正され、形状が下層に形成される。形状を形成するためのシステムも開示されている。
【選択図】なし

Description

本発明は、一般に、基板に素子を形成することに関し、特に、クリティカルディメンションを低減して、リソグラフィのシステムおよび処理においてピッチを低減するための方法およびシステムに関する。
素子のサイズ（すなわち、素子のクリティカルディメンション）を低減して、素子の密度を高くする（すなわち、ピッチを低減する）ことは、半導体製造において、常に目標となっている。これらの目標は、形成される半導体素子の電力消費およびコストを低減しつつ、その性能を向上させるのに役立つ。残念ながら、これらの目標を実現するには、クリティカルディメンションの低減および／またはピッチの低減を実現するために、新しい高価な設備が必要になる。例えば、フォトリソグラフィシステムが、約０．４ミクロンのクリティカルディメンションを有する素子を形成することに最適化されていて、所望のクリティカルディメンションが約０．３ミクロンである（すなわち、約２５％小さいクリティカルディメンションである）場合には、０．３ミクロンのクリティカルディメンションを正確に実現するために、フォトリソグラフィシステムを交換および／または大幅に変更する必要がある。
さらに、基板における同じ領域に、０．３ミクロンのクリティカルディメンションを有する素子を、より多く形成することができる（すなわち、ピッチを低減することができる）。例えば、各素子が、０．４ミクロンのクリティカルディメンションと、各素子間の約０．４ミクロンのピッチとを有する場合には、約２４ミクロンの幅に、約３０の素子を形成できる。それに対して、各素子が、０．３ミクロンのクリティカルディメンションと、各素子間の約０．３ミクロンのピッチとを有する場合には、同じ２４ミクロンの幅に、約４０の素子を形成することができる。０．３ミクロンのピッチを正確に実現するためには、約０．４ミクロンのピッチのクリティカルディメンションを有する素子の形成に最適されたフォトリソグラフィシステムを、交換および／または大幅に変更する必要がある。
結果として、クリティカルディメンションの低減および素子のピッチの低減を常に求めることにより、半導体製造の資本コストが増大する。以上の点から、フォトリソグラフィ処理の性能を向上させて、クリティカルディメンションの低減と、素子のピッチの低減とを実現するためのシステムおよび方法が求められている。
概して、本発明は、フォトリソグラフィ処理の性能を向上させて、クリティカルディメンションの低減と、素子のピッチの低減とを実現するためのシステムおよび方法を提供することにより、上述の要求を満たす。本発明は、処理、装置、システム、コンピュータ読み取り可能な媒体、または、デバイスを含む種々の形態で実施できることを理解されたい。以下では、本発明の実施形態をいくつか説明する。
一実施形態は、形状を形成する方法を提供する。その方法は、下層の上に第１の材料のマスクを形成する工程であって、マスクは、不適切なプロファイルを有する、工程を備える。その方法は、さらに、マスクのプロファイルを補正する工程と、下層に形状を形成する工程とを備える。さらにまた、マスクを除去する工程を備えてよい。
下層の上にマスクを形成する工程は、フォトリソグラフィ処理によってマスクを形成する工程を備えてよい。フォトリソグラフィ処理は、第１のクリティカルディメンションに最適化されており、マスクは、第１のクリティカルディメンションよりも実質的に小さい第２のクリティカルディメンションを有する。
下層の上にマスクを形成する工程は、フォトリソグラフィ処理によってマスクを形成する工程を備えてもよく、フォトリソグラフィ処理は、第１の密度に最適化されており、マスクは、第１の密度よりも実質的に高い第２の密度を有する。
マスクのプロファイルを補正する工程は、マスクの側面の第１の部分を除去する工程を備えてよい。マスクの側面の第１の部分を除去する工程は、低圧力エッチング処理と選択的蒸着処理との少なくとも一方を備えてよい。低圧力エッチング処理は、約７０ｍＴｏｒｒ未満のエッチング処理圧力を備えてよい。選択的蒸着処理は、約５０ｍＴｏｒｒよりも大きい蒸着処理圧力を備えてよい。
マスクのプロファイルを補正する工程は、マスクの側面に第２の部分の材料を追加する工程を備えてよい。マスクの側面に第２の部分の材料を追加する工程は、低圧力エッチング処理と選択的蒸着処理との少なくとも一方を備えてよい。
その方法は、さらに、マスクの補正されたプロファイルを狭くする工程を備えてよい。マスクの補正されたプロファイルを狭くする工程は、マスクの側面に第３の部分の材料を追加する工程を備えてよい。下層に形成された形状は、狭くされたマスクと実質的に等しいか、狭くされたマスクよりも小さくてよい。
別の実施形態は、形状を形成する方法を提供する。その方法は、下層の上に第１の材料のマスクを形成する工程を備える。マスクは、不適切なプロファイルを有し、そのマスクは、フォトリソグラフィ処理によって形成される。フォトリソグラフィ処理は、第１のクリティカルディメンションに最適化されており、マスクは、第１のクリティカルディメンションよりも実質的に小さい第２のクリティカルディメンションを有する。マスクのプロファイルは、マスクの側面の第１の部分を除去する工程と、マスクの側面に第２の部分の材料を追加する工程とによって、補正される。形状が、下層に形成されてよい。第１の部分は、第２の部分の材料がマスクの側面に追加されるのと実質的に同時に、マスクの側面から除去されてよい。
さらに別の実施形態は、基板に素子を形成するためのシステムを提供する。そのシステムは、処理のために基板を収容するための処理チャンバを備える。処理チャンバは、ガスマニホールドと制御部とに接続されている。ガスマニホールドには、複数の処理ガス源が流体接続されている。ガスマニホールドは制御部に接続されており、制御部はレシピを備える。レシピは、基板上に形成されたマスクのプロファイルを補正するための論理を備え、マスクは、第１の材料で形成される。
マスクのプロファイルを補正するための論理は、マスクの側面の第１の部分を除去するための論理と、マスクの側面に第２の部分の材料を追加するための論理とを備える。そのレシピは、さらに、マスクの補正されたプロファイルを狭くするための論理を備えてよい。
本発明のその他の態様および利点については、本発明の原理を例示した添付図面を参照しつつ行う以下の詳細な説明から明らかになる。
フォトリソグラフィ処理の性能を向上させて、クリティカルディメンションの低減と、素子のピッチの低減とを実現するためのシステムおよび方法について、いくつかの例示的な実施形態を説明する。当業者にとって明らかなように、本発明は、本明細書で説明する具体的な詳細事項の一部または全てがなくとも実施可能である。
本明細書に記載する様々な実施形態は、既存のフォトリソグラフィ処理およびシステムの性能を向上させるためのシステムおよび方法を提供する。その結果、クリティカルディメンションが小さく素子密度が高い半導体素子の形成に、フォトリソグラフィ処理およびシステムを利用できるようになる。
図１Ａは、本発明の一実施形態に従って、半導体基板１０２上に形成されたマスク１０４Ａを示す断面図１００である。マスク１０４Ａは、約０．４ミクロン以上の形状のクリティカルディメンション（すなわち、幅）を有する素子の形成に最適化されたフォトリソグラフィ処理（すなわち、０．４ミクロン処理）を用いて形成される。０．４ミクロン処理は、マスク材料１０４に形状１０４Ｂを形成する。通例、０．４ミクロン処理は、フォトレジストマスク材料１０４（または、その他の感光材料）に適用されるフォトリソグラフィサブ処理を備える。マスク材料１０４の露出部分１０４Ａは、露光によって変性される。非露出部分（図示せず）は、次の洗浄処理で除去され、マスク１０４Ａの間の形状１０４Ｂを形成する。
除去された部分１０４Ｂの各々は、約０．４ミクロンの幅を有する。除去された部分１０４Ｂの各々は、マスク１０４Ａによって隔てられており、マスク１０４Ａは、約０．４ミクロン以上の幅を有する。
マスク１０４Ａの形成に利用されるフォトリソグラフィ処理は、約０．４ミクロン以上の幅と、約０．４ミクロン以上離れた密度とを有するマスクを形成するよう最適化されている。その結果、マスク１０４Ａは、最適なプロファイルを有する。最適なプロファイルのマスク１０４Ａは、実質的に垂直な側面を有する。例えば、マスク１０４Ａの側面は、マスク層１０４の上面に対して約７５ないし約９０度の角度θを形成する。さらに、最適なプロファイルのマスク１０４Ａが、マスク層１０４の上面に対して実質的に平行な底面１０４Ｃを有するように、除去された部分においては、マスク層１０４の材料のほぼすべてが除去されている。
図１Ｂは、本発明の一実施形態に従って、マスク１０４Ａを用いて形成された形状１０２Ａを示す断面図１００’である。基板１０１は、その上に形成された中間層１０２を有する。マスク１０４Ａは、図１Ａを参照して上述したように、中間層１０２の上面の上に形成されている。エッチング処理を用いて、中間層１０２に形状１０２Ａを形成することができる。
マスク１０４Ａの形は、結果として形成される形状１０２Ａの形を保証する助けとなる。例えば、マスク１０４Ａが、最適なプロファイルを有する場合には、結果として形成される形状１０２Ａは、多くの場合、実質的に同じ幅の最適なプロファイルを有する。同様に、マスク１０４Ａが、最適なプロファイルを持たない場合には、結果として形成される形状１０２Ａは、最適ではないプロファイルを有する可能性が高くなる（例えば、最適でない、および／または、一様でない深さおよび／または幅になる）。
図１Ｃは、本発明の一実施形態に従って、形状１０２Ａを示す断面図１００’’である。図１Ｂを参照して上述したように、マスク１０４Ａを用いて形状１０２Ａを形成した後には、マスクは、もはや必要ない。図１Ｃに示すように、マスク１０４Ａは、除去されている。通例、マスクは、化学機械平坦化、選択エッチング処理、または、マスク１０４Ａを除去するための他の適切な処理によって除去される。次いで、基板に対して、次の処理を施してよい。例えば、形状１０２Ａに導電材料（例えば、銅、銅合金、または、その他の導電材料）を充填して、導電線、ビア、または、その他の素子を形成することができる。
フォトリソグラフィ処理は、約０．４ミクロン以上の幅、および、約０．４ミクロン以上の隔離を有する形状１０２Ａを形成するよう最適化されているため、約０．４ミクロン未満の幅または密度を有する形状を正確に形成できない。図１Ｄは、本発明の一実施形態に従って、０．４ミクロンに最適化されたフォトリソグラフィ処理によって形成された０．３ミクロンのマスク１０８Ａを示す断面図である。図１Ｆは、本発明の一実施形態に従って、マスク１０８Ａのプロファイルを示す詳細な図である。０．４ミクロンに最適化されたフォトリソグラフィ処理は、約０．３ミクロンの幅を有するマスク１０８Ａの形成に最適化されていないため、マスク１０８Ａの形成は、最適なプロファイルを持たない。例えば、除去された部分１０８Ｂの底部１０８Ｃは、丸くなり、場合によっては尖ることもあるため、上層１０４の上面に対して平行にならない。さらに、マスク１０８Ａは、マスク層１０４の上面に対して約７５度未満の角度を形成する側面を有する。
図１Ｅは、本発明の一実施形態に従って、０．３ミクロンのマスク１０８Ａによって形成された形状１１８ＡないしＦを示す断面図１２０’である。図に示すように、中間層１０２に形成された形状１１８ＡないしＦは、非常に一貫性のない非対称のプロファイル、深さ、および、幅を有する。さらに、形状１１８ＡないしＦでは、マスク１０８Ａの下でアンダーカットが生じている。またさらに、形状１１８ＡないしＦへの開口部は、非常に狭く、それらの幅には一貫性がない。マスク１０８Ａが除去されると、形状１１８ＡないしＦへの開口部の幅に一貫性がないために、形状への充填に一貫性がなくなり、下層１０１へのコンタクトが不良になる、および／または、充填された形状１１８ＡないしＦの上部に後の工程で形成されうる導電層へのコンタクトが不良になる。
要するに、マスク１０８Ａは、除去された部分１０８Ｂの底部１０８Ｃに残った望ましくない余分な材料１２４を有する。さらに、マスク１０８Ａの上部からは、材料１２２が過剰に除去されるために、形状の上端部が丸くなる。このマスク１０８Ａを用いて、中間層１０２に形状（例えば、形状１０２Ａ）を形成しようとすると、マスク１０８Ａのプロファイルが最適でないために、結果として形成される形状が、予測可能で最適なプロファイルを持つことはない。
本発明の一実施形態は、マスク１０８Ａのプロファイルを最適なプロファイル形状に補正するためのシステムおよび方法を提供する。マスク１０８Ａのプロファイルを補正することは、マスク１０８Ａの上端部から除去された材料１２２を補うことを含んでよい。マスク１０８Ａのプロファイルを補正することは、さらに、除去された部分１０８Ｂの底部１０８Ｃに残った望ましくない余分な材料１２４を除去することを含んでよい。
図２は、本発明の一実施形態に従って、マスク１０８Ａのプロファイルを補正するための方法の動作２００を示すフローチャートである。動作２０５において、下層の上にマスクが形成される。マスクは、不適切なプロファイルを持ちうる（例えば、マスク１０８Ａ）。
動作２１０において、マスク１０８Ａのプロファイルは補正される。プロファイルは、マスク１０８Ａの上部１２２に材料を追加することによって補正されてよい。マスク１０８Ａのプロファイルを補正することは、さらに、マスク１０８Ａの底部からさらなる材料１２４を除去することを含んでよい。マスク１０８Ａのプロファイルは、プロファイルが所望のプロファイルになるまで補正されてよい。例えば、マスクの底部１０８Ｃでは十分に材料を除去されている（図１Ｅの底部１０８Ｃと同様）が、マスク１０８Ａの上部から材料１２２を除去しすぎた場合には、マスク１０８Ａに材料１２２の部分を追加するだけで、プロファイルを補正することができる。マスク１０８Ａのプロファイルは、後に詳述するように、ガス調節によって補正されてよい。
マスク１０８Ａのプロファイルは、マスクの側面への付着係数が非一様である（例えば、深さに依存する）材料を供給すなわち蒸着することによって補正できる。例えば、付着係数の非一様な材料を用いて材料を蒸着すると、マスクの底部１０８Ｃよりも速く、マスクの上部１２２に蒸着させることが可能であり、その結果、付着係数の非一様な材料は、マスク１０８Ａの上部における材料１２２を補うことができる。
プラズマ条件を変えると、マスクの開口部１０８Ｂ内の異なる位置に蒸着される材料の量を変化させることができる。例えば、水素対フッ化炭素の比を大きくすることにより、純粋なエッチング（net etching）を行うプラズマから純粋な蒸着（net depositing）を行うプラズマまで変化させることができる。アルゴンの流量および圧力など、さらなるプロセスパラメータを用いて、プロファイルの側壁（例えば、材料１２２）および底部１０８（例えば、材料１２４）において生じる蒸着およびエッチングの相対量を制御できる。より一般的には、側壁への蒸着をほとんどまたは全く行わない方向性エッチングを行うためには、低圧力（例えば、約７０ｍＴｏｒｒ）で、水素を含まないプラズマを用いればよく、一方、純粋な蒸着の条件は、高圧力および水素流を利用するプラズマ処理によって実現可能である。純粋なエッチングの特性を有するレシピの一例は、約３０ｍＴｏｒｒのプラズマチャンバ圧力と、２７ＭＨｚで約８００ワットおよび２ＭＨｚで０ワットのプラズマ電力と、約１８０ｓｃｃｍのアルゴンおよび約１５０ｓｃｃｍのＣＦ4とを含む。一方、純粋な蒸着のレシピの一例は、約７０ｍＴｏｒｒのプラズマチャンバ圧力と、２７ＭＨｚで約８００ワットおよび２ＭＨｚで４００ワットのプラズマ電力と、約２４０ｓｃｃｍのアルゴンおよび約７５ｓｃｃｍのＣＦ4ならびに約１００ｓｃｃｍのＨ2とを含む。クリティカルディメンションおよびピッチを同時に低減するにあたって、低圧力エッチングは、マスク１０８Ａの形成の側壁よりもマスクの開口部の底部１０８Ｃから多くの材料（例えば、材料１２４）を除去することができる。マスク１０８Ａの開口部の底部１０８Ｃから材料１２４を除去することにより、マスクの開口部１０８Ｂ’のプロファイルの少なくとも一部を補正する。いくぶん低い圧力のエッチング処理に代えて、または、組み合わせて、選択的蒸着処理を用いてもよい。例えば、選択的蒸着処理は、約７０ｍＴｏｒｒで施されてよく、エッチング処理は、７０ｍＴｏｒｒ未満の圧力（例えば、約５０ｍＴｏｒｒ、または、約２０ｍＴｏｒｒから約７０ｍＴｏｒｒの間で選択的蒸着処理よりも小さい圧力）で施されてよい。選択的蒸着処理は、マスクの開口部の底部１０８Ｃよりも多いまたは同等の材料をマスク１０８Ａの側壁に蒸着できる。（同等については、側壁よりも多い材料を底部からエッチングおよび除去して、側壁および底部に同量の材料を蒸着した場合に、正味の効果として、開口部１０８Ｂのサイズが低減されたエッチング形状が形成されることを意味する）。マスク１０８Ａの側壁に対して、さらなる材料１２２を追加することは、マスクの寸法（結果として、エッチング形状の寸法）を繰り返し低減できるだけでなく、マスクの開口部１０８Ｂ’のプロファイルを補正できる。低圧力エッチング処理および／または選択的蒸着処理のいずれを利用するかは、マスク１０８Ａに対する具体的な必要性に応じて決定される。別の例では、マスク１０８Ａのプロファイルの上部が許容可能である場合（例えば、材料１２２がすでにほぼ存在する場合）に、選択的蒸着処理を軽減してよい。
動作２１５において、補正されたプロファイルを有するマスク１０８Ａ’を用いて、下層（例えば、層１０２）に、形状３０２Ａが形成される。マスク１０８Ａ’の補正されたプロファイルは、形状３０２が、所望のプロファイルで形成されることを可能にする。
図３Ａおよび３Ｂは、本発明の一実施形態に従って、下側の中間層１０２に形成された形状３０２Ａを示す断面図３００である。０．４ミクロンの素子幅に最適化されたフォトリソグラフィ処理を用いて、０．３ミクロンのマスク１０８Ａが形成された。０．３ミクロンのマスク１０８Ａは、図１Ｄないし１Ｅに示したような不適切なプロファイルを有していた。マスク１０８Ａのプロファイルは、上述のように補正され、マスク１０８Ａ’が形成された。プロファイル補正後のマスク１０８Ａ’は、下側の中間層１０２において形状３０２Ａを形成するために用いられる。
図１Ｄないし３Ｂを参照して上述したように、０．４ミクロンのマスクの一例は、０．３ミクロンのマスクを形成するよう縮小された。他のサイズのマスクを縮小するために、同様の縮小処理を利用できることを理解されたい。例えば、０．２５ミクロンのマスクを、約０．１５ミクロンのマスクに縮小することもできる。同様に、０．５ミクロンのマスクを、約０．４ミクロンのマスクに縮小することもできる。
図１Ｄないし３Ｂを参照して上述したように、利用するフォトグラフィ処理には小さすぎる幅で形成されたマスクなど、不適切なプロファイルを有するマスクを形成できる。その後、マスクのプロファイルは、利用するフォトリソグラフィ処理が意図するよりも小さい幅を同様に有する形状（例えば、形状３０２Ａ）の形成に利用できるように補正されてよい。結果として形成される形状は、利用するフォトリソグラフィ処理が意図するよりも高い密度を有しうる。
図４は、本発明の一実施形態に従って、下側の中間層１０２に形成された形状４０２Ａを示す断面図４００である。図５は、本発明の一実施形態に従って、マスクを狭くするための方法の動作５００を示すフローチャートである。動作５０５において、マスク１０８Ａが形成される。動作５１０において、マスク１０８Ａのプロファイルが、上述のように補正される。
動作５１５において、マスク１０８をさらに狭くするために、マスク１０８Ａの側面に、さらなる材料４２２が追加される。例えば、上述のように、０．４ミクロンのフォトリソグラフィ処理を用いて、０．３ミクロンのマスクを形成した。０．３ミクロンのマスクのプロファイルを補正した後に、形状（例えば、図３Ｂの形状３０２Ａ）の形成に用いた。形状３０２Ａは、マスク１０８Ａ’と実質的に同じ幅（例えば、約０．３ミクロン）を有する。図４に示すように、さらなる材料４２２を、マスク１０８Ａの側壁に追加することで、マスク１０８Ｂ’’の開口部を、実質的に０．３ミクロン未満（例えば、約０．２０または０．２５ミクロンの幅）まで狭くすることができる。
マスク１０８Ｂ’’の開口部は、ガス調節によって狭くされてよい。マスク１０８Ｂ’’の開口部は、深さに依存しない一様な付着係数の材料を、マスク１０８Ａの側面に追加することによって狭くされてよい。
上述のように、プラズマ条件を変えると、形状内の異なる位置に蒸着される材料の量を変化させることができる。例えば、上述のような低圧力（例えば、約７０ｍＴｏｒｒ未満）のエッチング処理は、もとより、少なくとも幾分かの方向性を有しうる。低圧力エッチングは、マスク１０８Ａの側壁よりもマスクの開口部の底部１０８Ｃから多くの材料を除去することができる。低圧力エッチング処理に代えて、または、組み合わせて、選択的蒸着処理を用いてもよい。選択的蒸着処理は、マスクの開口部の底部１０８Ｃよりも多いまたは同等の材料をマスク１０８Ａの側壁に蒸着できる。さらなる材料４２２をマスク１０８Ａの側壁に追加することにより、マスク１０８Ｂ’’の開口部の幅が縮小される。
動作５２０において、狭くなった開口部１０８Ａ’’を用いて、同様に狭くなった形状４０２Ａを形成することができる。例えば、狭くなった開口部１０８Ａ’’が、約０．２５ミクロンの幅を有する場合には、形状４０２Ａは、約０．２ミクロンないし約０．２５ミクロンの幅を有しうる。
図６は、本発明の一実施形態に従って、マスクのプロファイルを補正するためのガス調節の方法の動作６００を示すフローチャートである。動作６０５において、処理チャンバ内に、基板１０１が配置される。基板は、図１Ｄないし１Ｆを参照して上述したように、望ましくないプロファイルを有する。処理チャンバは、任意の適切な処理チャンバであってよい（例えば、プラズマチャンバ、エッチングチャンバ、蒸着チャンバなど）。
動作６１０では、基板１０１に対して、第１の処理が施される。例えば、図１Ｆを参照すると、第１の処理は、マスク１０８Ａの開口部１０８Ｂの底部１０８Ｃから余分な材料１２４を除去することができる。余分な材料１２４は、選択的エッチング処理で除去されてよい。
動作６１５では、基板１０１に対して、第２の処理が施されてよい。例えば、図１Ｆを参照すると、第２の処理は、マスク１０８Ａの上部に、さらなる材料１２２を追加することができる。さらなる材料１２２は、蒸着処理で蒸着されてよい。動作６１０および６１５は、任意の順序で実行されてよく、また、所望のプロファイルを実現するために繰り返されてもよいことを理解されたい。
動作６２０において、マスク１０８Ａのプロファイルが補正されると、方法の動作は終了してよい。あるいは、動作６２０において、マスク１０８Ａのプロファイルがまだ補正されていな場合には、方法の動作は、動作６１０に戻ってよい。動作６１０および６１５は、実質的に同時に実行されてもよい。
図７は、本発明の一実施形態に従って、システム７００を示すブロック図である。システムは、制御部７１０に接続された処理チャンバ７０２を備える。制御部７１０は、処理チャンバ７０２で実行される処理を制御するための１または複数のレシピ７１２を含む。処理チャンバ７０２には、ガスマニホールド７２２を介して、１または複数の処理ガス源７２０ＡないしＮが接続されている。ガスマニホールド７２２は、制御部７１０に接続されている。ガスマニホールド７２２は、制御部７１０が、処理ガス源７２０ＡないしＮから処理チャンバ７０２への処理ガスの圧力、流量、混合、および、濃度を制御することを可能にする。
上述の実施形態を念頭に置いて、本発明は、コンピュータシステムに格納されたデータを含め、コンピュータによって実行される様々な動作を用いてもよいことを理解されたい。これらの動作は、物理量の物理操作を必要とするものである。通常、必ずしも当てはまるわけではないが、これらの物理量は、格納、転送、合成、比較、および、その他の操作を施すことが可能な電気または磁気の信号の形態を取る。さらに、実行される操作は、生成、特定、決定、または、比較などの用語で呼ばれることが多い。
本発明の一部を形成する本明細書で説明した動作はいずれも、有用な機械動作である。本発明は、さらに、これらの動作を実行するためのデバイスまたは装置に関する。装置は、必要な目的に対して特別に構成されてもよいし、コンピュータ内に格納されたコンピュータプログラムによって選択的に起動または構成される汎用コンピュータであってもよい。特に、本明細書の教示に従って記述されたコンピュータプログラムと共に、様々な汎用マシンを用いてもよいし、必要な動作を実行することに特化された装置を構成して利便性を向上させてもよい。
本発明は、コンピュータ読み取り可能な媒体に格納されたコンピュータ読み取り可能なコードとして実施されてもよい。コンピュータ読み取り可能な媒体は、コンピュータシステムによって読み出し可能なデータを格納できる任意のデータ格納装置である。コンピュータ読み取り可能な媒体の例としては、ハードドライブ、ネットワーク接続ストレージ（ＮＡＳ）、読み出し専用メモリ、ランダムアクセスメモリ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、および、その他の光学および非光学式のデータ格納装置が挙げられる。コンピュータ読み取り可能な媒体は、コンピュータ読み取り可能なコードが、分散的に格納および実行されるように、ネットワーク接続された複数のコンピュータシステムに分布されてもよい。
上述の図面における動作によって表される命令は、図示した順序で実行される必要はなく、それらの動作によって表される処理すべてが、必ずしも本発明の実施に必要なわけではない。さらに、上述の図面のいずれかに記載された処理は、ＲＡＭ、ＲＯＭ、または、ハードディスクドライブのいずれか、もしくは、それらを組み合わせたものに格納されたソフトウェアとして実施されてもよい。
理解を深めるために、上述の発明について、ある程度詳しく説明したが、添付の特許請求の範囲内で、ある程度の変更や変形を行ってもよいことは明らかである。したがって、本実施形態は、例示的なものであって、限定的なものではないとみなされ、本発明は、本明細書に示した詳細に限定されず、添付の特許請求の範囲および等価物の範囲内で変形されてよい。
本発明の一実施形態に従って、半導体基板上に形成されたマスクを示す断面図である。 本発明の一実施形態に従って、マスクを用いて形成された形状を示す断面図である。 本発明の一実施形態に従って、形状を示す断面図である。 本発明の一実施形態に従って、０．４ミクロンに最適化されたフォトリソグラフィ処理によって形成された０．３ミクロンのマスクを示す断面図である。 本発明の一実施形態に従って、０．３ミクロンのマスクによって形成された形状を示す断面図である。 本発明の一実施形態に従って、マスクのプロファイルを示す詳細な図である。 本発明の一実施形態に従って、マスクのプロファイルを補正するための方法の動作を示すフローチャートである。 本発明の一実施形態に従って、下側の中間層に形成された形状を示す断面図である。 本発明の一実施形態に従って、下側の中間層に形成された形状を示す断面図である。 本発明の一実施形態に従って、下側の中間層に形成された形状を示す断面図である。 本発明の一実施形態に従って、マスクを狭くするための方法の動作を示すフローチャートである。 本発明の一実施形態に従って、マスクのプロファイルを補正するためのガス調節の方法の動作を示すフローチャートである。 本発明の一実施形態に従って、システムを示すブロック図である。

Claims (14)

  1. 形状を形成するための方法であって、
    下層の上に第１の材料のマスクを形成する工程であって、前記マスクは、不適切なプロファイルを有する、工程と、
    前記マスクの前記プロファイルを補正する工程と、
    前記下層に形状を形成する工程と、を備える、方法。
  2. 請求項１に記載の方法であって、さらに、前記マスクを除去する工程を備える、方法。
  3. 請求項１に記載の方法であって、前記下層の上に前記マスクを形成する工程は、フォトリソグラフィ処理によって前記マスクを形成する工程を備え、前記フォトリソグラフィ処理は、第１のクリティカルディメンションに最適化されており、前記マスクは、前記第１のクリティカルディメンションよりも実質的に小さい第２のクリティカルディメンションを有する、方法。
  4. 請求項１に記載の方法であって、前記下層の上に前記マスクを形成する工程は、フォトリソグラフィ処理によって前記マスクを形成する工程を備え、前記フォトリソグラフィ処理は、第１の密度に最適化されており、前記マスクは、前記第１の密度よりも実質的に高い第２の密度を有する、方法。
  5. 請求項１に記載の方法であって、前記マスクの前記プロファイルを補正する工程は、前記マスクの側面の第１の部分を除去する工程を備える、方法。
  6. 請求項５に記載の方法であって、前記マスクの前記側面の前記第１の部分を除去する工程は、低圧力エッチング処理と選択的蒸着処理との少なくとも一方を備える、方法。
  7. 請求項６に記載の方法であって、前記低圧力エッチング処理は、約７０ｍＴｏｒｒ未満のエッチング処理圧力を備える、方法。
  8. 請求項６に記載の方法であって、前記選択的蒸着処理は、約５０ｍＴｏｒｒより大きい蒸着処理圧力を備える、方法。
  9. 請求項１に記載の方法であって、前記マスクの前記プロファイルを補正する工程は、前記マスクの側面に第２の部分の材料を追加する工程を備える、方法。
  10. 請求項９に記載の方法であって、前記マスクの前記側面に前記第２の部分の材料を追加する工程は、低圧力エッチング処理と選択的蒸着処理との少なくとも一方を備える、方法。
  11. 請求項１に記載の方法であって、さらに、前記マスクの前記補正されたプロファイルを狭くする工程を備える、方法。
  12. 請求項９に記載の方法であって、前記マスクの前記補正されたプロファイルを狭くする工程は、前記マスクの前記側面に第３の部分の材料を追加する工程を備える、方法。
  13. 請求項１１に記載の方法であって、前記下層に形成された前記形状は、前記狭くされたマスクと実質的に等しいか、前記狭くされたマスクよりも小さい、方法。
  14. 形状を形成するための方法であって、
    下層の上に第１の材料のマスクを形成する工程であって、前記マスクは、不適切なプロファイルを有し、前記マスクは、フォトリソグラフィ処理によって形成され、前記フォトリソグラフィ処理は、第１のクリティカルディメンションに最適化されており、前記マスクは、前記第１のクリティカルディメンションよりも実質的に小さい第２のクリティカルディメンションを有する、工程と、
    前記マスクの前記プロファイルを補正する工程であって、
    前記マスクの側面の第１の部分を除去する工程と、
    前記マスクの前記側面に第２の部分の材料を追加する工程とを備える、工程と、
    前記下層に形状を形成する工程と、を備える、方法。
JP2008519338A 2005-06-30 2006-06-12 クリティカルディメンション低減およびピッチ低減のためのシステムおよび方法 Pending JP2008545271A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/173,733 US7427458B2 (en) 2005-06-30 2005-06-30 System and method for critical dimension reduction and pitch reduction
PCT/US2006/022890 WO2007005204A2 (en) 2005-06-30 2006-06-12 System and method for critical dimension reduction and pitch reduction

Publications (1)

Publication Number Publication Date
JP2008545271A true JP2008545271A (ja) 2008-12-11

Family

ID=37590177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008519338A Pending JP2008545271A (ja) 2005-06-30 2006-06-12 クリティカルディメンション低減およびピッチ低減のためのシステムおよび方法

Country Status (7)

Country Link
US (1) US7427458B2 (ja)
JP (1) JP2008545271A (ja)
KR (1) KR101339542B1 (ja)
CN (2) CN101213488B (ja)
MY (1) MY139835A (ja)
TW (1) TWI348071B (ja)
WO (1) WO2007005204A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449348B1 (en) * 2004-06-02 2008-11-11 Advanced Micro Devices, Inc. Feedback control of imprint mask feature profile using scatterometry and spacer etchback
US8529728B2 (en) * 2005-06-30 2013-09-10 Lam Research Corporation System and method for critical dimension reduction and pitch reduction
US7682516B2 (en) * 2005-10-05 2010-03-23 Lam Research Corporation Vertical profile fixing
US8277670B2 (en) 2008-05-13 2012-10-02 Lam Research Corporation Plasma process with photoresist mask pretreatment
CN105023835B (zh) * 2015-06-17 2019-04-02 泰科天润半导体科技（北京）有限公司 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181422A (ja) * 1988-01-08 1989-07-19 Dainippon Printing Co Ltd パターン形成方法
JPH01253922A (ja) * 1988-04-01 1989-10-11 Matsushita Electric Ind Co Ltd レジスト処理方法
JPH0219852A (ja) * 1988-07-07 1990-01-23 Matsushita Electric Ind Co Ltd レジスト処理方法
JPH065560A (ja) * 1992-06-16 1994-01-14 Sony Corp 半導体装置の製造方法
JP2000173996A (ja) * 1998-12-03 2000-06-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000232047A (ja) * 1999-02-09 2000-08-22 Nikon Corp 散乱ステンシル型レチクルの修正方法
JP2002237440A (ja) * 2001-02-08 2002-08-23 Semiconductor Leading Edge Technologies Inc レジストパターン形成方法及び微細パターン形成方法
JP2007503720A (ja) * 2003-08-26 2007-02-22 ラム　リサーチ　コーポレーション フィーチャ微小寸法の低減

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674647A (en) * 1992-11-21 1997-10-07 Ulvac Coating Corporation Phase shift mask and manufacturing method thereof and exposure method using phase shift mask
US5506080A (en) * 1995-01-23 1996-04-09 Internation Business Machines Corp. Lithographic mask repair and fabrication method
US6415413B1 (en) * 1998-06-18 2002-07-02 Globespanvirata, Inc. Configurable Reed-Solomon controller and method
JP3848006B2 (ja) 1999-03-15 2006-11-22 株式会社東芝 マスク欠陥修正方法
US6342428B1 (en) * 1999-10-04 2002-01-29 Philips Electronics North America Corp. Method for a consistent shallow trench etch profile
US6415431B1 (en) 2000-02-18 2002-07-02 International Business Machines Corporation Repair of phase shift materials to enhance adhesion
EP1361478B1 (en) * 2001-02-15 2009-12-30 Dai Nippon Printing Co., Ltd. Method of manufacturing phase shift mask and phase shift mask
DE10228807B4 (de) * 2002-06-27 2009-07-23 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Mikrostrukturelementen

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181422A (ja) * 1988-01-08 1989-07-19 Dainippon Printing Co Ltd パターン形成方法
JPH01253922A (ja) * 1988-04-01 1989-10-11 Matsushita Electric Ind Co Ltd レジスト処理方法
JPH0219852A (ja) * 1988-07-07 1990-01-23 Matsushita Electric Ind Co Ltd レジスト処理方法
JPH065560A (ja) * 1992-06-16 1994-01-14 Sony Corp 半導体装置の製造方法
JP2000173996A (ja) * 1998-12-03 2000-06-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000232047A (ja) * 1999-02-09 2000-08-22 Nikon Corp 散乱ステンシル型レチクルの修正方法
JP2002237440A (ja) * 2001-02-08 2002-08-23 Semiconductor Leading Edge Technologies Inc レジストパターン形成方法及び微細パターン形成方法
JP2007503720A (ja) * 2003-08-26 2007-02-22 ラム　リサーチ　コーポレーション フィーチャ微小寸法の低減

Also Published As

Publication number Publication date
US20070004217A1 (en) 2007-01-04
KR20080023228A (ko) 2008-03-12
WO2007005204A3 (en) 2007-11-01
TW200710564A (en) 2007-03-16
KR101339542B1 (ko) 2013-12-10
TWI348071B (en) 2011-09-01
CN101213488A (zh) 2008-07-02
CN102969230A (zh) 2013-03-13
US7427458B2 (en) 2008-09-23
MY139835A (en) 2009-10-30
WO2007005204A2 (en) 2007-01-11
CN101213488B (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
US9653315B2 (en) Methods of fabricating substrates
CN111799167A (zh) 制造半导体装置的方法
TWI352387B (en) Etch methods to form anisotropic features for high
US7271106B2 (en) Critical dimension control for integrated circuits
US8334083B2 (en) Etch process for controlling pattern CD and integrity in multi-layer masks
US6774051B2 (en) Method for reducing pitch
US20150034589A1 (en) System and method for forming patterned copper lines through electroless copper plating
CN101779276B (zh) 掩模修整
CN101779277B (zh) 用于蚀刻设在反射层下方的介电层的方法和设备
JP5180121B2 (ja) 基板処理方法
JP2008027978A (ja) 半導体装置及びその製造方法
TW201030894A (en) Methods of fabricating substrates
US20100311245A1 (en) Substrate processing method
JP2008545271A (ja) クリティカルディメンション低減およびピッチ低減のためのシステムおよび方法
JP5315689B2 (ja) パターン形成方法、半導体製造装置及び記憶媒体
US7718529B2 (en) Inverse self-aligned spacer lithography
US20150279784A1 (en) Interconnect structure having large self-aligned vias
US20060024971A1 (en) Dry etching method using polymer mask selectively formed by CO gas
JP2006520541A (ja) 改良された局所的なデュアルダマシン平坦化のためのシステム、方法、および装置
TWI777063B (zh) 設計成使線寬粗糙度及線邊緣粗糙度最小化的臨界尺寸修整方法
Daubenspeck et al. Planarization of ULSI topography over variable pattern densities
US8529728B2 (en) System and method for critical dimension reduction and pitch reduction
US7727412B2 (en) Dry etching method
JP5171091B2 (ja) プラズマ処理方法
TWI831915B (zh) 半導體裝置之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205