JP2000173996A

JP2000173996A - 半導体装置およびその製造方法

Info

Publication number: JP2000173996A
Application number: JP34395798A
Authority: JP
Inventors: Junko Matsumoto; 順子松本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-12-03
Filing date: 1998-12-03
Publication date: 2000-06-23

Abstract

(57)【要約】【課題】所定幅を有するゲート電極のハードマスクと
なる層の加工が精確に行える半導体装置の製造方法を提
供する。【解決手段】エッチング開始後、数秒間程度の所定の
時間、通常のエッチングのときのＣＨＦ₃の流量および
Ｏ₂の流量に対して、ＣＨＦ₃の流量を大きくし、Ｏ₂
の流量を小さくする。それにより、エッチング工程の最
初の段階で、レジスト膜５のパターン側壁にＣＦ系デポ
シやション膜６を付着させ、レジスト膜５の開口側面を
シリコン酸化膜４に対して垂直に形成する。その後、Ｃ
ＨＦ₃の流量およびＯ₂の流量を通常のエッチングを行
うときの流量に戻して、シリコン酸化膜４のエッチング
を行うことにより、ハードマスクとなるシリコン酸化膜
４ａ，４ｂ，４ｃを形成する。この製造方法によれば、
所望の幅のゲート電極３ａ，３ｂ，３ｃを精度良く形成
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、ドライエッチングによりゲートマ
スク加工を行う際に、寸法制御良く加工するためのレジ
スト膜を形成する半導体装置の製造方法、ならびに、ゲ
ート電極同士の間の領域にコンタクト配線を接続する半
導体装置およびその製造方法に関するものである。

【０００２】

【従来の技術】従来より、半導体装置の製造工程である
ゲート電極を形成するためのハードマスクとなる層を加
工する工程においては、パターン転写されたレジスト膜
をマスクとして用い、エッチングガスによりレジスト膜
の開口部分において露出するハードマスクとなる層を化
学腐食する方法が行われている。このレジスト膜のパタ
ーンのハードマスクとなる層への転写するハードマスク
加工工程においては、半導体装置のデザインルールが微
細化されるに伴い、露光された部分が溶液に溶けるポジ
型レジスト膜を使用すると、露光が十分に行われていな
い部分のレジスト膜が溶解せずに残ってしまうという現
象、すなわち、ブリッジが形成されるという現象が発生
し、精確なパターン転写が行えないことがある。

【０００３】この対策として、露光された部分のみが溶
液に溶けないネガ型の化学増幅型フォトレジスト膜が使
用されている。このタイプのレジスト膜においては、露
光時に光酸発生剤より酸触媒が生成し、熱処理時に酸触
媒によりベース樹脂の橋掛け及び重合が促進され、アル
カリ性の溶液に不溶となることによりレジスト膜の開口
パターンを形成する。以下、このネガ型の化学増幅型フ
ォトレジスト膜を使用した場合のゲート電極を形成する
工程について図１４〜図１７を用いて説明する。

【０００４】まず、半導体基板１０１の上にゲート酸化
膜となる酸化膜１０２を形成する。次に、酸化膜１０２
の上に多結晶シリコン膜１０３を形成する。その後、多
結晶シリコン膜１０３の上にシリコン酸化膜１０４を形
成する。次に、レジスト膜を形成し、所定のパターンの
マスクを用いて露光した後、アルカリ液に浸すことによ
り、光の当たっていない部分のみを溶解し、図１４に示
すようなパターンのレジスト膜１０５を形成する。

【０００５】次に、レジスト膜１０５をマスクとしてシ
リコン酸化膜１０４をエッチングすることにより、図１
５に示すように、ゲート電極を形成するためのハードマ
スクとなるシリコン酸化膜１０４ａ，１０４ｂ，１０４
ｃを形成する。その後、図１６に示すように、レジスト
膜１０５を除去した後、シリコン酸化膜１０４ａ，１０
４ｂ，１０４ｃをマスクとして、図１７に示すように、
ゲート電極１０３ａ，１０３ｂ，１０３ｃをエッチング
により形成する。

【０００６】また、従来より、図１８に示すように、素
子形成領域への接続は、素子形成領域の上に形成された
ゲート酸化膜となる酸化膜１０２ａを貫通するコンタク
ト配線１０７の形成により行われている。また、ゲート
電極１０３同士の間の素子形成領域に形成されたゲート
酸化膜となる酸化膜１０２ａ、および、この酸化膜１０
２ａ上の層間絶縁膜にコンタクトホールを形成した後、
コンタクト配線１０７は、コンタクトホールにコンタク
トプラグを埋め込むことにより酸化膜１０２ａの下にあ
る半導体基板１０１に接続される。

【０００７】

【発明が解決しようとする課題】上記レジスト膜１０５
を用いてゲート電極を形成するためのハードマスクとな
るシリコン酸化膜１０４をエッチングする時、上記酸触
媒による反応が膜表面付近で最大となり、シリコン酸化
膜１０４近づくにつれて、小さくなる分布を持つため、
図１４に示すように、レジスト膜１０５のパターン形状
が、上面幅Ｗ₁が下面幅Ｗ₂より大きな、逆台形状にな
ることがある。そのため、逆台形の形状に沿ってドライ
エッチングを行うと、図１６に示すように、ハードマス
クとなるシリコン酸化膜１０４ａ，１０４ｂ，１０４ｃ
の仕上がり寸法が所望の幅より細くなる。その結果、図
１７に示すように、上記のシリコン酸化膜１０４ａ，１
０４ｂ，１０４ｃによってエッチングされたゲート電極
１０３ａ，１０３ｂ，１０３ｃの幅が所望の幅より小さ
くなるという問題ある。

【０００８】また、図１８の上記ゲート電極１０３同士
の間にコンタクト配線１０７を形成する場合、ゲート電
極１０３同士の間隔が小さいと、コンタクト配線１０７
とゲート電極１０３との間の距離が小さくなるため、層
間絶縁膜の分離耐圧が小さくなりゲート電極同士が短絡
する恐れがある。この対策として、ゲート電極１０３を
細く形成し、ゲート電極１０３同士の間隔を大きくする
ことが考えられる。

【０００９】しかしながら、微細化が進んだ近年の半導
体装置においては、ゲート電極１０３をこれ以上細く形
成することが困難であること、および、ゲート電極１０
３のゲート幅をこれ以上小さくすると、ソース／ドレイ
ン領域が互いに接近し、ソース／ドレイン領域同士の分
離耐圧を確保できなくなることが問題となる。

【００１０】本発明は、上記の課題を解決するためにな
されたものであり、その目的は、レジスト膜のパターン
転写が精確に行え、所定の幅を有するゲート電極を精確
にマスク加工することができる半導体装置の製造方法を
提供することである。

【００１１】また、本発明の他の目的は、コンタクト配
線とゲート電極とが短絡する恐れを防止し、微細化され
た半導体装置においてもトランジスタ特性等を向上させ
ることが可能な半導体装置およびその製造方法を提供す
ることである。

【００１２】

【課題を解決するための手段】請求項１に記載の本発明
の半導体装置の製造方法は、ハードマスクとなる層の上
にネガ型のフォトレジスト膜を形成する工程と、フォト
レジスト膜を選択的に露光する工程と、フォトレジスト
膜を現像して、所定の開口のパターンを有するフォトレ
ジストマスクを形成する工程と、フォトレジストマスク
の開口側壁がハードマスクとなる層の表面に対して略垂
直となるように、フォトレジストマスクの開口側壁にフ
ルオロカーボン系の堆積膜を形成する工程と、フォトレ
ジストマスクをマスクとして、ハードマスクとなる層を
エッチングし、所定のパターンを有するハードマスク層
を形成する工程とを備えている。

【００１３】このような製造方法を用いて半導体装置を
形成することにより、ゲート電極を形成する際のマスク
となるハードマスクを形成するためのフォトレジストマ
スクのパターン開口側壁が、所望の幅を有してハードマ
スクに対して垂直に形成される。それにより、フォトレ
ジストマスクの上面の開口パターンを所望の幅に形成す
れば、フォトレジストマスクの下面の開口パターンも所
望の幅に形成される。そのため、上記フォトレジストマ
スクを用いれば、ゲート電極をエッチングするときに用
いるハードマスクを、フォトレジストマスクのパターニ
ングのためのマスクパターンと同一の所望の幅を有する
パターンにエッチングすることができる。その結果、そ
の所望の幅を有するハードマスクをゲート電極の加工に
用いた場合、ゲート電極を所望の幅を有するパターンに
形成することが可能となる。

【００１４】また、本発明の半導体装置の製造方法にお
いては、ハードマスクとなる層の加工工程において、エ
ッチングを行うためのフルオロカーボン系のガスを、エ
ッチングを行う前にフォトレジストマスクの保護膜の形
成に用いた後、酸素の量を調節することにより、エッチ
ングガスとしても用いることができる。その結果、エッ
チングにのみ用いるためのフルオロカーボン系ガス以外
の他のエッチングガスを使用する必要がないため、エッ
チングガスの混合比の調節等を考慮する必要がないこと
により比較的容易にエッチングできる。

【００１５】請求項２に記載のように、フルオロカーボ
ン系ガスとしてＣＨＦ₃を用いることにより、ＣＨＦ₃
ガスは堆積性がよいため、フォトレジストマスクの側面
に保護膜を効率的に堆積させることが可能となる。

【００１６】請求項３に記載のように、上記ハードマス
クとなる層がゲート電極となる導電層の上に形成され、
ハードマスクを形成する工程の後に、ハードマスクをマ
スクとして、導電層をエッチングし、所定のパターンの
ゲート電極を形成する工程をさらに備えているため、所
定の幅のゲート電極を形成することが可能となる。

【００１７】請求項４に記載のように、エッチングガス
がＣＨＦ₃、ＣＦ₄、Ｏ₂およびＡｒを含んだエッチン
グガスを含んでいるため、ハードマスク層がシリコン酸
化膜またはシリコン窒化膜の場合のエッチングに適して
いる。

【００１８】請求項５に記載のように、フォトレジスト
マスクの開口側壁に、フルオロカーボン系の堆積膜を形
成する工程においては、ハードマスクとなる層をエッチ
ングするときのフルオロカーボン系のガスおよび酸素の
それぞれの所定の流量に対して、フルオロカーボン系の
ガスの流量を大きくし、酸素の量を小さくし、ハードマ
スクとなる層をエッチングする工程においては、フルオ
ロカーボン系のガスおよび酸素の流量をそれぞれ所定の
流量に戻すため、フォトレジストマスク側面に保護膜を
堆積した後に、ハードマスク層をエッチングすることが
可能となる。それにより、他のエッチングガスを付加す
ることなく、酸素の流量を調節するだけで、保護膜の形
成とエッチングとの両工程を行うことができる。

【００１９】請求項６に記載の本発明の半導体装置の製
造方法は、半導体基板の素子形成領域にゲート絶縁膜と
なる第１の絶縁膜を形成する工程と、半導体基板上に、
素子形成領域を分離形成する、第１の絶縁膜よりも膜厚
の大きい素子分離領域を構成する第２の絶縁膜を形成す
る工程と、第１および第２の絶縁膜の上に、第１および
第２の絶縁膜の表面の起伏に沿うように、略一定の膜厚
の導電層を形成する工程と、導電層の上に膜厚が略一定
の層間絶縁膜を形成する工程と、層間酸化膜の上に、上
表面が半導体基板の主表面に対して略平行となるよう
に、レジスト膜のパターニングにおける露光時の光の反
射を防止するための反射防止膜を形成する工程と、レジ
スト膜をエッチングし、反射防止膜の上に素子形成領域
および素子分離領域の両領域にわたる開口を有する所定
のパターンのフォトレジストマスクを形成する工程と、
フォトレジストマスクを用いて、開口の真下の領域の反
射防止膜がすべて除去されるまでエッチングする工程
と、エッチング後の反射防止膜をマスクとして、第２の
絶縁膜の上のゲート電極を形成するときにハードマクス
となる層間絶縁膜をエッチングし、ハードマスクを形成
する工程と、ハードマスクを用いて、導電層をエッチン
グし、ゲート電極を形成する工程とを備えている。

【００２０】このような製造方法を用いて半導体装置を
形成することにより、以下のような作用効果がある。ま
ず、反射防止膜を第２の絶縁膜の上表面の一部が最初に
露出するまでエッチングする。その後さらに、開口の真
下に残る反射防止膜をすべてエッチングする。このと
き、第２の絶縁膜が露出した領域では、第２の絶縁膜の
エッチング速度が反射防止膜およびレジスト膜より遅い
ため、過剰のエッチャントが存在する。このエッチャン
トにより、レジスト膜および反射防止膜の側壁がエッチ
ングされる。このため、フォトレジストマスク、およ
び、このフォトレジストマスクの下にある、第２の絶縁
膜の上に残る、反射防止膜の開口の側壁を反射防止膜の
幅を小さくする方向にエッチングできる。そのため、素
子分離領域上の反射防止膜の幅のみ細くエッチングする
ことができる。それにより、反射防止膜をマスクとし
て、ゲート電極を形成するためのハードマスクを素子分
離領域上の部分のみ細くエッチングできる。そのため、
素子分離領域上のみ細幅のハードマスクを用いて素子分
離領域上のゲート電極のみを細くエッチングできる。

【００２１】それにより、素子形成領域上のゲート電極
のゲート幅を所定の幅に確保しながら、素子分離領域上
のゲート電極のみを細くすることができる。その結果、
ゲート電極が２以上形成されている部分のゲート電極同
士の間にコンタクト配線を形成する場合、ゲート電極同
士の間隔が大きくなっている部分に、コンタクト配線を
接続することにより、ゲート電極とコンタクト配線との
短絡を抑制することが可能となる。

【００２２】請求項７に記載のように、１つの素子形成
領域に、平面的に見て２つの略平行なゲート電極が設け
られ、ゲート電極の素子分離領域に形成された部分の、
ゲート電極同士の間の略中央の領域の半導体基板に、コ
ンタクト配線を接続する工程をさらに備えているため、
コンタクト配線が、ゲート電極が細くなっている部分同
士の間の素子形成領域に接続されることにより、上記請
求項６に記載の効果を実現できる。

【００２３】請求項８に記載の本発明の半導体装置は、
半導体基板の主表面上に第１の絶縁膜形が成された素子
形成領域と、半導体基板の主表面に、第１の絶縁膜より
も膜厚が大きい第２の絶縁膜が形成された、素子形成領
域を分離する、素子分離領域と、素子形成領および素子
分離領域にわたって連続して延びるように、第１および
第２の絶縁膜上に形成されたゲート電極とを備えてい
る。また、第２の絶縁膜上に位置するゲート電極の幅
が、第１の絶縁膜上に位置するゲート電極の幅よりも小
さくなっている。

【００２４】このような構造にすることにより、トラン
ジスタを構成するゲート電極となる素子形成領域のゲー
ト電極の部分は所定の幅で形成され、素子分離領域のゲ
ート電極の部分は、素子形成領域のゲート電極の部分よ
り細く形成される。そのため、ゲート電極が半導体基板
上に複数形成される場合において、素子分離領域に形成
されたゲート電極同士の間の間隔は大きくなるため、ゲ
ート電極同士の間にコンタクト配線を接続しても、コン
タクト配線とゲート電極との間の間隔も大きくなる。そ
の結果、コンタクト配線とゲート電極との間の絶縁耐圧
が小さくなることが抑制される。その結果、より信頼性
の高い半導体装置となる。

【００２５】請求項９に記載の半導体装置は、ゲート電
極が２本互いに略平行に延びるように形成され、素子分
離領域上の２本のゲート電極の間に挟まれた領域の半導
体基板の表面にコンタクト配線が接続されている。

【００２６】このような構造にすることにより、請求項
８に記載の半導体装置の効果を実現できる半導体装置と
なる。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。

【００２８】（実施の形態１）本発明の実施の形態１の
半導体装置の製造方法を図１〜図５を用いて説明する。
本実施の形態の半導体装置の製造方法においては、ま
ず、半導体基板１上に素子分離領域を形成する。この素
子分離領域の図示は省略し、素子分離領域によって分離
形成された素子形成領域のみ示している。その後、一部
がゲート酸化膜となる酸化膜２を、半導体基板１の素子
形成領域に形成する。次に、酸化膜２の上にゲート電極
を形成するための多結晶シリコン膜３を堆積する。

【００２９】次に、ゲート電極を加工する時のハードマ
スク、および、後工程のセルフアラインコンタクト開口
時のエツチングストッパー膜となる、絶縁膜としてのシ
リコン酸化膜４を堆積する。この絶縁膜は、シリコン窒
化膜であってもよい。さらに、シリコン酸化膜４の上
に、ネガ型レジストからなるレジスト膜５を形成し、こ
れを選択的に露光した後に現像することにより、所望の
パターンに形成する。

【００３０】このとき、ネガ型レジストの特徴として、
パターニングされたレジスト膜５は、図１に示すよう
に、逆テーパ形状となる。この逆テーパ形状に起因する
問題点を解決することを目的として、本実施の形態にお
いて、パターニングされたレジスト膜５の傾斜した側壁
に、エッチング開始時にＣＦ系デポジション膜６を枠付
けすることにより、図２に示すように、シリコン酸化膜
４の主表面に略垂直な側壁を有するレジストマスクを形
成する。その後、シリコン酸化膜４のエッチングを行う
ことにより、図３に示すように、ゲート電極のマスク加
工を行うためのハードマスクとなるシリコン酸化膜４
ａ，４ｂ，４ｃを、レジスト膜５の逆テーパの影響を受
けることなく高い寸法精度良で形成することが可能とな
る。

【００３１】上記ＣＦ系のデポジション膜６を形成する
工程は、基本的には次のように行われる。平行平板型エ
ッチング装置を用いて、ＣＦ₄、ＣＨＦ₃、Ａｒおよび
Ｏ₂の混合ガスによりゲート電極を形成するためのハー
ドマスクをパターニングするためのエッチングを行うに
際して、エッチング工程の最初の数秒間、通常のエッチ
ング流量に対して、ＣＨＦ₃の流量を大きく、Ｏ₂の流
量を小さくして、レジスト膜５の側壁にＣＦ系デポジシ
ョン膜６を付着させる。この流量調節の時間は、テーパ
の度合に応じて適宜調節される。

【００３２】これにより、ＣＨＦ₃が放電ガス中で解離
し、レジスト膜５の側壁に再付着してＣＦ系デポジショ
ン膜６が形成される。また、放電ガス中では、ＲＦバイ
アスがかけられているため、イオンの入射方向にはＣＦ
系デポジション膜６の堆積は生じにくく、イオン入射の
陰になる逆台形状のテーパ部分にのみＣＦ系デポジショ
ン膜６が付着する。そのため、レジスト膜５の側面に堆
積するＣＦ系デポジション膜６の側面は、シリコン酸化
膜４の表面に対して略垂直となる。

【００３３】その後、シリコン酸化膜４のエッチングを
開始するには、エッチングに必要な流量に戻すために、
Ｏ₂ガスの流量を大きくし、ＣＨＦ₃の流量を小さくす
る。次に、シリコン酸化膜４をエッチングした後、図４
に示すように、アッシング工程によりレジスト膜５およ
びＣＦ系デポジション膜６を除去する。その後、ハード
マスクとしてのシリコン酸化膜４ａ，４ｂ，４ｃを用い
て多結晶シリコン膜３をエッチングし、図５に示すよう
に、ゲート電極３ａ，３ｂ，３ｃを形成する。

【００３４】このような製造方法を用いて半導体装置を
形成することにより、ゲート電極３ａ，３ｂ，３ｃを形
成するためのレジスト膜５の開口側面が、ＣＦ系デポジ
ション膜６の付着により、所望の幅を有してハードマス
クとなるシリコン酸化膜４の主表面に対して垂直に形成
される。そのため、ゲート電極３ａ，３ｂ，３ｃをエッ
チングするときに用いるハードマスクとなるシリコン酸
化膜４ａ，４ｂ，４ｃを所望の幅にエッチングすること
ができる。その結果、ゲート電極３ａ，３ｂ，３ｃを所
望の幅で形成することが可能となる。

【００３５】また、本実施の形態においては、ゲート電
極を形成するためのハードマスクのとなる層の加工工程
において、エッチングを行うためのフルオロカーボン系
ガスをレジスト膜の保護膜の形成にも用いることによ
り、フルオロカーボン系ガス以外の他のエッチングガス
を使用しない。そのため、エッチングガスの混合比を調
節する等を考慮する必要がなく、比較的容易にエッチン
グを実施できる。

【００３６】（実施の形態２）本発明の実施の形態２の
半導体装置の製造法を、図６〜図１３を用いて説明す
る。定在波や光散乱による実用解像度の著しい低下に伴
って、パターニングされたレジスト膜の幅に不均一が生
じることを抑制するために、通常、レジスト膜の下に反
射防止膜を介在させることが行われている。

【００３７】この反射防止膜として、アッシング時にレ
ジスト膜とともに除去可能な有機材料による有機反射防
止膜を使用すると、反射防止膜は、その表面が平坦に形
成される。そのため、下地層の表面に凹凸があれば、有
機反射防止膜の膜厚が大きくなる部分と膜厚が小さくな
る部分とが生じる。

【００３８】したがって、ドライエッチング時には、有
機反射防止の膜厚が大きくなる部分を完全にエッチング
するため、有機反射防止膜の膜厚が小さくなる部分を、
反射防止膜が全てエッチングされた後も、過剰にエッチ
ングしなければならない。この過剰なエッチングにおい
て、反射防止膜厚の薄い部分およびその上に形成される
レジスト膜のエッチングにより形成される開口側壁が削
られる。その結果、反射防止膜厚の薄い部分およびその
上に形成されるレジスト膜の幅が小さくなるこのことを
利用して本実施の形態の半導体装置の製造方法を実行す
る。

【００３９】本実施の形態の半導体装置は、図６に示す
ように、まず、半導体基板１上に、素子分離領域となる
分離酸化膜２ｂを形成した後、ゲート酸化膜となる酸化
膜２ａを形成する。その後、ゲート電極を形成するため
の多結晶シリコン膜３を形成し、その上に、絶縁膜とし
てはたらく、ハードマスクとなるシリコン酸化膜４を堆
積する。この絶縁膜はシリコン窒化膜であってもよい。
次に、シリコン酸化膜４の上に、表面が半導体基板１と
略平行となるように反射防止膜８を堆積する。

【００４０】その後、図６に示すように、所望のパター
ンの幅Ｘのレジスト膜５を形成する。次に、図７に示す
ように、レジスト膜５をマスクとして反射防止膜８を分
離酸化膜２ｂの上方に位置するシリコン酸化膜４の表面
に到達する程度までエッチングする。その後、図８に示
すように、所定のパターンのゲート電極を形成するため
のハードマスクとなるシリコン酸化膜４がすべて露出す
るまで反射防止膜８をエッチングする。

【００４１】このエッチングにおいては、図６に示すよ
うに、分離酸化膜２ｂ上の反射防止膜８の膜厚Ｂは、ゲ
ート酸化膜となる酸化膜２ａ上の反射防止膜８の膜厚Ａ
と比較して小さいため、図７に示すように、分離酸化膜
２ｂの上の反射防止膜８はすべてエッチングされ、分離
酸化膜２ｂの表面が露出しても、ゲート酸化膜となる酸
化膜２ａの上の反射防止膜８は残っている。そのため、
ゲート酸化膜となる酸化膜２ａの上の反射防止膜８をさ
らにエッチングするために、分離酸化膜２ｂの上表面は
過剰にエッチングされる。

【００４２】この分離酸化膜２ｂの上表面が過剰にエッ
チングされるとき、分離酸化膜２ｂのエッチング速度が
反射防止膜８よりも遅いため、分離酸化膜２ｂはエッチ
ングされにくい。そのため、分離酸化膜２ｂが露出して
いる部分の上側では、過剰のエッチャントの存在する。
このエッチャントにより、分離酸化膜２ｂ上のレジスト
膜５および反射防止膜８の両側面はエッチングされる。
その結果、レジスト膜５と反射防止膜８とは、ともに有
機化合物であるため、ゲート酸化膜となる酸化膜２ａの
上の反射防止膜８の過剰エッチングが進行している間
に、レジスト膜５および反射防止膜８の両開口側面が削
られ、レジスト膜５および反射防止膜８は、各側面にお
いて削れ量Ｙづつ、すなわち、両側面で削れ量２Ｙだけ
その幅が小さくなる。それにより、図８に示すように、
分離酸化膜２ｂ上の反射防止膜８ｂの仕上がり寸法は、
Ｘ−２Ｙとなる。

【００４３】このことを利用して、分離酸化膜２ｂ上の
膜厚の薄い部分の反射防止膜８の側面を削れ量Ｙだけエ
ッチングし、ゲート酸化膜となる酸化膜２ａ上の反射防
止膜８ａに比較して、幅の小さい分離酸化膜２ｂ上の反
射防止膜８ｂを形成することが出来る。具体的なエッチ
ング方法は以下のようにして行われる。

【００４４】上記エッチング工程における、平行平板型
エッチング装置を用いて、反射防止膜８、ゲート電極の
上のハードマスクとなるシリコン酸化膜４を連続してエ
ッチングする場合のエッチング条件は、反射防止膜８を
エッチングするときは、ＣＦ ₄／Ａｒ／Ｏ₂＝６０／８
００／２０ｓｃｃｍ，２００ｍＴｏｒｒ，Ｇａｐ１．０
ｃｍ，Ｃａｔｈｏｄｅ−１０℃であり、シリコン酸化膜
４をエッチングするときは、ＣＨＦ₃／Ａｒ／ＣＦ₄＝
５／８００／３５ｓｃｃｍ，２００ｍＴｏｒｒ，Ｇａｐ
１．０ｃｍ，Ｃａｔｈｏｄｅ−１０℃である。

【００４５】また、レジスト膜５の削れ量Ｙは、Ｏ₂の
流量の増減により制御することができる。これにより、
パターン転写時のマスクの寸法を制御することなしに、
図９に示すように、分離酸化膜２ｂ上のみ細いゲート電
極を形成するためのハードマスクとなるシリコン酸化膜
４ａ，４ｂ，４ｃを形成することができる。そのため、
シリコン酸化膜４ａ，４ｂ，４ｃを用いて多結晶シリコ
ン膜３をエッチングすることにより、図１０に示すよう
に、ゲート酸化膜となる酸化膜２ａの上に所望の幅を有
するゲート電極３ａを形成するこてができ、かつ、分離
酸化膜２ｂの上にゲート電極３ａより小さい幅のゲート
電極３ｂを形成することができる。

【００４６】上記のようなゲート電極３ａ，３ｂの製造
方法を用いて形成された、素子形成領域のゲート酸化膜
となる酸化膜２ａ上および素子分離領域の分離酸化膜２
ｂ上に連続的に形成された２つの異なる幅を有するゲー
ト電極は、図１１に示すように、分離酸化膜２ｂ上の小
さい幅のゲート電極３ｂ部分および大きい幅のゲート電
極３ａ部分を有する。そのことを利用して、分離酸化膜
２ｂ上の小さい幅のゲート電極３ｂ部分同士の間の素子
形成領域のゲート酸化膜となる酸化膜２ａを貫通し半導
体基板１のソース／ドレイン領域と接続される部分にコ
ンタクト配線７を接続する。

【００４７】このような製造方法を用いて半導体装置を
形成することにより、図８に示すように、分離酸化膜２
ｂ上の反射防止膜８のみを細くエッチングすることがで
きる。それにより、図９に示すように、反射防止膜８
ａ，８ｂをマスクとして、ゲート電極３ａ，３ｂを形成
するためのハードマスクとなるシリコン酸化膜４ａ，４
ｂ，４ｃをエッチングするため、図１０に示すように、
分離酸化膜２ｂ上の細幅のハードマスクとなるシリコン
酸化膜４ｂを用いて分離酸化膜２ｂ上のゲート電極３ｂ
のみを細くエッチングできる。

【００４８】そのため、素子形成領域のゲート電極３ａ
部分のゲート幅を所望の幅に確保しながら、分離酸化膜
２ｂ上のゲート電極３ｂ部分のみを細くエッチングする
ことができる。それにより、ゲート電極３ｂ部分同士の
間隔が大きなるため、図１１に示す平面、図１２に示す
図１１のＡ−Ａ線断面図および図１３に示す図１１のＢ
−Ｂ線断面図の状態から分かるように、コンタクト配線
７をゲート電極３ｂ部分同士の間に接続しても、コンタ
クト配線７とゲート電極３ｂ部分との間隔は大きいた
め、ゲート電極３ｂ部分とコンタクト配線７との短絡は
抑制される。その結果、半導体装置が微細化されても、
素子形成領域上のゲート電極３ａ部分のゲート幅を所望
の幅に維持しながら、コンタクト配線７を容易に形成で
きる半導体装置の製造方法を提供することが可能とな
る。

【００４９】上記の製造方法によって形成された半導体
装置の構造は以下のようになる。本実施の形態の半導体
装置の構造は、図１１の平面図ならびに図１２および図
１３の断面図に示すように、半導体基板１の主表面上に
形成された分離酸化膜２ｂからなる素子分離領域と、素
子分離領域によって分離形成され、半導体基板１の上に
ゲート酸化膜となる酸化膜２ａが形成された素子形成領
域とを備えている。また、素子形成領域の酸化膜２ａ上
にトランジスタの構成部分となるように形成された、所
定の幅を有する素子形成領域のゲート電極３ａ部分と、
半導体基板１の主表面と略平行な方向の幅が、素子形成
領域のゲート電極３ａ部分より小さい素子分離領域のゲ
ート電極３ｂ部分とを有するゲート電極を構成する多結
晶シリコン膜３とを備えている。

【００５０】また、図１１に示すように、半導体基板１
の主表面上に素子形成領域と素子分離領域とにわたるよ
うに略平行に形成された２つのゲート電極と、素子分離
領域のゲート電極３ｂ部分との間の半導体基板１に接続
されたコンタクト配線７とを備えている。

【００５１】このような構造にすることにより、上記本
実施の形態の半導体装置を用いて、トランジスタを構成
するゲート電極となる素子形成領域のゲート電極３ａ部
分は所定の幅で形成され、素子分離領域のゲート電極３
ｂ部分は、素子形成領域のゲート電極３ａ部分より細く
形成される。そのため、図１１に示すように、２つのゲ
ート電極が半導体基板１上に接近して略平行に形成され
る場合において、素子分離領域に形成されたゲート電極
３ｂ同士の間の半導体基板１にコンタクト配線７を接続
しても、ゲート電極３ｂとコンタクト配線７との間の距
離は、コンタクト配線７の形成工程において多少の形成
誤差があっても十分な距離が保たれた状態で形成され
る。そのため、コンタクト配線７とゲート電極３ｂとの
間の絶縁耐圧が小さくなることが抑制される。その結
果、より信頼性の高い半導体装置となる。

【００５２】なお、今回開示された実施の形態はすべて
の点で例示であって、制限的なものではないと考えられ
るべきである。本発明の範囲は上記した説明ではなく特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。

【００５３】

【発明の効果】請求項１に記載の本発明の半導体装置の
製造方法によれば、フォトレジストマスクの開口側壁
が、所望の幅を有してハードマスクとなる層に対して垂
直に形成されるため、ゲート電極を所定の幅で形成する
ことが可能となる。また、フルオロカーボン系ガスをフ
ォトレジストマスクの保護膜の形成にも用いるため、フ
ルオロカーボン系ガス以外の他のエッチングガスを使用
する必要がないので、比較的容易にエッチングできる。

【００５４】請求項２に記載の本発明の半導体装置の製
造方法によれば、フルオロカーボン系のガスを用いるこ
とにより、フォトレジストマスクの側面に保護膜を効率
的に堆積させることが可能となる。

【００５５】請求項３に記載の本発明の半導体装置の製
造方法によれば、請求項１または２に記載の製造方法を
用いることにより、所望の幅のゲート電極を形成するこ
とが可能となる。

【００５６】請求項４に記載の本発明の半導体装置の製
造方法によれば、エッチングガスを特定することによ
り、ハードマスクとなる層がシリコン酸化膜またはシリ
コン窒化膜であった場合に、エッチングが容易に行え
る。

【００５７】請求項５に記載の本発明の半導体装置の製
造方法によれば、他のエッチングガスを付加することな
く、酸素量を調節するだけで、フォトレジストマスクの
側面の保護膜の形成と、ハードマスクとなる層のエッチ
ングとの両工程を行うことができる。

【００５８】請求項６に記載の本発明の半導体装置の製
造方法によれば、素子形成領域のゲート電極のゲート幅
を所望の幅に確保しながら、素子分離領域上のゲート電
極のみを細くエッチングすることができるため、ゲート
電極同士の間隔が大きくなっている部分の半導体基板
に、コンタクト配線を接続することにより、ゲート電極
とコンタクト配線との短絡を抑制することが可能とな
る。

【００５９】請求項７に記載の本発明の半導体装置の製
造方法によれば、上記請求項６に記載の効果を実現でき
る。

【００６０】請求項８に記載の半導体装置によれば、ゲ
ート電極が半導体基板上に複数形成される場合におい
て、素子分離領域に形成されたゲート電極同士の間にコ
ンタクト配線を接続しても、コンタクト配線とゲート電
極との間の絶縁耐圧が小さくなることが抑制される半導
体装置となる。

【００６１】請求項９に記載の半導体装置によれば、上
記請求項８に記載の効果を実現できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に記載の半導体対装置
の製造方法における、フォトレジストマスクがパターン
ニングされた直後の断面の状態を示す図である。

【図２】本発明の実施の形態１に記載の半導体対装置
の製造方法における、フォトレジストマスクの開口側壁
に保護膜が形成された直後の断面の状態を示す図であ
る。

【図３】本発明の実施の形態１に記載の半導体対装置
の製造方法における、保護膜が形成されたフォトレジス
トマスクを用いてハードマスクとなるシリコン酸化膜を
エッチングした直後の断面の状態を示す図である。

【図４】本発明の実施の形態１に記載の半導体対装置
の製造方法における、フォトレジストマスクおよび保護
膜を除去した直後の断面の状態を示す図である。

【図５】本発明の実施の形態１に記載の半導体対装置
の製造方法における、ハードマスクであるシリコン酸化
膜を用いてエッチングを行うことにより、ゲート電極を
形成した直後の断面の状態を示す図である。

【図６】本発明の実施の形態２に記載の半導体対装置
の製造方法におけるフォトレジストマスクがパターンニ
ングされた直後の断面の状態を示す図である。

【図７】本発明の実施の形態２に記載の半導体対装置
の製造方法における、フォトレジストマスクを用いて反
射防止膜を分離酸化膜上のシリコン酸化膜の上面までエ
ッチングした直後の断面の状態を示す図である。

【図８】本発明の実施の形態２に記載の半導体対装置
の製造方法における、フォトレジストマスクを用いて反
射防止膜を素子形成領域上のシリコン酸化膜の表面が露
出するまでエッチングした直後の断面の状態を示す図で
ある。

【図９】本発明の実施の形態２に記載の半導体対装置
の製造方法における、フォトレジストマスクおよび反射
防止膜を除去した直後の断面の状態を示す図である。

【図１０】本発明の実施の形態２に記載の半導体対装
置の製造方法における、シリコン酸化膜をハードマスク
としてエッチングし、ゲート電極を形成した直後の断面
の状態を示す図である。

【図１１】本発明の実施の形態２に記載の半導体対装
置の製造方法における、素子形成領域のゲート幅に比較
して、素子分離領域上のゲート幅が小さいゲート電極を
形成した直後の平面の状態を示す図である。

【図１２】本発明の実施の形態２に記載の半導体対装
置の製造方法における、素子形成領域のゲート幅に比較
して、素子分離領域上のゲート幅が小さいゲート電極を
形成した直後の図１１のＡ−Ａ線断面の状態を示す図で
ある。

【図１３】本発明の実施の形態２に記載の半導体対装
置の製造方法における、素子形成領域のゲート幅に比較
して、素子分離領域上のゲート幅が小さいゲート電極を
形成した直後の図１１のＢ−Ｂ線断面の状態を示す図で
ある。

【図１４】従来の半導体対装置の製造方法における、
フォトレジストマスクがパターンニングされた直後の断
面の状態を示す図である。

【図１５】従来の半導体対装置の製造方法における、
フォトレジストマスクを用いてシリコン酸化膜をエッチ
ングした直後の断面の状態を示す図である。

【図１６】従来の半導体対装置の製造方法における、
フォトレジストマスクを除去した直後の断面の状態を示
す図である。

【図１７】従来の半導体対装置の製造方法における、
ハードマスクとなるシリコン酸化膜を用いてエッチング
を行い、ゲート電極を形成した直後の断面の状態を示す
図である。

【図１８】従来の半導体対装置の製造方法における、
一定のゲート幅を有するゲート電極を形成した直後の平
面の状態を示す図である。

【符号の説明】

１半導体基板、２，２ａ酸化膜、２ｂ分離酸化
膜、３多結晶シリコン膜、３ａ，３ｂゲート電極、
４，４ａ，４ｂシリコン酸化膜、５レジスト膜、６
ＣＦ系デポジション膜、７コンタクト配線、８反
射防止膜。

Claims

【特許請求の範囲】

【請求項１】ハードマスクとなる層の上にネガ型のフ
ォトレジスト膜を形成する工程と、前記フォトレジスト膜を選択的に露光する工程と、前記フォトレジスト膜を現像して、所定の開口パターン
を有するフォトレジストマスクを形成する工程と、前記フォトレジストマスクの開口側壁が前記ハードマス
クとなる層の表面に対して略垂直となるように、前記フ
ォトレジストマスクの開口側壁にフルオロカーボン系の
堆積膜を形成する工程と、前記フォトレジストマスクをマスクとして、前記ハード
マスクとなる層をエッチングし、前記所定のパターンを
有するハードマスクを形成する工程とを備える、半導体
装置の製造方法。
【請求項２】前記フルオロカーボン系ガスとしてＣＨ
Ｆ₃を用いる、請求項１に記載の半導体装置の製造方
法。
【請求項３】前記ハードマスクとなる層がゲート電極
となる導電層の上に形成され、前記ハードマスクを形成
する工程の後に、前記ハードマスクをマスクとして、前
記導電層をエッチングし、前記所定のパターンのゲート
電極を形成する工程をさらに備える、請求項１または２
に記載の半導体装置の製造方法。
【請求項４】前記エッチングをするためのエッチング
ガスがＣＨＦ₃、ＣＦ₄、Ｏ₂およびＡｒを含む、請求
項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】前記フォトレジストマスクの開口側壁
に、フルオロカーボン系の堆積膜を形成する前記工程に
おいては、前記ハードマスクとなる層をエッチングする
ときの前記フルオロカーボン系のガスおよび酸素のそれ
ぞれの所定の流量に対して、前記フルオロカーボン系の
ガスの流量を大きくし、酸素の流量を小さくし、前記ハードマスクとなる層をエッチングする前記工程に
おいては、前記フルオロカーボン系のガスおよび前記酸
素の流量をそれぞれ所定の流量に戻す、請求項１〜４の
いずれかに記載の半導体装置の製造方法。
【請求項６】半導体基板の素子形成領域にゲート絶縁
膜となる第１の絶縁膜を形成する工程と、前記半導体基板上に、素子形成領域を分離形成する、前
記第１の絶縁膜よりも膜厚の大きい素子分離領域を構成
する第２の絶縁膜を形成する工程と、前記第１および第２の絶縁膜の上に、前記第１および第
２の絶縁膜の表面の起伏に沿うように、略一定の膜厚の
導電層を形成する工程と、前記導電層の上に膜厚が略一定の層間絶縁膜を形成する
工程と、前記層間酸化膜の上に、上表面が前記半導体基板の前記
主表面に対して略平行となるように、レジスト膜のパタ
ーニングにおける露光時の光の反射を防止するための反
射防止膜を形成する工程と、前記レジスト膜をエッチングし、前記反射防止膜の上に
前記素子形成領域および前記素子分離領域の両領域にわ
たる開口を有する所定のパターンのフォトレジストマス
クを形成する工程と、前記フォトレジストマスクを用いて、前記開口の真下の
領域の前記反射防止膜がすべて除去されるまでエッチン
グする工程と、前記エッチング後の反射防止膜をマスクとして、前記第
２の絶縁膜の上のゲート電極を形成するときにハードマ
クスとなる層間絶縁膜をエッチングし、ハードマスクを
形成する工程と、前記ハードマスクを用いて、前記導電層をエッチング
し、ゲート電極を形成する工程とを備える、半導体装置
の製造方法。
【請求項７】１つの前記素子形成領域から分離領域に
かけて、平面的に見て２つの略平行な前記ゲート電極を
形成する工程と、前記ゲート電極の前記素子分離領域に形成された部分同
士の間の略中央の領域の半導体基板に、コンタクト配線
を接続する工程とをさらに備える、請求項６に記載の半
導体装置の製造方法。
【請求項８】半導体基板の主表面上に第１の絶縁膜が
形成された素子形成領域と、前記半導体基板の前記主表面に、前記第１の絶縁膜より
も膜厚が大きい第２の絶縁膜が形成された、前記素子形
成領域を分離する、素子分離領域と、前記素子形成領域および前記素子分離領域にわたって連
続して延びるように、前記第１および第２の絶縁膜上に
形成されたゲート電極とを備え、前記第２の絶縁膜上に位置する前記ゲート電極の幅が、
前記第１の絶縁膜上に位置する前記ゲート電極の幅より
も小さい、半導体装置。
【請求項９】前記ゲート電極が２本互いに略平行に延
びるように形成され、前記素子分離領域上の前記２本の
ゲート電極の間に挟まれた領域の前記半導体基板の表面
にコンタクト配線が接続された、請求項８に記載の半導
体装置。