CN113490997A - 用于光刻应用的膜堆叠 - Google Patents

用于光刻应用的膜堆叠 Download PDF

Info

Publication number
CN113490997A
CN113490997A CN202080009819.8A CN202080009819A CN113490997A CN 113490997 A CN113490997 A CN 113490997A CN 202080009819 A CN202080009819 A CN 202080009819A CN 113490997 A CN113490997 A CN 113490997A
Authority
CN
China
Prior art keywords
hard mask
layer
mask layer
etching
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080009819.8A
Other languages
English (en)
Inventor
辛格·特金德
苏克图·阿伦·帕里克
丹尼尔·李·迪尔
M·A·斯托尔菲
乔斯林甘·罗摩林甘
曹勇
阎俐凡
志一·郎
和勇·大卫·黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN113490997A publication Critical patent/CN113490997A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本文提供了用于形成包含硬掩模层的膜堆叠并蚀刻此硬掩模层以在膜堆叠中形成特征的方法。于此所述的方法通过在膜堆叠中形成的适当的轮廓管理方案来促进特征的轮廓和尺寸控制。在一个或多个实施方式中，一种用于蚀刻硬掩模层的方法包括以下步骤：在基板上形成硬掩模层，其中硬掩模层包含含金属材料，所述含金属材料包括具有原子数大于28的金属元素；向基板供应蚀刻气体混合物；和蚀刻由光刻胶层暴露的硬掩模层。

Description

用于光刻应用的膜堆叠
技术领域
于此的实施方式一般涉及膜堆叠和用于以高选择性和对EUV光刻曝光和图案化处理的良好轮廓控制来蚀刻这种膜堆叠的蚀刻处理。
背景技术
可靠地产生亚微米和较小特征是半导体装置的超大规模集成电路(VLSI)和极大规模集成电路(ULSI)的关键要求之一。然而，随着电路技术的不断小型化，电路特征(诸如互连件)的大小和间距的尺寸对处理能力提出了额外的要求。这项技术的核心所在的多层互连需要对高深宽比特征(诸如通孔和其他互连件)进行精确的成像和放置。这些互连件的可靠形成对于进一步提高装置和互连件密度至关重要。另外，期望形成具有减少浪费中间材料(诸如抗蚀剂和硬掩模材料)的亚微米尺寸的特征和互连件。
随着特征尺寸变小，对更高的深宽比的要求稳定地增加到20：1且甚至更高，深宽比界定为在特征的深度与特征的宽度之间的比率。发展能够可靠地形成具有如此高的深宽比的特征的膜堆叠和蚀刻处理提出了重大挑战。然而，光刻曝光和显影处理的不正确控制或低分辨率可能导致用以转移膜堆叠中的特征的光刻胶层的临界尺寸较差，从而导致不可接受的线宽粗糙度(LWR)。由光刻曝光和显影处理导致的光刻胶层的大的线宽粗糙度(LWR)和不期望的摆动轮廓可能会导致不正确的特征转移到膜堆叠，从而最终导致装置故障和良率损失。
此外，在蚀刻这种膜堆叠的期间，在蚀刻处理期间产生的副产物或其他材料的再沉积或堆积可能累积在被蚀刻的特征的顶部和/或侧壁上，因此不期望地阻塞了正形成在材料层中的特征的开口。为膜堆叠选择的不同材料可能会导致不同量或轮廓的副产物再沉积在膜堆叠中。此外，因为经蚀刻的特征的开口通过材料的累积再沉积而变窄和/或密封，防止了反应性蚀刻剂到达特征的下表面，从而限制了可获得的深宽比。另外，因为再沉积材料或副产物的堆积可能会随机和/或不规则地附着在被蚀刻特征的顶部表面和/或侧壁，因此所产生的不规则轮廓和再沉积材料的生长可能会改变反应性蚀刻剂的流动路径，从而导致形成在材料层中的特征的弯曲或扭曲轮廓。不准确的轮廓或结构尺寸可能会导致装置结构崩溃，最终导致装置故障并降低产品良率。对于包括在膜堆叠中的材料的不良蚀刻选择性可能会不期望地导致不准确的轮廓控制，从而最终导致装置故障。
因此，在本领域中存在对合适的膜堆叠和用于在这种膜堆叠中蚀刻具有期望轮廓和小尺寸的特征的蚀刻方法的需求。
发明内容
提供了形成膜堆叠并对其进行蚀刻以在膜堆叠中形成高深宽比特征的方法。于此所述的方法通过适当的侧壁和底部管理方案并为膜堆叠选择了期望的材料而有助于具有高深宽比的特征的轮廓和尺寸控制。在一个或多个实施方式中，一种用于蚀刻硬掩模层的方法包括以下步骤：在基板上形成硬掩模层，其中硬掩模层包含含金属材料，所述含金属材料包括具有原子数大于28的金属元素；向基板供应蚀刻气体混合物；和蚀刻由光刻胶层暴露的硬掩模层。
在其他实施方式中，一种用于蚀刻硬掩模层的方法包括以下步骤：在设置在硬掩模层上的光刻胶层的表面上形成钝化层，其中硬掩模层包含氧化锡、氧化锡硅、氧化钽、氧化铟锡和氧化铟镓锌的至少一种；和蚀刻由光刻胶层暴露的硬掩模层，其中硬掩模层由具有含氯气体或含溴气体的气体混合物蚀刻。
在一些实施方式中，一种用于蚀刻硬掩模层的方法包括以下步骤：蚀刻由光刻胶层暴露的硬掩模层，其中由具有含氯气体或含溴气体的气体混合物来蚀刻硬掩模层，其中硬掩模层包含具有不同吸收系数的至少两层。
附图说明
为了获得并可详细理解于此的实施方式的上述特征，可通过参考显示在随附的附图中的实例来获得上面简要概述的本公开内容的更特定的描述。
图1描绘了根据一个或多个实施方式的可用以形成介电层的处理腔室。
图2描绘了根据一个或多个实施方式的用于执行间隔物层图案化处理的流程图。
图3A-图3D描绘了根据一个或多个实施方式的在利用图2中描绘的处理在用以蚀刻基板中的介电层的蚀刻处理期间处于各个阶段的膜堆叠。
图4A-图4B描绘了形成在基板上的膜堆叠的不同实施方式，膜堆叠可具有利用图2所描绘的处理在其中形成的特征。
图5描绘了根据一个或多个实施方式的用于执行间隔层图案化处理的另一个方法的流程图。
图6A-图6D描绘了根据一个或多个实施方式的在利用图5中所描绘的处理在用以蚀刻基板中的介电层的蚀刻处理期间处于各个阶段的另一膜堆叠的示例性示意图。
为了促进对实施方式的理解，在可能的地方使用了相同的附图标记来表示附图共有的相同元件。可预期的是一个实施方式的元件和特征可有益地并入其他实施方式中，而无需进一步叙述。
然而，应注意随附的附图仅显示了示例性实例，且因此不应视为对其范围的限制，因为本发明可允许其他同等有效的实施方式。
具体实施方式
本申请的实施方式包括用于形成膜堆叠的方法和用以蚀刻这种膜堆叠以在膜堆叠中形成具有期望的深宽比和轮廓的特征的蚀刻处理。膜堆叠包括硬掩模层，硬掩模层在膜堆叠中具有含金属材料。硬掩模层可为具有选定膜性质的单层或多层，以根据需要辅助耐蚀刻性和增强光刻曝光性能。在一个或多个实施方式中，硬掩模层是具有期望的吸收系数的含金属材料，或具有不同吸收系数值的混合物，以便在光刻曝光处理期间辅助曝光和显影精度。还选择具有期望化学性质的蚀刻处理来图案化膜堆叠，特别是蚀刻硬掩模层。
图1是适于执行图案化处理以蚀刻具有由含金属材料制成的硬掩模层的膜堆叠的处理腔室100的一个实例的截面图。可适于与于此公开的教导一起使用的合适的处理腔室包括(例如)可从加州圣克拉拉市的应用材料公司获得的
Figure BDA0003168445220000031
或
Figure BDA0003168445220000032
处理腔室。尽管显示的处理腔室100包括能够实现优异的蚀刻性能的多个特征，但是可预期其他处理腔室可适以受益于于此公开的发明特征的一个或多个。
处理腔室100包括腔室主体102和封闭内部空间106的盖104。腔室主体102通常由铝、不锈钢或其他合适的材料制成。腔室主体102通常包括侧壁108和底部110。基板支撑基座进入端口(未显示)通常限定在侧壁108中并由狭缝阀选择性地密封，以促进基板103从处理腔室100进出。排气口126限定在腔室主体102中并将内部空间106耦接到泵系统128。泵系统128通常包括一个或多个泵和节流阀，用以抽空和调节处理腔室100的内部空间106的压力。在一个或多个实施方式中，泵系统128将内部空间106内的压力维持在通常在约10mTorr至约500Torr之间的工作压力下。
盖104被密封地支撑在腔室主体102的侧壁108上。盖104可被打开以允许超过处理腔室100的内部空间106。盖104包括有助于光学处理监控的窗口142。在一个实施方式中，窗口142由石英或可透射由安装在处理腔室100外侧的光学监控系统140利用的信号的其他合适的材料构成。
光学监控系统140定位成通过窗口142观察腔室主体102的内部空间106和/或位于基板支撑基座组件148上的基板103的至少一者。在一个或多个实施方式中，光学监控系统140耦接到盖104，并促进使用光学计量学的集成沉积处理，以根据需要而提供使得能够进行处理调整以补偿用于进入的基板图案特征不一致性(诸如厚度及类似者)的信息、提供处理状态监控(诸如等离子体监控、温度监控及类似者)。适以从本发明受益的一种光学监控系统是可从加州圣克拉拉市的应用材料公司获得的
Figure BDA0003168445220000041
全光谱干涉量测计量模块。
气体面板158耦接至处理腔室100，以向内部空间106提供处理和/或清洁气体。在图1所描绘的实例中，入口端口132’、132”设置在盖104中，以允许将气体从气体面板158输送到处理腔室100的内部空间106。在一个实施方式中，气体面板158适以提供通过入口端口132’、132”并进入处理腔室100的内部空间106的氟化处理气体。在一个实施方式中，从气体面板158提供的处理气体包括至少氟化气体、氯气和含碳气体、氧气、含氮气体和含氯气体。氟化气体和含碳气体的实例包括CHF3、CH2F2和CF4。其他氟化气体可包括C2F、C4F6、C3F8和C5F8的一种或多种及类似者。含氧气体的实例包括O2、CO2、CO、N2O、NO2、O3、H2O及类似者。含氮气体的实例包括N2、NH3、N2O、NO2及类似者。含氯气体的实例包括HCl、Cl2、CCl4、CHCl3、CH2Cl2、CH3Cl及类似者。含碳气体的合适实例包括甲烷(CH4)、乙烷(C2H6)、乙烯(C2H4)及类似者。
喷头组件130耦接到盖104的内部表面114。喷头组件130包括多个孔，多个孔允许气体从入口端口132’、132”流经喷头组件130进入处理腔室100的内部空间106，以预定的分布方式遍布于处理腔室100中将处理的基板103的整个表面。
远程等离子体源177可任选地耦接到气体面板158，以促进在进入内部空间106进行处理之前将气体混合物与远程等离子体分离。RF源功率143通过匹配网络141耦接至喷头组件130。RF源功率143通常能够以在从约50kHz至约200MHz的范围中的可调谐频率产生高达约3000W。
喷头组件130还包括可透射光学计量信号的区域。光学透射区域或通道138适合用于允许光学监控系统140查看内部空间106和/或位于基板支撑基座组件148上的基板103。通过138可为在喷头组件130中形成或设置的材料、孔或多个孔，其基本上透射由光学监控系统140产生并反射回光学监控系统140的能量的波长。在一个或多个实施方式中，通道138包括窗口142，以防止气体通过通道138泄漏。窗口142可为蓝宝石板、石英板或其他合适的材料。窗口142可替代地设置在盖104中。
在一个实施方式中，喷头组件130配置有多个区域，其允许分别控制流入处理腔室100的内部空间106中的气体。在图1所示的实例中，喷头组件130具有通过分离的入口端口132’、132”分别耦接到气体面板158的内部区域134和外部区域136。
基板支撑基座组件148设置在气体分配(喷头)组件130下方的处理腔室100的内部空间106中。基板支撑基座组件148在处理期间保持基板103。基板支撑基座组件148通常包括穿过其中设置的多个升降杆(未显示)，其配置成从基板支撑基座组件148提升基板103，并促进以传统方式由机器人(未显示)交换基板103。内衬118可紧密地包围基板支撑基座组件148的周边。
在一个实施方式中，基板支撑基座组件148包括安装板162、基底164和静电吸盘166。安装板162耦接到腔室主体102的底部110，并包括用于路径设施(诸如流体、功率线和传感器引线等等)通向基底164和静电吸盘166的通道。静电吸盘166包含至少一个夹持电极180，用于将基板103保持在喷头组件130下方。静电吸盘166由夹持功率源182驱动，以产生将基板103保持到夹持表面的静电力，如众所周知地。替代地，可通过夹紧、真空或重力将基板103保持到基板支撑基座组件148。
基底164或静电吸盘166的至少一个可包括至少一个任选的嵌入式加热器176、至少一个任选的嵌入式隔离器174和多个导管168、170，以控制基板支撑基座组件148的横向温度轮廓。导管168、170流体地耦接到流体源172，流体源172使温度调节流体循环通过其中。加热器176由功率源178调节。利用导管168、170和加热器176以控制基底164的温度，从而加热和/或冷却静电吸盘166，并最终控制设置在其上的基板103的温度轮廓。可使用多个温度传感器190、192来监控静电吸盘166和基底164的温度。静电吸盘166可进一步包含形成在静电吸盘166的基板支撑基座支撑表面中并流体地耦接到热传递(或背侧)气体(诸如He)源的多个气体通道(未显示)，诸如凹槽。在操作中，将背侧气体以受控的压力提供到气体通道中，以增强在静电吸盘166与基板103之间的热传递。
在一个实施方式中，基板支撑基座组件148经配置为阴极，并包括电极180，电极180耦接到多个RF功率偏压源184、186。RF偏压功率源184、286耦接在设置在基板支撑基座组件148中的电极180和另一个电极(诸如喷头组件130或腔室主体102的顶板(盖104))之间。RF偏压功率激发并维持来自设置在腔室主体102的处理区域中的气体所形成的等离子体放电。
在图1所描绘的实例中，双RF偏压功率源184、186通过匹配电路188耦接到设置在基板支撑基座组件148中的电极180。RF偏压功率源184、186所产生的信号通过单一馈送而通过匹配电路188输送到基板支撑基座组件148，以离子化提供在等离子体处理腔室100中的气体混合物，从而提供用于执行沉积或其他等离子体增强处理所需的离子能量。RF偏压功率源184、186通常能够产生具有从约50kHz到约200MHz的频率及在约0瓦和约8000瓦(诸如约1瓦和约5000瓦)的功率的RF信号。附加的偏压功率源189可耦接到电极180，以控制等离子体的特性。
在操作期间，基板103设置在等离子体处理腔室100中的基板支撑基座组件148上。将处理气体和/或气体混合物通过喷头组件130从气体面板158引入腔室主体102中。真空泵系统128在移除沉积副产物的同时维持腔室主体102内侧的压力。
控制器150耦接到处理腔室100，以控制处理腔室100的操作。控制器150包括用以控制处理顺序并调节来自气体面板158的气流的中央处理单元(CPU)152、存储器154和支持电路156。CPU152可为可在工业环境中使用的任何形式的通用计算机处理器。软件例程可存储在存储器154(诸如随机存取存储器、只读存储器、软盘或硬盘驱动器，或其他形式的数字存储器)中。支持电路156以常规方式耦接到CPU 152，且可包括高速缓存、时钟电路、输入/输出系统、电源及类似者。在控制器150与处理腔室100的各个部件之间的双向通信通过许多信号电缆来处理。
图2显示了用于蚀刻具有由含金属材料而形成的硬掩模层310的膜堆叠302的方法200的流程图。图3A-图3D是具有与方法200的各个阶段相对应的基板300的一部分的截面图。方法200可根据需要用以形成具有期望的临界尺寸和轮廓的特征，诸如用于逻辑或存储器装置的接触结构、栅极结构、NAND结构或互连结构。替代地，可有利地利用方法200来蚀刻其他类型的结构。
在一个或多个实例中，膜堆叠302具有设置在其上的光刻胶层312。光刻胶层312可为能够进行化学放大反应的正性光刻胶和/或负性光刻胶。光刻胶层312是适用于EUV光刻处理的聚合物有机材料。在一个或多个实例中，光刻胶层312包含选自Sn、Ta、In、Ga、Zr、Zn，它们的任何合金及它们的任何组合的至少一种的至少一种金属元素。光刻胶层312中包括的金属元素可根据需要在光刻曝光处理期间改变光吸收效率。
光刻胶层312设置在硬掩模层310上，硬掩模层310进一步设置在底部抗反射涂(BARC)层308上。如图4A所示，可根据需要在光刻胶层312和底部抗反射涂层308之间形成任选的有机层370。任选的有机层370包括有机材料或有机或无机材料的混合物。在其中任选的有机层370是有机材料的实施方式中，有机材料可为可交联的聚合物材料，其可通过旋涂处理而涂布到基板300上，并接着被热固化使得光刻胶层312可施加在其上。在其中任选的有机层370是有机或无机材料的混合物的实施方式中，任选的有机层370可为通过任何合适的沉积技术(诸如化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、旋涂、喷涂或类似者)而形成的介电材料。
任选的有机层370用作平坦化层、抗反射涂层和/或光酸方向控制器，当将图案转移到下面的硬掩模层310及硬掩模层310下面的层中时，任选的有机层370可提供抗蚀刻性和线边缘粗糙度控制。在抗蚀剂处理的转移期间，来自任选的有机层370的抗图案化功能可与下面的硬掩模层310一起使用。在一个或多个实例中，任选的有机层370不与光刻胶层312相互作用，并且不与光刻胶层312发生界面混合和/或扩散或交叉污染。
BARC层308设置在基板300上的介电多层305上。可根据需要在介电多层305和基板300之间形成目标层(未显示)。光刻胶层312界定了开口314，其暴露出硬掩模层310的表面316以进行蚀刻。
基板300可为半导体基板、硅晶片、玻璃基板及类似者的任何一种。基板300可为诸如晶体硅(如，Si<100>或Si<111>)、氧化硅、应变硅、硅锗、锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅晶片以及图案化或非图案化的晶片绝缘体上硅(SOI)、碳掺杂的氧化硅、氮化硅、掺杂的硅、锗、砷化镓、玻璃或蓝宝石的材料。基板300可具有各种尺寸，诸如200mm、300mm、450mm或其他直径，并且可为矩形或正方形面板。除非另有说明，否则于此描述的实例是在具有200mm直径、300mm直径或450mm直径的基板上进行的
所选择的形成在膜堆叠302中的硬掩模层310是含金属材料。硬掩模层310可包括单层或多层。在图3A所描绘的实例中，硬掩模层310是包含含金属材料(诸如金属介电层)的单层或由含金属材料(诸如金属介电层)所形成的单层，包含原子数大于28(诸如29-32、37-51和55-83)的金属元素。含金属材料可包括选自锡(Sn)、钽(Ta)、铟(In)、镓(Ga)、锌(Zn)、锆(Zr)、铝(Al)或它们的组合的一种或多种的金属元素。用于硬掩模层310的含金属材料的合适实例可以是或包括氧化锡(SnO)、氧化锡硅(SnSiO)、氧化钽(TaO)、氧化铟锡(InSnO)、氧化铟镓锌(IGZO)、一种或多种它们的合金、一种或多种它们的掺杂剂、或它们的任何组合。
为硬掩模层310选择的含金属材料可在光刻曝光处理期间影响EUV光的反射和/或吸收效率。因此，通过适当地选择用于硬掩模层310的材料，可增强光刻曝光处理的性能，诸如高光刻分辨率、缺陷减少、光刻胶层轮廓控制、能量剂量减少和/或线边缘粗糙度减少。在一个或多个实例中，为硬掩模层310选择的含金属材料在具有约13.5nm的波长的EUV光下可具有相对较高的吸收系数。据信，用于硬掩模层310的含金属材料中金属元素的较高密度(或较高浓度值)提供了具有较高吸收率的膜性质。此外，用于硬掩模层310的含金属材料中的硅和/或氧元素的掺杂剂还有助于减少在光刻曝光处理期间的附聚(agglomeration)，从而减少缺陷产生的可能性。因此，通过适当地选择用于硬掩模层310的含金属材料中的金属元素与氧和/或硅元素之间的比例，可获得用于硬掩模层310的含金属材料中的期望量的二次电子。例如，据信含金属层中相对较低的氧浓度和/或硅可改善二次电子的产生，这可增强高吸收。因此，可将金属元素与硅或氧元素的比例(金属：Si/O)控制在约80：1/19和约90：1/9之间，以在光刻曝光处理期间提供期望的吸收。应注意含金属材料中较低的氧和/或硅浓度(如，含金属材料中较高的金属元素浓度)提供较高的膜导电率和较低的膜电阻率，因此也提高了金属密度，这提供了较高的吸收效率。在一个或多个实例中，用于硬掩模层310的含金属层的厚度在约
Figure BDA0003168445220000091
与约
Figure BDA0003168445220000092
之间，诸如在约
Figure BDA0003168445220000093
与约
Figure BDA0003168445220000094
之间，例如在约
Figure BDA0003168445220000095
与约
Figure BDA0003168445220000096
之间。
在一个或多个实例中，在用于硬掩模层310的含金属材料中选择具有相对较大的原子数(如，大于28的原子数)的金属元素也可在光刻曝光处理期间提供相对较高的吸收效率。用于硬掩模层310的含金属材料约5nm和约20nm的EUV光范围内可具有大于1×105(cm2/mol)的EUV光吸收截面。
在其中硬掩模层310是单层的实施方式中，经选择以形成硬掩模层310的含金属材料可包括原子数大于28(且在一些实例中大于35)的金属元素。在一个或多个实例中，金属元素可具有选自29-32、37-51和55-83的原子数。示例性金属元素可为锡(Sn)、钽(Ta)、铟(In)、镓(Ga)、锆(Zr)、锌(Zn)或它们的任何组合。
在其中硬掩模层310包括一个或多个层(诸如双层或多层)的实施方式中，如图4B所示，硬掩模层310可具有多个层，诸如由不同的含金属材料所形成的第一层310A、第二层310B和第三层310C。用于第一层310A、第二层310B和第三层310C的材料的选择是基于含金属材料的不同吸收系数。例如，第一层310A、第二层310B和第三层310C可各自具有在硬掩模层310中顺序形成的不同的高到低、低到高或交替的高和低吸收系数，以便在光刻曝光处理期间增强EUV光的反射。在一个或多个实例中，通过为第一层310A、第二层310B和第三层310C选择含金属层中的不同类型的金属元素，第一层310A、第二层310B和第三层310C可具有高和低交替的吸收系数。例如，为第一层310A、第二层310B和第三层310C的至少一者选择的金属元素可具有大于28的原子数，诸如大于35，并且第一层310A、第二层310B和第三层310C的至少一者小于28。选择用以形成硬掩模层310的第二层310B的金属元素可具有比形成在第一层310A和第三层310C中的附近相邻金属元素更小(或更大)的原子数。例如，硬掩模层310可包括包含第一金属元素的第一层310A、包含第二金属元素的第二层310B和包含第三金属元素的第三层310C。在一些实例中，第二层310B中的第二金属元素具有不同于(例如，大于或小于)第一层310A中的第一金属元素和/或第三层310C中的第三金属元素的原子数。
在将双层结构用于硬掩模层310的实施方式中，这种双层结构可具有第一部分(例如，上部分或层)和第二部分(例如，下部分或层)，第一部分包含具有大于28(诸如29-32、37-51和55-83)的原子数的金属元素，第二部分包含具有小于28(诸如3-8、11-16和19-27)的原子数的元素。此外，代替将硬掩模层310形成为多层或多于一层，可根据需要将硬掩模层310形成为具有形成在硬掩模层310中的金属元素与硅和/或氧元素的比率不同的梯度，以沿着硬掩模层310的块膜主体提供不同的吸收系数。例如，硬掩模层310的金属元素浓度可根据需要随着形成在基板300上的硬掩模层310的厚度增加而逐渐增加或降低。替代地，双层结构的每一层或硬掩模层310的多层也可为梯度层。例如，在硬掩模层310的双层结构中，可根据需要，硬掩模层310的上部分可具有低的电阻率及相对高的金属元素浓度或甚至是纯金属层(如，诸如金属Sn层作为实例)而硬掩模层310的下部分具有高浓度的硅和/或氧。
尽管图4B中所描绘的实施方式仅将多层显示为三层，但应注意硬掩模层310可根据需要具有足够多的多层。
可根据需要通过任何合适的沉积技术来形成硬掩模层310。在一个或多个实例中，硬掩模层310通过CVD、ALD、PVD、旋涂、喷涂处理或其他合适的沉积处理形成。
在通过CVD或PVD处理形成硬掩模层310的实例中，可在硬掩模层310的等离子体沉积处理期间使用载气和/或具有相对较高原子量的惰性气体(诸如Xe或Kr)。在硬掩模层310的形成期间的基板温度可控制在-50摄氏度和约250摄氏度之间。据信在形成硬掩模层310的同时，相对低的基板温度控制(如小于250摄氏度)可帮助以相对慢的沉积速率形成硬掩模层310，从而使膜表面具有相对光滑的表面。
此外，如上所论述的，在BARC层308上形成硬掩模层310之后，可任选地在硬掩模层310上形成任选的有机层370，如图4A所示。在其中存在任选的有机层370的实施方式中，任选的有机层370可帮助进一步处理硬掩模层310的表面，以根据需要提供相对坚固的表面结构。替代地，可在形成硬掩模层310之后立即处理硬掩模层310的表面。应注意任选的有机层370可为碳基材料或聚合物材料，其根据需要由含硅或碳前驱物(诸如三甲基硅烷(TMS))、CH4或其他含碳和氢的气体形成。
在硬掩模层310之下，BARC层308设置在介电多层305上。BARC层308和硬掩模层310可组合用作蚀刻掩模，以蚀刻BARC层308中的特征，用于以期望的深宽比和轮廓来图案化下面的介电多层305。于此所述的特征可包括沟槽、通孔、开口及类似者。在一个或多个实施方式中，BARC层308可为以下材料，所述材料可以是或包括硅、氧化硅、氮化硅、氮氧化硅、碳化硅、非晶碳、掺杂的非晶碳、含碳材料及它们的任何组合。在于此描绘的一些示例性实施方式中，BARC层308是非晶碳层。非晶碳层的一个实例可为可从应用材料公司获得的AdvancedPatterning FilmTM(APF)。
介电多层305可根据需要为单层或多层的形式。在图3A-图3D所描绘的实例中，介电多层305包括设置在第一介电层306和第二介电层303之间的金属介电层304。第一介电层306和第二介电层303根据需要可为选自由SiON、SiN、SiO2、Si的含硅材料，或包括SiON或SiN或SiO2或任何合适材料的复合层。根据需要，金属介电层304可为TaN、TiN、TaON、TaO、TiON、TiO或类似者的至少一种。设置在介电多层305与基板300之间的目标材料(未显示)可为介电材料。用于介电层的合适的示例性材料包括未掺杂的硅玻璃(USG)，诸如氧化硅或TEOS、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、高k材料、低介电常数绝缘材料(如，介电常数小于约4.0)和它们的组合。低介电常数绝缘材料的实例包括硅酸盐玻璃、氟硅酸盐玻璃(FSG)和碳掺杂的氧化硅(SiOC)、碳化硅(SiC)和含氮碳化硅(SiCN)及类似者。
在于此描绘的一个或多个实施方式中，目标层是未掺杂的硅玻璃(USG)层。第一介电层306和第二介电层303分别是氧化硅和氮化硅。BARC层308是非晶碳层。硬掩模层310是SnO或SnSiO层。
方法200在操作202处通过将基板300转移或提供到蚀刻处理腔室(诸如图1所描绘的处理腔室100)而开始。
在操作204处，执行蚀刻处理以蚀刻硬掩模层310，如图3B所示，直到暴露出下面的BARC层308的表面324。在蚀刻期间，将选定的气体混合物供应到处理腔室100中以蚀刻硬掩模层310，以在硬掩模层310中形成特征318。由于由光刻胶层312限定的开口314的尺寸保持较小(如，小于100nm)，需要仔细选择用于蚀刻硬掩模层310的气体混合物以及处理参数，以便以良好的轮廓控制来蚀刻硬掩模层310而不会损坏下面的BARC层308。
在一个或多个实例中，通过将蚀刻气体混合物供应到处理腔室中，同时将基板支撑基座组件148的温度保持在室温(例如约23摄氏度)和最高约150摄氏度之间，来执行蚀刻处理。
在一些实例中，蚀刻气体混合物包括至少一种含卤素。含卤素气体可包括含氟气体、含氯气体或含溴化物气体。含卤素气体的合适实例包括SF6、SiCl4、Si2Cl6、NF3、HBr、Br2、CHF3、CH2F2、CF4、C2F、C4F6、C3F8、HCl、C4F8、Cl2、HF、CCl4、CHCl3、CH2Cl2和CH3Cl。在一些实例中，还可在蚀刻气体混合物中供应含硅气体。含硅气体的合适实例包括SiCl4、Si2Cl6、SiH4、Si2H6及类似者。此外，特别地，含氯气体的实例包括HCl、Cl2、CCl4、CHCl3、CH2Cl2、CH3Cl、SiCl4、Si2Cl6及类似者，且含溴气体的实例包括HBr、Br2及类似者。也可根据需要在蚀刻气体混合物中供应反应气体(诸如含氧气体或含氮气体，例如，O2、N2、N2O、NO2、O3、H2O或类似者)。
在一个或多个实例中，用以蚀刻硬掩模层的含卤素气体包含含氯气体或含溴化物气体。在将蚀刻气体混合物供应到处理腔室中时，可任选地将惰性气体供应到蚀刻气体混合物中，以根据需要辅助轮廓控制。在气体混合物中供应的惰性气体的实例包括Ar、He、Ne、Kr、Xe或类似者。
在一个特定实例中，用以蚀刻硬掩模层310(诸如，含金属材料(如，Sn/SnO/SnSiO层))的蚀刻气体混合物包括HBr、Cl2、Ar、He或它们的组合。
在蚀刻期间，蚀刻气体混合物的腔室压力也被调节。在一个或多个实施方式中，等离子体处理腔室中的处理压力被调节在约2mTorr至约100mTorr之间，例如，在约3mTorr至20Torr处，诸如约6mTorr。可在存在蚀刻气体混合物的情况下根据需要施加RF源或偏压功率以维持由连续模式或脉冲模式形成的等离子体。例如，可以在约200瓦至约1000瓦之间(诸如约500瓦)的能量水平施加具有约13.56MHz的频率的RF源功率到感应耦合天线源，以将等离子体保持在蚀刻腔室内侧。另外，可施加小于500瓦(诸如在约0瓦至约450瓦之间，诸如约150瓦)、具有频率在约2MHz与约13.56MHz之间的RF偏压功率。
在一个或多个实例中，在操作204处的蚀刻期间，可在处理腔室100中将RF偏压功率和RF源功率脉冲化。可将RF偏压功率和RF源功率同步或不同步地脉冲化到处理腔室中。在一些实例中，RF偏压功率和RF源功率被不同步地脉冲化到处理腔室中。例如，可在脉冲化RF偏压功率之前将RF源功率脉冲化到处理腔室。例如，RF偏压功率可处于与RF源功率或相对于RF源功率具有时间延迟的脉冲模式。在一个或多个实例中，RF源功率和RF偏压功率在每个占空比的约5％和约75％之间被脉冲化。例如，在每个时间单位之间的每个占空比在约0.1毫秒(ms)和约10(ms)之间。
在操作204处供应的蚀刻气体混合物的一个实例中，可以约0sccm至约50sccm之间的流率将O2气体供应到腔室中。含卤素气体(诸如HBr)可以在约25sccm和约250sccm之间(诸如约100sccm)的流率供应。
在操作206处，在蚀刻硬掩模层310之后，暴露BARC层308的表面324，进一步执行第二蚀刻处理以从暴露的表面324移除BARC层308的一部分，如图3C所示，直到暴露介电多层305的表面322。蚀刻气体混合物可与在操作204处供应的蚀刻气体混合物相同。替代地，用以蚀刻BARC层308的蚀刻气体混合物可与在操作204处用以蚀刻硬掩模层310的蚀刻气体混合物不同。在一个或多个实例中，用以蚀刻BARC层308的蚀刻气体混合物可包括含氯气体，诸如HCl或Cl2气体。
在BARC层308中形成特征328之后，可执行除渣或剥离处理以从基板上去除剩余的光刻胶层312(若有的话)，如图3D所示。应注意可根据需要执行进一步的蚀刻处理或图案化处理以继续将特征328转移到介电多层305和/或其上的目标层(未显示)中。
图5显示了用于蚀刻具有由含金属材料形成的硬掩模层310的膜堆叠(诸如上面论述的膜堆叠302)的方法500的流程图的另一个实例。图6A-图6D是具有与方法500的各个阶段相对应的基板300的一部分的截面图。类似地，如上所论述的，膜堆叠302具有设置在其上的光刻胶层312。硬掩模层310设置在BARC层308上，其中在基板300上形成介电多层305。类似地，任选的有机层370(如图4A所示)或硬掩模层310的多层(如图4B所示)也可使用图5所描绘的方法500而用以蚀刻。
方法500通过根据需要将基板300转移或提供到处理腔室(诸如沉积腔室或蚀刻腔室)而开始于操作502处。
在操作504处，在蚀刻硬掩模层310之前，供应沉积气体混合物以在光刻胶层312上形成钝化层320，如图6B所示。沉积气体混合物可在PVD腔室中供应，或在蚀刻腔室中原位供应，使得可以主要在光刻胶层312的表面325上形成的受控方式来选择性地在光刻胶层312上形成钝化层320。以相对于基板表面的期望角度供应沉积气体混合物，使得钝化层320主要形成在光刻胶层312的表面325上，而不是在光刻胶层312的侧壁或硬掩模层310的其他暴露部分上。通过这种方式，由光刻胶层312限定的开口314的尺寸保持不变，以便在不改变尺寸/几何形状的情况下促进将特征/开口转移至硬掩模层310。
在一个或多个实施方式中，沉积气体混合物包括含硅气体、含氧气体、含碳气体或它们的组合。在一个或多个实例中，沉积气体混合物包括SiH4和/或CH4气体。
在操作506处，接着执行蚀刻处理以蚀刻硬掩模层310，如图6C所示，直到暴露出下面的BARC层308的表面324。应注意可根据需要连续地执行蚀刻处理，直到特征/开口318进一步转移到介电多层305或目标层(未显示)为止。在蚀刻期间，将选定的气体混合物供应到处理腔室100中以蚀刻硬掩模层310，以在硬掩模层310中形成特征318。经选择以蚀刻硬掩模层310的蚀刻气体混合物可类似于或相同于以上所述在操作204处的蚀刻气体混合物。
在硬掩模层310中形成特征/开口318之后，可执行除渣或剥离处理以从基板300去除剩余的钝化层320(若有的话)，如第6D图所示。应注意可根据需要执行进一步的蚀刻处理或图案化处理，以继续将特征转移到介电多层305和/或其上的目标层(未显示)。
因此，通过利用具有含金属材料的硬掩模层(含金属材料具有期望的吸收系数或不同吸收系数值的混合)，可增强光刻曝光精度(诸如高分辨率)、低能量剂量、良好的光刻胶轮廓控制和低线边缘粗糙度。
尽管前述内容涉及本公开内容的实施方式，但是在不背离本公开内容的基本范围的情况下，可设计本公开内容的其他和进一步的实施方式，且本公开内容的范围由随附的权利要求书确定。本文中描述的所有文件均通过引用并入本文，包括任何优先权文件和/或测试程序，只要它们与本文不矛盾即可。从前面的一般描述和具体实施方式显而易见的是，虽然已经说明和描述了本公开内容的形式，但是在不脱离本公开内容的精神和范围的情况下可以进行各种修改。因此，本公开内容不旨在因此受到限制。同样，就美国法律而言，术语“包括”被认为与术语“包括”同义。同样，每当组合物、元素或元素组之前带有连接词“包括”时，应理解我们也考虑在对组合物、元素或多个元素的叙述之前的具有连接词“基本上由……组成”、“由……组成”、“从由……组成的组中选择”或“是”的相同组合物或元素组，反之亦然。
已经使用一组数值上限和一组数值下限描述了某些实施方式和特征。应当理解，除非另有说明，否则涵盖包括任何两个值的组合的范围，例如任何较低值与任何较高值的组合、任何两个较低值的组合和/或任何两个较高值的组合。一些下限、上限和范围出现在随附一项或多项权利要求中。

Claims (15)

1.一种用于蚀刻硬掩模层的方法，包含以下步骤：
在基板上形成硬掩模层，其中所述硬掩模层包含含金属材料，所述含金属材料包括具有原子数大于28的金属元素；
向所述基板供应蚀刻气体混合物；和
蚀刻由光刻胶层暴露的所述硬掩模层。
2.如权利要求1所述的方法，其中所述硬掩模层设置在底部抗反射涂层上，所述底部抗反射涂层设置在介电多层上。
3.如权利要求2所述的方法，其中所述底部抗反射涂层是非晶碳层，且所述介电多层至少包含含硅介电层和金属介电层。
4.如权利要求1所述的方法，其中所述金属元素选自由锡、钽、铟、镓、锆、锌和它们的任何组合组成的组。
5.如权利要求1所述的方法，其中所述含金属材料包含氧化锡、氧化锡硅、氧化钽、氧化铟锡、氧化铟镓锌、它们的合金或它们的任何组合。
6.如权利要求1所述的方法，其中所述硬掩模层包含多层，并且其中所述硬掩模层的上部分包含具有高于所述硬掩模层的下部分的金属元素的浓度。
7.如权利要求1所述的方法，其中所述硬掩模层包含多层，其中所述硬掩模层包含具有不同吸收系数的至少两层。
8.如权利要求7所述的方法，其中所述硬掩模层包含第一层和第二层，所述第一层包括具有原子数大于28的元素，所述第二层包括具有原子数小于28的元素。
9.如权利要求1所述的方法，其中所述硬掩模层包含多层，其中所述硬掩模层包含包括第一金属元素的第一层、包括第二金属元素的第二层和包括第三金属元素的第三层，并且其中所述第二金属元素具有大于或小于所述第一金属元素或所述第三金属元素的原子数。
10.如权利要求1所述的方法，其中所述硬掩模层是穿过所述硬掩模层具有不同金属元素浓度的梯度层。
11.如权利要求1所述的方法，其中供应所述蚀刻气体混合物的步骤进一步包含以下步骤：
向所述基板供应沉积气体混合物；和
在设置在所述硬掩模层上的所述光刻胶层的顶表面上形成钝化层。
12.如权利要求1所述的方法，其中所述光刻胶层包含选自由锡、钽、铟、镓、锆、锌和它们的任何组合组成的组中的至少一种金属元素。
13.如权利要求1所述的方法，其中蚀刻所述硬掩模层的步骤进一步包含以下步骤：在蚀刻所述硬掩模层的同时脉冲RF功率。
14.如权利要求1所述的方法，其中形成所述硬掩模层的步骤进一步包含以下步骤：在形成所述硬掩模层的同时形成包含Xe或Kr的等离子体。
15.如权利要求1所述的方法，其中供应所述蚀刻气体混合物的步骤进一步包含以下步骤：供应含氯气体或含溴气体以蚀刻所述硬掩模层。
CN202080009819.8A 2019-02-25 2020-02-25 用于光刻应用的膜堆叠 Pending CN113490997A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962810133P 2019-02-25 2019-02-25
US62/810,133 2019-02-25
PCT/US2020/019696 WO2020176502A1 (en) 2019-02-25 2020-02-25 A film stack for lithography applications

Publications (1)

Publication Number Publication Date
CN113490997A true CN113490997A (zh) 2021-10-08

Family

ID=72142664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080009819.8A Pending CN113490997A (zh) 2019-02-25 2020-02-25 用于光刻应用的膜堆叠

Country Status (6)

Country Link
US (1) US11495461B2 (zh)
JP (1) JP7314293B2 (zh)
KR (1) KR102687565B1 (zh)
CN (1) CN113490997A (zh)
TW (1) TWI832964B (zh)
WO (2) WO2020176181A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102666776B1 (ko) * 2019-05-10 2024-05-21 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 장치의 제조 방법 및 박막 트랜지스터 기판
US11776811B2 (en) 2020-05-12 2023-10-03 Applied Materials, Inc. Selective deposition of carbon on photoresist layer for lithography applications
WO2022005716A1 (en) * 2020-07-02 2022-01-06 Applied Materials, Inc. Selective deposition of carbon on photoresist layer for lithography applications
WO2022132413A1 (en) * 2020-12-15 2022-06-23 Applied Materials, Inc. Tin oxide and tin carbide materials for semiconductor patterning applications
CN112687537B (zh) * 2020-12-17 2024-05-17 北京北方华创微电子装备有限公司 金属硬掩膜刻蚀方法
US20220262649A1 (en) * 2021-02-18 2022-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device and Method
TW202240660A (zh) * 2021-02-24 2022-10-16 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
US12125699B2 (en) * 2021-06-28 2024-10-22 Applied Materials, Inc. Selective carbon deposition on top and bottom surfaces of semiconductor substrates
CN117461113A (zh) * 2021-06-30 2024-01-26 应用材料公司 金属氧化物渗入光刻胶中的方法
WO2023203591A1 (ja) * 2022-04-18 2023-10-26 株式会社日立ハイテク プラズマ処理方法
WO2023214521A1 (ja) * 2022-05-02 2023-11-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2024001695A (ja) * 2022-06-22 2024-01-10 株式会社ニューフレアテクノロジー 基板処理装置
JP2024122469A (ja) * 2023-02-28 2024-09-09 キオクシア株式会社 半導体装置の製造方法、膜厚測定方法、及び温度測定方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173996A (ja) * 1998-12-03 2000-06-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20020001778A1 (en) * 2000-06-08 2002-01-03 Applied Materials, Inc. Photolithography scheme using a silicon containing resist
US20110115094A1 (en) * 2009-11-16 2011-05-19 International Business Machines Corporation STRUCTURES AND METHODS FOR PHOTO-PATTERNABLE LOW-k (PPLK) INTEGRATION
US20140120730A1 (en) * 2011-07-20 2014-05-01 Nissan Chemical Industries, Ltd. Thin film forming composition for lithography containing titanium and silicon
US20140356770A1 (en) * 2013-05-31 2014-12-04 Asahi Glass Company, Limited Reflective mask blank for euv lithography
US20180337047A1 (en) * 2017-05-18 2018-11-22 Applied Materials, Inc. Methods of etching hardmasks containing high hardness materials

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
US6610447B2 (en) 2001-03-30 2003-08-26 Intel Corporation Extreme ultraviolet mask with improved absorber
US20040087153A1 (en) 2002-10-31 2004-05-06 Yan Du Method of etching a silicon-containing dielectric material
US20050118531A1 (en) * 2003-12-02 2005-06-02 Hsiu-Chun Lee Method for controlling critical dimension by utilizing resist sidewall protection
DE102007028800B4 (de) 2007-06-22 2016-11-03 Advanced Mask Technology Center Gmbh & Co. Kg Maskensubstrat, Photomaske und Verfahren zur Herstellung einer Photomaske
US7888267B2 (en) 2008-02-01 2011-02-15 Tokyo Electron Limited Method for etching silicon-containing ARC layer with reduced CD bias
US20110303639A1 (en) * 2010-06-14 2011-12-15 Applied Materials, Inc. Methods for processing substrates having metal hard masks
US8647809B2 (en) * 2011-07-07 2014-02-11 Brewer Science Inc. Metal-oxide films from small molecules for lithographic applications
CN108594599B (zh) * 2011-07-08 2022-04-22 Asml荷兰有限公司 抗蚀剂材料、光刻图案化方法和氧化物的用途
JP5795992B2 (ja) * 2012-05-16 2015-10-14 信越化学工業株式会社 フォトマスクブランク及びフォトマスクの製造方法
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9425062B2 (en) * 2013-03-14 2016-08-23 Applied Materials, Inc. Method for improving CD micro-loading in photomask plasma etching
US9570301B2 (en) * 2014-05-29 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Projection patterning with exposure mask
US9996004B2 (en) * 2015-11-20 2018-06-12 Lam Research Corporation EUV photopatterning of vapor-deposited metal oxide-containing hardmasks
US10497578B2 (en) * 2016-07-22 2019-12-03 Applied Materials, Inc. Methods for high temperature etching a material layer using protection coating
US10082736B2 (en) 2017-01-13 2018-09-25 International Business Machines Corporation Approach to lowering extreme ultraviolet exposure dose for inorganic hardmasks for extreme ultraviolet patterning
US10395925B2 (en) 2017-12-28 2019-08-27 International Business Machines Corporation Patterning material film stack comprising hard mask layer having high metal content interface to resist layer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173996A (ja) * 1998-12-03 2000-06-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20050233257A1 (en) * 2000-02-17 2005-10-20 Applied Materials, Inc. Photolithography scheme using a silicon containing resist
US7332262B2 (en) * 2000-02-17 2008-02-19 Applied Materials, Inc. Photolithography scheme using a silicon containing resist
US20020001778A1 (en) * 2000-06-08 2002-01-03 Applied Materials, Inc. Photolithography scheme using a silicon containing resist
US20110115094A1 (en) * 2009-11-16 2011-05-19 International Business Machines Corporation STRUCTURES AND METHODS FOR PHOTO-PATTERNABLE LOW-k (PPLK) INTEGRATION
US20140120730A1 (en) * 2011-07-20 2014-05-01 Nissan Chemical Industries, Ltd. Thin film forming composition for lithography containing titanium and silicon
US20140356770A1 (en) * 2013-05-31 2014-12-04 Asahi Glass Company, Limited Reflective mask blank for euv lithography
US20180337047A1 (en) * 2017-05-18 2018-11-22 Applied Materials, Inc. Methods of etching hardmasks containing high hardness materials

Also Published As

Publication number Publication date
US11495461B2 (en) 2022-11-08
KR20210121264A (ko) 2021-10-07
KR102687565B1 (ko) 2024-07-22
TWI832964B (zh) 2024-02-21
JP2022521232A (ja) 2022-04-06
WO2020176181A1 (en) 2020-09-03
WO2020176502A1 (en) 2020-09-03
US20200273705A1 (en) 2020-08-27
JP7314293B2 (ja) 2023-07-25
TW202105471A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
TWI832964B (zh) 用於微影蝕刻應用之膜堆疊
CN109643639B (zh) 用于间隔件和硬掩模应用的硼烷介导的从硅烷和烷基硅烷物质脱氢的工艺
US9299580B2 (en) High aspect ratio plasma etch for 3D NAND semiconductor applications
US7431795B2 (en) Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor
US6465366B1 (en) Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
US9595451B1 (en) Highly selective etching methods for etching dielectric materials
US10497578B2 (en) Methods for high temperature etching a material layer using protection coating
US20150072530A1 (en) Methods for etching materials using synchronized rf pulses
US20150118832A1 (en) Methods for patterning a hardmask layer for an ion implantation process
JP7456023B2 (ja) リソグラフィ用途のフォトレジスト層上への炭素の選択的堆積
US6573196B1 (en) Method of depositing organosilicate layers
JP2023527694A (ja) リソグラフィ用途におけるフォトレジスト層への炭素の選択的堆積
US11127599B2 (en) Methods for etching a hardmask layer
US9437479B2 (en) Methods for forming an interconnect pattern on a substrate
TWI817066B (zh) 用於蝕刻用於半導體應用的材料層的方法
US20140335695A1 (en) External uv light sources to minimize asymmetric resist pattern trimming rate for three dimensional semiconductor chip manufacture
WO2020215183A1 (en) Methods for etching a material layer for semiconductor applications
US7041230B2 (en) Method for selectively etching organosilicate glass with respect to a doped silicon carbide
US20220285167A1 (en) Selective barrier metal etching
US20230395391A1 (en) Ruthenium carbide for dram capacitor mold patterning
CN117203740A (zh) 具有平坦顶部轮廓的间隔物图案化工艺
CN116457919A (zh) 用于半导体图案化应用的氧化锡及碳化锡材料

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination