JP2003051443A - 半導体素子の微細パターン形成方法 - Google Patents
半導体素子の微細パターン形成方法Info
- Publication number
- JP2003051443A JP2003051443A JP2002184563A JP2002184563A JP2003051443A JP 2003051443 A JP2003051443 A JP 2003051443A JP 2002184563 A JP2002184563 A JP 2002184563A JP 2002184563 A JP2002184563 A JP 2002184563A JP 2003051443 A JP2003051443 A JP 2003051443A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- flow rate
- sccm
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000007789 gas Substances 0.000 claims abstract description 112
- 238000005530 etching Methods 0.000 claims abstract description 73
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 36
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000206 photolithography Methods 0.000 claims abstract description 13
- 229910052786 argon Inorganic materials 0.000 claims abstract description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 7
- 239000011737 fluorine Substances 0.000 claims abstract description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 16
- 229910001882 dioxygen Inorganic materials 0.000 claims description 16
- 229920000642 polymer Polymers 0.000 claims description 16
- 238000010894 electron beam technology Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N Acrylic acid Chemical compound OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims 1
- 206010010071 Coma Diseases 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- 238000011161 development Methods 0.000 description 9
- 230000018109 developmental process Effects 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 6
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 101150097381 Mtor gene Proteins 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- -1 cycloolefin maleic anhydride Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ArF用フォトレジストパターンの変形を抑
え、狭いパターンの形成が可能な半導体素子の微細パタ
ーン形成方法を提供する。 【解決手段】 半導体基板上20に微細パターンが形成さ
れる被エッチング層24と反射防止膜25とを順に形成し、
その上にレジストを塗布した後、フッ化アルゴン露光用
光源を用いたリソグラフィ工程によりレジストパターン
26を形成する第2ステップと、基板温度を第1温度状態に
保持しフッ素系ガスとアルゴンガスを用いて、レジスト
パターン26をエッチングマスクにして反射防止膜25と被
エッチング層24のエッチング予定領域の一部とをエッチ
ングする第3ステップと、基板温度を第1温度より高い第
2温度状態に保持し、フッ素系ガスとアルゴンガスとを
用いて、被エッチング層24のエッチング予定領域の残り
の部分をエッチングする第4ステップと、レジストパタ
ーン26等を除去して微細パターンを形成する第5ステッ
プとを含む。
え、狭いパターンの形成が可能な半導体素子の微細パタ
ーン形成方法を提供する。 【解決手段】 半導体基板上20に微細パターンが形成さ
れる被エッチング層24と反射防止膜25とを順に形成し、
その上にレジストを塗布した後、フッ化アルゴン露光用
光源を用いたリソグラフィ工程によりレジストパターン
26を形成する第2ステップと、基板温度を第1温度状態に
保持しフッ素系ガスとアルゴンガスを用いて、レジスト
パターン26をエッチングマスクにして反射防止膜25と被
エッチング層24のエッチング予定領域の一部とをエッチ
ングする第3ステップと、基板温度を第1温度より高い第
2温度状態に保持し、フッ素系ガスとアルゴンガスとを
用いて、被エッチング層24のエッチング予定領域の残り
の部分をエッチングする第4ステップと、レジストパタ
ーン26等を除去して微細パターンを形成する第5ステッ
プとを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、フッ化アルゴン(A
rF)露光用光源を利用した半導体素子の微細パターン形
成方法に関する。
rF)露光用光源を利用した半導体素子の微細パターン形
成方法に関する。
【０００２】
【従来の技術】半導体素子の発展をもたらした重要な微
細加工技術として、フォトリソグラフィ(photolithogra
phy)技術が挙げられ、この技術における解像度の向上
が、半導体素子における高集積化の重要な鍵を握ってい
る。
細加工技術として、フォトリソグラフィ(photolithogra
phy)技術が挙げられ、この技術における解像度の向上
が、半導体素子における高集積化の重要な鍵を握ってい
る。
【０００３】このような、フォトリソグラフィ工程は、
周知のように、フォトレジスト(photo resist)パター
ンを形成する工程であり、これにより形成したフォトレ
ジストパターンは、例えばエッチングマスクとしてエッ
チング工程で用いられる。この場合、被エッチング層の
非パターン領域が選択的にエッチングされるので、所望
の形態の微細パターン、例えば、コンタクトホール、ビ
ットラインなどを形成することができる。このようなフ
ォトレジストパターンは、被エッチング層上にフォトレ
ジストを塗布する塗布工程と、用意した露光マスクを利
用してフォトレジストを露光する露光工程、及び所定の
化学溶液により、露光された領域及び露光されていない
領域のうち、いずれかの領域を除去する現像工程を介し
て形成される。
周知のように、フォトレジスト(photo resist)パター
ンを形成する工程であり、これにより形成したフォトレ
ジストパターンは、例えばエッチングマスクとしてエッ
チング工程で用いられる。この場合、被エッチング層の
非パターン領域が選択的にエッチングされるので、所望
の形態の微細パターン、例えば、コンタクトホール、ビ
ットラインなどを形成することができる。このようなフ
ォトレジストパターンは、被エッチング層上にフォトレ
ジストを塗布する塗布工程と、用意した露光マスクを利
用してフォトレジストを露光する露光工程、及び所定の
化学溶液により、露光された領域及び露光されていない
領域のうち、いずれかの領域を除去する現像工程を介し
て形成される。
【０００４】一方、フォトリソグラフィ工程により実現
できるパターンのCD(critical dimension：しきい寸
法)は前記した露光工程において、どのような波長の光
源を用いるかによって左右される。これは、露光工程を
介して実現できるフォトレジストパターンの幅によっ
て、実際のパターンのCDが決定されるためである。
できるパターンのCD(critical dimension：しきい寸
法)は前記した露光工程において、どのような波長の光
源を用いるかによって左右される。これは、露光工程を
介して実現できるフォトレジストパターンの幅によっ
て、実際のパターンのCDが決定されるためである。
【０００５】DRAM(dynamic random access memory)
を中核とする半導体メモリ素子が大量生産された頃か
ら、フォトリソグラフィの技術開発が飛躍的に進歩し
た。DRAMの集積度は、3年ごとに4倍ずつ増加してきてお
り、その他のメモリ素子も約2〜3年遅れて追従してい
る。これにより製品のデザインルールも4MビットDRAM世
代の0.8μmから4GビットDRAM世代の0.13μmまで縮小さ
れてきており、現在は非光学リソグラフィ技術が用いら
れる段階にある。
を中核とする半導体メモリ素子が大量生産された頃か
ら、フォトリソグラフィの技術開発が飛躍的に進歩し
た。DRAMの集積度は、3年ごとに4倍ずつ増加してきてお
り、その他のメモリ素子も約2〜3年遅れて追従してい
る。これにより製品のデザインルールも4MビットDRAM世
代の0.8μmから4GビットDRAM世代の0.13μmまで縮小さ
れてきており、現在は非光学リソグラフィ技術が用いら
れる段階にある。
【０００６】光学リソグラフィ技術における解像度は、
露光用光源の波長に反比例するが、「ステップ及びリピ
ート」の露光方式を採用した初期のステッパ(stepper)
において使用した光源の波長は、436nm(g線)〜365nm(i
線)であったが、現在は、248nm(KrFエキシマレーザ)波
長のDUV(deep ultra-violet：遠紫外線)を利用するス
テッパやスキャナタイプの露光装置が主として使用され
ている。
露光用光源の波長に反比例するが、「ステップ及びリピ
ート」の露光方式を採用した初期のステッパ(stepper)
において使用した光源の波長は、436nm(g線)〜365nm(i
線)であったが、現在は、248nm(KrFエキシマレーザ)波
長のDUV(deep ultra-violet：遠紫外線)を利用するス
テッパやスキャナタイプの露光装置が主として使用され
ている。
【０００７】フォトリソグラフィ技術は、その間0.6nm
以上の大きい開口数(Numerical Aperture)のレンズ等に
より、大口径ウェーハに対応する、アラインメントを高
精度化させるなどの露光装置自体での技術開発はもちろ
ん、CAR(Chemically Amplified Resist)タイプ、TLR
(Tri Layer Resist)タイプ、及びBLR(Bi-Layer Resis
t)タイプなどのフォトレジストでの材料開発、その他、
TSI(Top Surface Imaging)、ARC(Anti Reflective
Coating)、PSM(Phase Shift Mask)、OPC(Optical Pr
oximity Correction)などの様々な方面からの技術開発
により発展した。
以上の大きい開口数(Numerical Aperture)のレンズ等に
より、大口径ウェーハに対応する、アラインメントを高
精度化させるなどの露光装置自体での技術開発はもちろ
ん、CAR(Chemically Amplified Resist)タイプ、TLR
(Tri Layer Resist)タイプ、及びBLR(Bi-Layer Resis
t)タイプなどのフォトレジストでの材料開発、その他、
TSI(Top Surface Imaging)、ARC(Anti Reflective
Coating)、PSM(Phase Shift Mask)、OPC(Optical Pr
oximity Correction)などの様々な方面からの技術開発
により発展した。
【０００８】248nm波長のDUVリソグラフィ技術は、初期
の頃に処理時間が長くなる、下地材料に大きく依存して
しまうなど、多くの問題が発生したため、0.18μmデザ
インルールの製品に使用されてきた。さらに微細な0.15
μm以下のデザインルールの製品を開発するためには、1
93nm波長の遠紫外線(ArFエキシマレーザ)を使用する新
しいDUVリソグラフィ技術の開発が望まれた。しかし、
このようなDUVリソグラフィで、解像度を高めるための
様々な技術を組み合わせたとしても、0.1μmデザインル
ール以下のパターンは不可能であるため、新しい光源を
使用するフォトリソグラフィ技術の開発が活発に進めら
れている。
の頃に処理時間が長くなる、下地材料に大きく依存して
しまうなど、多くの問題が発生したため、0.18μmデザ
インルールの製品に使用されてきた。さらに微細な0.15
μm以下のデザインルールの製品を開発するためには、1
93nm波長の遠紫外線(ArFエキシマレーザ)を使用する新
しいDUVリソグラフィ技術の開発が望まれた。しかし、
このようなDUVリソグラフィで、解像度を高めるための
様々な技術を組み合わせたとしても、0.1μmデザインル
ール以下のパターンは不可能であるため、新しい光源を
使用するフォトリソグラフィ技術の開発が活発に進めら
れている。
【０００９】現在、最も進んだ技術として電子ビームや
X線を光源とする露光装置が開発されており、その他に
も、弱いX線を光源とする超遠紫外線EUV(Extreme Ultr
aviolet)技術が開発されている。
X線を光源とする露光装置が開発されており、その他に
も、弱いX線を光源とする超遠紫外線EUV(Extreme Ultr
aviolet)技術が開発されている。
【００１０】初期の露光装置は、密着露光(コンタクト
露光)装置であり、ウェーハ上に直接マスクを当てて目
で合わせた後、露光する方式であった。この技術がさら
に発展して、マスクと基板との間に小さな隙間を設けて
露光する方式となり、これにより解像度を高めることが
できたが、この場合、隙間の大きさによって軟接触(ソ
フトコンタクト)や硬接触(ハードコンタクト)(10μm未
満程度)などの近接プリンタを用いて露光しなければな
らない。
露光)装置であり、ウェーハ上に直接マスクを当てて目
で合わせた後、露光する方式であった。この技術がさら
に発展して、マスクと基板との間に小さな隙間を設けて
露光する方式となり、これにより解像度を高めることが
できたが、この場合、隙間の大きさによって軟接触(ソ
フトコンタクト)や硬接触(ハードコンタクト)(10μm未
満程度)などの近接プリンタを用いて露光しなければな
らない。
【００１１】最近ではKrFレーザ(λ=248nm)を光源とす
る露光装置、それに対応したレジスト、その他の関連技
術が開発され、これによって、0.15μmルール以下のパ
ターンも可能になった。
る露光装置、それに対応したレジスト、その他の関連技
術が開発され、これによって、0.15μmルール以下のパ
ターンも可能になった。
【００１２】現在は、ArFレーザ(λ=193nm)を利用し
て、0.11μm〜0.07μmルールまでの微細パターンを目標
として開発が進められている。DUVリソグラフィ法は、i
線に対する解像度及びDOF(Depth Of Focus)などの性
能面において優れているが、工程制御が容易ではない。
工程制御を困難にする原因は、短い波長による光学的な
原因と、化学増幅型フォトレジストの使用による化学的
な原因とに区分できる。波長が短くなれば、定在波効果
によるCD(critical dimension)変動現象や、界面での
位相差に起因する反射光による過感光の現象が著しくな
る。CD変動現象とは、入射光と反射光の干渉の度合がレ
ジストの微小な厚さの差、または下地フィルムの厚さの
差によって変わることにより、結果的に線の幅が周期的
に変動する現象をいう。
て、0.11μm〜0.07μmルールまでの微細パターンを目標
として開発が進められている。DUVリソグラフィ法は、i
線に対する解像度及びDOF(Depth Of Focus)などの性
能面において優れているが、工程制御が容易ではない。
工程制御を困難にする原因は、短い波長による光学的な
原因と、化学増幅型フォトレジストの使用による化学的
な原因とに区分できる。波長が短くなれば、定在波効果
によるCD(critical dimension)変動現象や、界面での
位相差に起因する反射光による過感光の現象が著しくな
る。CD変動現象とは、入射光と反射光の干渉の度合がレ
ジストの微小な厚さの差、または下地フィルムの厚さの
差によって変わることにより、結果的に線の幅が周期的
に変動する現象をいう。
【００１３】前記DUV工程では、感度向上のために化学
増幅型レジストを用いざるを得ないが、その反応メカニ
ズムと関連してPED(Post Exposure Delay)安定性、下
地依存性などの問題点が発生するが、ArF露光技術の核
心課題の一つは、ArF用レジストの開発である。このArF
用フォトレジスト材料には、ベンゼン環を使用できない
ため、その開発は容易ではない。ベンゼン環は、ドライ
エッチング耐性を確保するため、i線及びKrF用フォトレ
ジストに用いられた。例えば、常用化されているCOMA(C
ycloOlefin-maleic Anhydride：シクロオレフィン無水
マレイン酸)、またはアクリラート(Acrylate)系統のポ
リマー形態、またはこれらの混合形態のレジストは、ベ
ンゼン構造である。
増幅型レジストを用いざるを得ないが、その反応メカニ
ズムと関連してPED(Post Exposure Delay)安定性、下
地依存性などの問題点が発生するが、ArF露光技術の核
心課題の一つは、ArF用レジストの開発である。このArF
用フォトレジスト材料には、ベンゼン環を使用できない
ため、その開発は容易ではない。ベンゼン環は、ドライ
エッチング耐性を確保するため、i線及びKrF用フォトレ
ジストに用いられた。例えば、常用化されているCOMA(C
ycloOlefin-maleic Anhydride：シクロオレフィン無水
マレイン酸)、またはアクリラート(Acrylate)系統のポ
リマー形態、またはこれらの混合形態のレジストは、ベ
ンゼン構造である。
【００１４】しかし、ArF用フォトレジストにベンゼン
環を用いる場合、ArFレーザの波長領域である193nmで吸
光係数が大きいため、透明度が低下してレジスト下部ま
で露光ができないという問題が発生する。このため、ベ
ンゼン環を具備せずにドライエッチング耐性を確保する
ことができ、接着力が良く、2.38%TMAHに現像され得る
材料の研究が進められている。これに関し、現在まで
に、様々な国の多くの企業及び研究所により研究成果が
発表されている。しかし、このようなArF用フォトレジ
ストは、ベンゼン環を具備しないため、以下のようにド
ライエッチング耐性に問題がある。
環を用いる場合、ArFレーザの波長領域である193nmで吸
光係数が大きいため、透明度が低下してレジスト下部ま
で露光ができないという問題が発生する。このため、ベ
ンゼン環を具備せずにドライエッチング耐性を確保する
ことができ、接着力が良く、2.38%TMAHに現像され得る
材料の研究が進められている。これに関し、現在まで
に、様々な国の多くの企業及び研究所により研究成果が
発表されている。しかし、このようなArF用フォトレジ
ストは、ベンゼン環を具備しないため、以下のようにド
ライエッチング耐性に問題がある。
【００１５】図1は、前述したような従来の技術に係るA
rF用フォトレジストを用いて、ランディングプラグコン
タクトホールを形成するセルフアラインコンタクト(sel
f-aligned contact:ＳＡＣ)エッチング工程において発
生した、パターン変形及びコンタクト欠陥を有する素子
の構造を示す断面図である。
rF用フォトレジストを用いて、ランディングプラグコン
タクトホールを形成するセルフアラインコンタクト(sel
f-aligned contact:ＳＡＣ)エッチング工程において発
生した、パターン変形及びコンタクト欠陥を有する素子
の構造を示す断面図である。
【００１６】図1を参照すれば、基板10上に隣接する複
数のゲート電極11が形成されており、その上部には窒化
膜系列のハードマスク12が積層されており、そのプロフ
ァイルに沿って窒化膜系列のスペーサ用絶縁膜13が形成
されており、スペーサ用絶縁膜13上に形成された層間絶
縁膜14がＳＡＣエッチング工程によりエッチングされ、
隣り合うゲート電極11の間がオープンされている。
数のゲート電極11が形成されており、その上部には窒化
膜系列のハードマスク12が積層されており、そのプロフ
ァイルに沿って窒化膜系列のスペーサ用絶縁膜13が形成
されており、スペーサ用絶縁膜13上に形成された層間絶
縁膜14がＳＡＣエッチング工程によりエッチングされ、
隣り合うゲート電極11の間がオープンされている。
【００１７】このＳＡＣエッチング工程ではフッ素系列
のエッチングガスを用いるが、層間絶縁膜14上面に形成
されたフォトレジストパターン（図示せず）の耐性が弱
いため、このとき図1に示す「A」のように層間絶縁膜14
上面にパターン変形が発生する。
のエッチングガスを用いるが、層間絶縁膜14上面に形成
されたフォトレジストパターン（図示せず）の耐性が弱
いため、このとき図1に示す「A」のように層間絶縁膜14
上面にパターン変形が発生する。
【００１８】また、コンタクトホール形成時の欠陥を防
止するために、オーバエッチングを進行する過程でアラ
イメントエラーが存在すると、図示された「B」のよう
に、ゲート電極11やハードマスク12が損なわれてしま
い、素子の電気的特性が劣化する。また、アライメント
エラーが存在しない場合でも、図示された「C」のよう
に、コンタクトホールの幅が小さくなってしまい、コン
タクト抵抗が増加することになる。
止するために、オーバエッチングを進行する過程でアラ
イメントエラーが存在すると、図示された「B」のよう
に、ゲート電極11やハードマスク12が損なわれてしま
い、素子の電気的特性が劣化する。また、アライメント
エラーが存在しない場合でも、図示された「C」のよう
に、コンタクトホールの幅が小さくなってしまい、コン
タクト抵抗が増加することになる。
【００１９】また、図示しないが、ArF露光用光源を用
いたリソグラフィを介してランディングプラグコンタク
ト(landing plug contact：LPC)などを形成する工程
で、縞模様状のパターン変形が発生したり、ＳＡＣエッ
チング途中にフォトレジストが固まっ(Clusterが生じ)
たり、塑性変形(Plastic deformation)したりする現象
や、コンタクトホールエッチング中にフォトレジストの
耐性が弱いためフォトレジストが一方に片寄る現象が発
生する。
いたリソグラフィを介してランディングプラグコンタク
ト(landing plug contact：LPC)などを形成する工程
で、縞模様状のパターン変形が発生したり、ＳＡＣエッ
チング途中にフォトレジストが固まっ(Clusterが生じ)
たり、塑性変形(Plastic deformation)したりする現象
や、コンタクトホールエッチング中にフォトレジストの
耐性が弱いためフォトレジストが一方に片寄る現象が発
生する。
【００２０】したがって、ArF用フォトレジストの弱い
耐性やフッ素系気体における弱い物性的特性を補完する
ことが重要な課題となっている。
耐性やフッ素系気体における弱い物性的特性を補完する
ことが重要な課題となっている。
【００２１】
【発明が解決しようとする課題】本発明は、上記のよう
な従来の技術が有する問題点を解決しようとするもので
あって、ArF用フォトレジストパターンの変形を抑え、
より狭いパターン形成を可能にする半導体素子の微細パ
ターン形成方法を提供することを目的とする。
な従来の技術が有する問題点を解決しようとするもので
あって、ArF用フォトレジストパターンの変形を抑え、
より狭いパターン形成を可能にする半導体素子の微細パ
ターン形成方法を提供することを目的とする。
【００２２】
【発明を解決するための手段】上記課題を達成するた
め、本発明による半導体素子の微細パターン形成方法
は、半導体基板を提供する第1ステップと、前記半導体
基板上に微細パターンが形成される被エッチング層と反
射防止膜を順に形成し、該反射防止膜上にフォトレジス
トを塗布した後、フッ化アルゴン露光用光源を用いたフ
ォトリソグラフィ工程を実施してフォトレジストパター
ンを形成する第2ステップと、基板温度を第1温度状態に
保持し、フッ素系ガスとアルゴンガスとを用いて、前記
フォトレジストパターンをエッチングマスクにして前記
反射防止膜と前記被エッチング層のエッチング予定領域
の一部とをエッチングする第3ステップと、前記基板温
度を前記第1温度より高い第2温度状態に保持し、フッ素
系ガスとアルゴンガスを用いて、前記被エッチング層の
エッチング予定領域の残りの部分をエッチングする第4
ステップと、前記反射防止膜と前記フォトレジスタパタ
ーンを除去することによって前記微細パターンを形成す
る第5ステップとを含むことを特徴としている。
め、本発明による半導体素子の微細パターン形成方法
は、半導体基板を提供する第1ステップと、前記半導体
基板上に微細パターンが形成される被エッチング層と反
射防止膜を順に形成し、該反射防止膜上にフォトレジス
トを塗布した後、フッ化アルゴン露光用光源を用いたフ
ォトリソグラフィ工程を実施してフォトレジストパター
ンを形成する第2ステップと、基板温度を第1温度状態に
保持し、フッ素系ガスとアルゴンガスとを用いて、前記
フォトレジストパターンをエッチングマスクにして前記
反射防止膜と前記被エッチング層のエッチング予定領域
の一部とをエッチングする第3ステップと、前記基板温
度を前記第1温度より高い第2温度状態に保持し、フッ素
系ガスとアルゴンガスを用いて、前記被エッチング層の
エッチング予定領域の残りの部分をエッチングする第4
ステップと、前記反射防止膜と前記フォトレジスタパタ
ーンを除去することによって前記微細パターンを形成す
る第5ステップとを含むことを特徴としている。
【００２３】また、前記第1温度は、約-40℃〜約10℃の
範囲にすることが望ましい。
範囲にすることが望ましい。
【００２４】また、前記第2温度は、約20℃〜約100℃の
範囲にすることが望ましい。
範囲にすることが望ましい。
【００２５】また、前記第4工程は、前記フォトレジス
タパターンをエッチングマスクに用いて前記エッチング
予定領域の残りの部分のうちの一部をエッチングし、多
量のポリマーを生成させて前記フォトレジストパターン
表面に堆積させる第6工程と、前記フォトレジストパタ
ーンと前記ポリマーをエッチングマスクにして前記エッ
チング予定領域の残りの部分を全部エッチングする第7
工程とを含むことが望ましい。
タパターンをエッチングマスクに用いて前記エッチング
予定領域の残りの部分のうちの一部をエッチングし、多
量のポリマーを生成させて前記フォトレジストパターン
表面に堆積させる第6工程と、前記フォトレジストパタ
ーンと前記ポリマーをエッチングマスクにして前記エッ
チング予定領域の残りの部分を全部エッチングする第7
工程とを含むことが望ましい。
【００２６】また、前記フォトレジストは、COMA(Cyclo
-Olefin-Maleic Anhydride)、またはアクリラート(acr
ylate)系のポリマー形態、またはこれらの混合形態であ
ることが望ましい。
-Olefin-Maleic Anhydride)、またはアクリラート(acr
ylate)系のポリマー形態、またはこれらの混合形態であ
ることが望ましい。
【００２７】また、前記第2工程の後に前記フォトレジ
ストパターンを硬化させる工程をさらに含むことが望ま
しい。
ストパターンを硬化させる工程をさらに含むことが望ま
しい。
【００２８】また、前記フォトレジストパターン硬化工
程は、電子ビーム照射、またはアルゴン(Ar)イオン注入
工程の中いずれか一つを利用することが望ましい。
程は、電子ビーム照射、またはアルゴン(Ar)イオン注入
工程の中いずれか一つを利用することが望ましい。
【００２９】また、前記第3工程は、ArガスとCxFyガス
(x及びyは1〜10)との混合ガスをエッチングガスに使用
することが望ましい。
(x及びyは1〜10)との混合ガスをエッチングガスに使用
することが望ましい。
【００３０】また、約-40℃〜約10℃の基板温度範囲に
おいて約50〜約500sccmの流量のArガス、約50〜約200sc
cmの流量のCxFyガス、約10〜約50sccmの流量の酸素ガ
ス、及び約10〜約50sccmの流量のCOガスを使用して前記
第3工程を行うことが望ましい。
おいて約50〜約500sccmの流量のArガス、約50〜約200sc
cmの流量のCxFyガス、約10〜約50sccmの流量の酸素ガ
ス、及び約10〜約50sccmの流量のCOガスを使用して前記
第3工程を行うことが望ましい。
【００３１】また、前記第3工程は、約-40℃〜約10℃の
基板温度範囲において約50〜約200sccmの流量のCxFyガ
スと約1〜約10sccmの流量の酸素ガスとを使用して行う
エッチング工程をさらに含むことが望ましい。
基板温度範囲において約50〜約200sccmの流量のCxFyガ
スと約1〜約10sccmの流量の酸素ガスとを使用して行う
エッチング工程をさらに含むことが望ましい。
【００３２】また、前記第3工程は、約10の基板温度に
おいて約150sccmの流量のArガス、約80sccmの流量のCF4
ガス、約20sccmの流量の酸素ガス、及び約20sccmの流量
のCOガスを使用するエッチング工程と、約100sccmの流
量のCF4ガスと約3sccmの流量の酸素ガスとを使用するエ
ッチング工程を連続的に行うことが望ましい。
おいて約150sccmの流量のArガス、約80sccmの流量のCF4
ガス、約20sccmの流量の酸素ガス、及び約20sccmの流量
のCOガスを使用するエッチング工程と、約100sccmの流
量のCF4ガスと約3sccmの流量の酸素ガスとを使用するエ
ッチング工程を連続的に行うことが望ましい。
【００３３】また、前記第6工程は、Arガス、CxFyガス
及びCxFyHzガス(x、y及びzは1〜10)の混合ガスをエッチ
ングガスに使用することが望ましい。
及びCxFyHzガス(x、y及びzは1〜10)の混合ガスをエッチ
ングガスに使用することが望ましい。
【００３４】また、約20℃〜約100℃の基板温度範囲に
おいて約100〜約1000sccmの流量のArガス、約5〜約100s
ccmの流量のCxFyガス、約2〜約20sccmの流量の酸素ガ
ス、及び約2〜約20sccmの流量のCxHyFzガスを使用して
前記第6工程を行うことが望ましい。
おいて約100〜約1000sccmの流量のArガス、約5〜約100s
ccmの流量のCxFyガス、約2〜約20sccmの流量の酸素ガ
ス、及び約2〜約20sccmの流量のCxHyFzガスを使用して
前記第6工程を行うことが望ましい。
【００３５】また、約40℃の基板温度において約400scc
mの流量のArガス、約10sccmの流量のC4F6ガス、及び約4
sccmの流量の酸素ガス及び約3sccmの流量のCH2F2ガスを
使用して前記第6工程を行うことが望ましい。
mの流量のArガス、約10sccmの流量のC4F6ガス、及び約4
sccmの流量の酸素ガス及び約3sccmの流量のCH2F2ガスを
使用して前記第6工程を行うことが望ましい。
【００３６】また、約20℃〜約100℃の基板温度範囲に
おいて、約100〜約1000sccmの流量のArガス、約5〜約10
0sccmの流量のCxFyガス(x及びyは1〜10)、及び約2〜約2
0sccmの流量の酸素ガスを使用して前記第7工程を行うこ
とが望ましい。
おいて、約100〜約1000sccmの流量のArガス、約5〜約10
0sccmの流量のCxFyガス(x及びyは1〜10)、及び約2〜約2
0sccmの流量の酸素ガスを使用して前記第7工程を行うこ
とが望ましい。
【００３７】また、約40℃の基板温度において約400scc
mの流量のArガス、約10sccmの流量のC4F6ガス、及び約4
sccmの流量の酸素ガスを使用して前記第7工程を行うこ
とが望ましい。
mの流量のArガス、約10sccmの流量のC4F6ガス、及び約4
sccmの流量の酸素ガスを使用して前記第7工程を行うこ
とが望ましい。
【００３８】また、単一チャンバ内において前記第3及
び第4工程を行うことが望ましい。
び第4工程を行うことが望ましい。
【００３９】また、それぞれ異なるチャンバ内において
前記第3及び第4工程を行うことが望ましい。
前記第3及び第4工程を行うことが望ましい。
【００４０】また、前記微細パターンは、I型の孤立し
た形態のバーパターン、T型のパターン及びホール形態
のパターンを含むことが望ましい。
た形態のバーパターン、T型のパターン及びホール形態
のパターンを含むことが望ましい。
【００４１】
【発明の実施の形態】以下、本発明の好ましい実施の形
態について、添附の図面を参照しながら詳細に説明す
る。
態について、添附の図面を参照しながら詳細に説明す
る。
【００４２】本発明は、パターン変形の主な要因である
温度が、特に、1次エッチングステップである反射防止
膜エッチングステップでは低温となり、２次エッチング
ステップである被エッチング層エッチングステップでは
相対的に高温となるように制御することを特徴としてお
り、これによって、フォトレジストパターンの変形を抑
えることができるものである。このように制御するの
は、パターンの変形が、上記二つのエッチングステップ
のうち、特に反射防止膜をエッチングする1次エッチン
グステップにおいて、温度の影響を相対的に大きく受け
るためである。
温度が、特に、1次エッチングステップである反射防止
膜エッチングステップでは低温となり、２次エッチング
ステップである被エッチング層エッチングステップでは
相対的に高温となるように制御することを特徴としてお
り、これによって、フォトレジストパターンの変形を抑
えることができるものである。このように制御するの
は、パターンの変形が、上記二つのエッチングステップ
のうち、特に反射防止膜をエッチングする1次エッチン
グステップにおいて、温度の影響を相対的に大きく受け
るためである。
【００４３】図2A〜図2Eは、本発明の実施の形態におい
て、ArF用フォトレジストを用いたランディングプラグ
コンタクトホールの一形成工程における素子の構造を示
した断面図である。
て、ArF用フォトレジストを用いたランディングプラグ
コンタクトホールの一形成工程における素子の構造を示
した断面図である。
【００４４】まず図2Aに示すように、半導体素子を形成
するための種々の構成要素が形成された基板20の上に、
ポリシリコンとタングステンシリサイド、またはタング
ステンなどで積層された複数の導電パターン、例えば、
ゲート電極21を形成する。
するための種々の構成要素が形成された基板20の上に、
ポリシリコンとタングステンシリサイド、またはタング
ステンなどで積層された複数の導電パターン、例えば、
ゲート電極21を形成する。
【００４５】すなわち、基板20とゲート電極21の接触界
面にゲート絶縁膜(図示せず)を形成し、該ゲート絶縁膜
上に形成したゲート電極21上に後続のランディングプラ
グコンタクトホールの形成のためのセルフアラインコン
タクト(ＳＡＣ)エッチングなどによるゲート電極21の損
失を防止するための窒化膜などのハードマスク22を形成
する。
面にゲート絶縁膜(図示せず)を形成し、該ゲート絶縁膜
上に形成したゲート電極21上に後続のランディングプラ
グコンタクトホールの形成のためのセルフアラインコン
タクト(ＳＡＣ)エッチングなどによるゲート電極21の損
失を防止するための窒化膜などのハードマスク22を形成
する。
【００４６】次いで、ゲート電極21が形成された全体プ
ロファイルに沿って窒化膜などのスペーサ用絶縁膜23を
蒸着した後、形成した構造全体を覆うように例えば、AP
L(advanced planarization layer)酸化膜、BPSG(boro
phospho silicate glass)、SOG(spin-on glass)、
HDP(high density plasma)酸化膜または窒化膜などの
層間絶縁膜24を形成する。
ロファイルに沿って窒化膜などのスペーサ用絶縁膜23を
蒸着した後、形成した構造全体を覆うように例えば、AP
L(advanced planarization layer)酸化膜、BPSG(boro
phospho silicate glass)、SOG(spin-on glass)、
HDP(high density plasma)酸化膜または窒化膜などの
層間絶縁膜24を形成する。
【００４７】次いで、層間絶縁膜24上に有機系列の反射
防止膜(organic anti-reflectivecoating)または窒化
膜系列の反射防止膜25を100〜2000Åの厚さに形成す
る。そして、反射防止膜25上にArF用フォトレジストを
塗布した後、ArF露光用光源を利用したフォトリソグラ
フィ工程を介してフォトレジストパターン26を形成す
る。
防止膜(organic anti-reflectivecoating)または窒化
膜系列の反射防止膜25を100〜2000Åの厚さに形成す
る。そして、反射防止膜25上にArF用フォトレジストを
塗布した後、ArF露光用光源を利用したフォトリソグラ
フィ工程を介してフォトレジストパターン26を形成す
る。
【００４８】具体的には、反射防止膜25上にCOMAまたは
アクリラートなどのArF用フォトレジストを所定の厚
さ、例えば、500〜6000Åになるように塗布した後、ArF
露光用光源(図示せず)と所定のレチクル(図示せず)を用
いてフォトレジストの所定部分を選択的に露光し、露光
工程により露光された領域及び露光されていない領域の
うち、いずれかの領域を現像工程を介して除去する。そ
の後、後続する洗浄工程などを通じてフォトリソグラフ
ィ残余物などを除去する。このようにしてフォトレジス
トパターン26を形成する。
アクリラートなどのArF用フォトレジストを所定の厚
さ、例えば、500〜6000Åになるように塗布した後、ArF
露光用光源(図示せず)と所定のレチクル(図示せず)を用
いてフォトレジストの所定部分を選択的に露光し、露光
工程により露光された領域及び露光されていない領域の
うち、いずれかの領域を現像工程を介して除去する。そ
の後、後続する洗浄工程などを通じてフォトリソグラフ
ィ残余物などを除去する。このようにしてフォトレジス
トパターン26を形成する。
【００４９】この場合、エッチングに対するフォトレジ
ストパターン26の耐性を強化させるために、電子ビーム
(electron beam)照射またはArイオン注入(ion implan
tation)などの工程を追加することができる。
ストパターン26の耐性を強化させるために、電子ビーム
(electron beam)照射またはArイオン注入(ion implan
tation)などの工程を追加することができる。
【００５０】前記工程ではArF用フォトレジストとしてC
OMAまたはアクリラートを用いたが、本発明の別の実施
の形態によれば、ArF露光用光源に反応する別の種類の
フォトレジストを使用することもできる。
OMAまたはアクリラートを用いたが、本発明の別の実施
の形態によれば、ArF露光用光源に反応する別の種類の
フォトレジストを使用することもできる。
【００５１】次に、図2Bに示すように、基板20の温度
を、ポリマーが生成されないように、適切な温度、例え
ば-40〜-10℃に保持し、反射防止膜25及び層間絶縁膜24
の一部を選択的にエッチングする。このようにして、コ
ンタクト形成予定領域を画定する。
を、ポリマーが生成されないように、適切な温度、例え
ば-40〜-10℃に保持し、反射防止膜25及び層間絶縁膜24
の一部を選択的にエッチングする。このようにして、コ
ンタクト形成予定領域を画定する。
【００５２】この場合、CxFyガス(x、yは1〜10)、Arガ
スなどを主エッチングガスとして用いて、前述した低温
の温度範囲においてプラズマエッチングを行うので、ポ
リマーが生成されない。そのためエッチング後の断面
は、図示のように角のはっきり垂直プロファイル27を有
することになる。
スなどを主エッチングガスとして用いて、前述した低温
の温度範囲においてプラズマエッチングを行うので、ポ
リマーが生成されない。そのためエッチング後の断面
は、図示のように角のはっきり垂直プロファイル27を有
することになる。
【００５３】上記のように層間絶縁膜24の一部をエッチ
ングする際、エッチングする深さは、ハードマスク22上
（ハードマスク22のない別の実施の形態ではゲート電極
21上）に形成された層間絶縁膜24の厚さの1/2以下程度
までとなるようにすることが望ましい。
ングする際、エッチングする深さは、ハードマスク22上
（ハードマスク22のない別の実施の形態ではゲート電極
21上）に形成された層間絶縁膜24の厚さの1/2以下程度
までとなるようにすることが望ましい。
【００５４】本発明の具体的な実施の形態によれば、前
記エッチング工程は、前記低温状態において、10〜100m
Torrの圧力及び200〜500Wの電力で、50〜500sccmの流量
のArガス、50〜200sccmの流量のCF4ガス、10〜50sccmの
流量のO2ガス、及び10〜50sccmの流量のCOガスを加える
工程と、同じ圧力及び電力条件下で、50〜200sccmの流
量のCF4ガスと1〜10sccmの流量のO2ガスを加える工程と
を単独または連続的に行うとよい。
記エッチング工程は、前記低温状態において、10〜100m
Torrの圧力及び200〜500Wの電力で、50〜500sccmの流量
のArガス、50〜200sccmの流量のCF4ガス、10〜50sccmの
流量のO2ガス、及び10〜50sccmの流量のCOガスを加える
工程と、同じ圧力及び電力条件下で、50〜200sccmの流
量のCF4ガスと1〜10sccmの流量のO2ガスを加える工程と
を単独または連続的に行うとよい。
【００５５】好ましくは、10℃の温度において50mTorr
の圧力及び300Wの電力で、150sccmの流量のArガス、80s
ccmの流量のCF4ガス、20sccmの流量のO2ガス、及び20sc
cmの流量のCOガスを添加するエッチング工程と、同じ温
度において25mTorrの圧力及び500Wの電力で、100sccmの
流量のCF4ガス、及び3sccmの流量のO2ガスを添加するエ
ッチング工程とを連続的に行うとよい。
の圧力及び300Wの電力で、150sccmの流量のArガス、80s
ccmの流量のCF4ガス、20sccmの流量のO2ガス、及び20sc
cmの流量のCOガスを添加するエッチング工程と、同じ温
度において25mTorrの圧力及び500Wの電力で、100sccmの
流量のCF4ガス、及び3sccmの流量のO2ガスを添加するエ
ッチング工程とを連続的に行うとよい。
【００５６】次に、図2Cに示すように、基板20の温度を
20℃〜100℃の高温に保持した状態で、フォトレジスト
パターン26とその下部層をエッチングマスクにして層間
絶縁膜24をハードマスク22上部までエッチングする。こ
のとき、多量のポリマー28を発生させてフォトレジスト
パターン26周辺に堆積させる。
20℃〜100℃の高温に保持した状態で、フォトレジスト
パターン26とその下部層をエッチングマスクにして層間
絶縁膜24をハードマスク22上部までエッチングする。こ
のとき、多量のポリマー28を発生させてフォトレジスト
パターン26周辺に堆積させる。
【００５７】この場合、前述した高温の温度条件下で、
ArガスとCxFyガス(x、y=1〜10)に、ポリマー形成が容易
なCxFyHzガス(x、y、z=1〜10)、例えば、CH3Fガス、CHF
3ガスまたはCH2F2ガスを混合したガスを主エッチングガ
スに利用し、ここにO2ガスをさらに加えることによって
ポリマー28の生成が活発になるようにする。
ArガスとCxFyガス(x、y=1〜10)に、ポリマー形成が容易
なCxFyHzガス(x、y、z=1〜10)、例えば、CH3Fガス、CHF
3ガスまたはCH2F2ガスを混合したガスを主エッチングガ
スに利用し、ここにO2ガスをさらに加えることによって
ポリマー28の生成が活発になるようにする。
【００５８】前記エッチング工程の結果、コンタクト形
成予定領域に開口部29が形成される。
成予定領域に開口部29が形成される。
【００５９】本発明の具体的な実施の形態によれば、こ
のエッチング工程は上記の高温状態において20〜200mTo
rr圧力及び800〜1500Wの電力で、100〜1000sccmの流量
のArガス、5〜100sccmの流量のC4F6ガス、2〜20sccmの
流量のO2ガス、及び2〜20sccmの流量のCH2F2ガスを添加
して行うとよい。
のエッチング工程は上記の高温状態において20〜200mTo
rr圧力及び800〜1500Wの電力で、100〜1000sccmの流量
のArガス、5〜100sccmの流量のC4F6ガス、2〜20sccmの
流量のO2ガス、及び2〜20sccmの流量のCH2F2ガスを添加
して行うとよい。
【００６０】好ましくは、40℃の温度において、70mTor
rの圧力及び900Wの電力で、400sccmの流量のArガス、10
sccmの流量のC4F6ガス、4sccmの流量のO2ガス、及び3sc
cmの流量のCH2F2ガスを加えて上記エッチング工程を行
うとよい。
rの圧力及び900Wの電力で、400sccmの流量のArガス、10
sccmの流量のC4F6ガス、4sccmの流量のO2ガス、及び3sc
cmの流量のCH2F2ガスを加えて上記エッチング工程を行
うとよい。
【００６１】次に、図2Dに示すように、前記基板温度を
20℃〜100℃に保持し、フォトレジストパターン26及び
ポリマー28をエッチングマスクにして、コンタクトホー
ル形成予定領域に位置した層間絶縁膜24'をエッチング
してコンタクトホール30を形成する。この場合、CxFyガ
スとArガスとを主エッチングガスに利用し、さらにエッ
チング工程の再現性向上のため、O2ガスを加えて使用す
ることが好ましい。
20℃〜100℃に保持し、フォトレジストパターン26及び
ポリマー28をエッチングマスクにして、コンタクトホー
ル形成予定領域に位置した層間絶縁膜24'をエッチング
してコンタクトホール30を形成する。この場合、CxFyガ
スとArガスとを主エッチングガスに利用し、さらにエッ
チング工程の再現性向上のため、O2ガスを加えて使用す
ることが好ましい。
【００６２】本発明の具体的な実施の形態によれば、こ
のエッチング工程は、前記基板温度を上記のように保持
し、20〜200mTorrの圧力及び800〜1500Wの電力で、100
〜1000sccmの流量のArガス、5〜100sccmの流量のC4F6ガ
ス、及び2〜20sccmの流量のO2ガスを加えて行うとよ
い。
のエッチング工程は、前記基板温度を上記のように保持
し、20〜200mTorrの圧力及び800〜1500Wの電力で、100
〜1000sccmの流量のArガス、5〜100sccmの流量のC4F6ガ
ス、及び2〜20sccmの流量のO2ガスを加えて行うとよ
い。
【００６３】好ましくは、40℃の温度において、70mTor
rの圧力及び900Wの電力で、400sccmの流量のArガス、10
sccmの流量のC4F6ガス、及び4sccmの流量のO2ガスを添
加して上記エッチング工程を行うとよい。
rの圧力及び900Wの電力で、400sccmの流量のArガス、10
sccmの流量のC4F6ガス、及び4sccmの流量のO2ガスを添
加して上記エッチング工程を行うとよい。
【００６４】次に、図2Eに示すように、通常の半導体素
子製造工程で用いられる除去工程を通じて、コンタクト
ホール底面の窒化膜23を除去し、洗浄工程を通じてコン
タクトホール形成工程を完了する。
子製造工程で用いられる除去工程を通じて、コンタクト
ホール底面の窒化膜23を除去し、洗浄工程を通じてコン
タクトホール形成工程を完了する。
【００６５】前記基板温度を異にする各エッチングステ
ップは、独立した単一チャンバ(chamber)内において単
独で行うことができるが、マルチチャンバを構成するそ
れぞれ異なるチャンバ内において行うこともできる。
ップは、独立した単一チャンバ(chamber)内において単
独で行うことができるが、マルチチャンバを構成するそ
れぞれ異なるチャンバ内において行うこともできる。
【００６６】本発明が適用可能な微細パターンとして
は、I型の孤立した形態のバーパターン、T型のパターン
及びホール形態のパターンなど、種々のパターンが含ま
れる。
は、I型の孤立した形態のバーパターン、T型のパターン
及びホール形態のパターンなど、種々のパターンが含ま
れる。
【００６７】前記実施の形態ではランディングプラグ形
成のためのＳＡＣエッチング工程についてのみ説明した
が、本発明は微細なパターンを必要とするビットライン
コンタクト、ビットライン、金属配線エッチング、ゲー
トエッチング工程を含む様々なエッチング工程にも適用
することができる。
成のためのＳＡＣエッチング工程についてのみ説明した
が、本発明は微細なパターンを必要とするビットライン
コンタクト、ビットライン、金属配線エッチング、ゲー
トエッチング工程を含む様々なエッチング工程にも適用
することができる。
【００６８】なお、本発明は上記の実施の形態に限られ
るものではない。本発明の趣旨から逸脱しない範囲内で
多様に変更実施することが可能であり、そのような実施
の形態も本発明の技術的範囲に属する。
るものではない。本発明の趣旨から逸脱しない範囲内で
多様に変更実施することが可能であり、そのような実施
の形態も本発明の技術的範囲に属する。
【００６９】
【発明の効果】上述したように、本発明によれば、微細
パターンの形成工程において、エッチングステップを複
数のステップに分けて、各エッチングステップの温度と
エッチング気体の流量を適切に調節することにより、ポ
リマーを発生させて、フォトレジストパターン周辺をポ
リマーで覆うようにすることができる。これにより、後
続するエッチング時にフォトレジストパターンが変形さ
れてしまうのを抑え、またその下部層が損なわれてしま
うのを防ぐことができる。その結果、所望の形態の微細
なパターンを形成することができる。
パターンの形成工程において、エッチングステップを複
数のステップに分けて、各エッチングステップの温度と
エッチング気体の流量を適切に調節することにより、ポ
リマーを発生させて、フォトレジストパターン周辺をポ
リマーで覆うようにすることができる。これにより、後
続するエッチング時にフォトレジストパターンが変形さ
れてしまうのを抑え、またその下部層が損なわれてしま
うのを防ぐことができる。その結果、所望の形態の微細
なパターンを形成することができる。
【図1】 従来の技術に係るArFフォトレジストを用い
て、ランディングプラグコンタクトホールを形成するセ
ルフアラインコンタクトエッチング工程において発生し
た、パターン変形及びコンタクト欠陥を有する素子の構
造を示す断面図である。
て、ランディングプラグコンタクトホールを形成するセ
ルフアラインコンタクトエッチング工程において発生し
た、パターン変形及びコンタクト欠陥を有する素子の構
造を示す断面図である。
【図2A】 本発明の一実施の形態において、ArF用フォ
トレジストを用いたランディングプラグコンタクトホー
ルの一形成工程における素子の構造を示す断面図であ
る。
トレジストを用いたランディングプラグコンタクトホー
ルの一形成工程における素子の構造を示す断面図であ
る。
【図2B】 本発明の一実施の形態において、ArF用フォ
トレジストを用いたランディングプラグコンタクトホー
ルの一形成工程における素子の構造を示す断面図であ
る。
トレジストを用いたランディングプラグコンタクトホー
ルの一形成工程における素子の構造を示す断面図であ
る。
【図2C】 本発明の一実施の形態において、ArF用フォ
トレジストを用いたランディングプラグコンタクトホー
ルの一形成工程における素子の構造を示す断面図であ
る。
トレジストを用いたランディングプラグコンタクトホー
ルの一形成工程における素子の構造を示す断面図であ
る。
【図2D】 本発明の一実施の形態において、ArF用フォ
トレジストを用いたランディングプラグコンタクトホー
ルの一形成工程における素子の構造を示す断面図であ
る。
トレジストを用いたランディングプラグコンタクトホー
ルの一形成工程における素子の構造を示す断面図であ
る。
【図2E】 本発明の一実施の形態において、ArF用フォ
トレジストを用いたランディングプラグコンタクトホー
ルの一形成工程における素子の構造を示す断面図であ
る。
トレジストを用いたランディングプラグコンタクトホー
ルの一形成工程における素子の構造を示す断面図であ
る。
10、20 基板
11、21 ゲート電極
12、22 ハードマスク
13、23 スペーサ用絶縁膜
14、24 層間絶縁膜
25 反射防止膜
26 フォトレジストパターン
27 垂直プロファイル
28 ポリマー
29 開口部
30 コンタクトホール
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/30 ５１５Ａ ５Ｆ０４６
21/768 21/302 １０５Ａ
21/90 Ｃ
Ｆターム(参考） 2H025 AA09 AA14 AB08 AB16 AC04
AC08 AD01 AD03 DA34 DA40
FA30 FA41
2H096 AA24 AA25 BA01 BA09 CA06
EA05 HA24 HA30
4M104 CC01 DD08 DD16 DD17 DD19
GG09 GG10 GG14 HH14
5F004 AA16 BB25 BB26 BD03 CA02
CA04 DA00 DA01 DA02 DA03
DA15 DA16 DA23 DA26 DB03
DB07 DB23 EA22 EA28 EA30
EB01 EB03
5F033 QQ09 QQ12 QQ15 QQ21 QQ37
RR04 RR06 RR15 XX03
5F046 CA03 KA10 LA18
Claims (19)
- 【請求項1】 半導体基板を提供する第1ステップと、 前記半導体基板上に微細パターンが形成される被エッチ
ング層と反射防止膜を順に形成し、該反射防止膜上にフ
ォトレジストを塗布した後、フッ化アルゴン露光用光源
を用いたフォトリソグラフィ工程を実施してフォトレジ
ストパターンを形成する第2ステップと、 基板温度を第1温度状態に保持し、フッ素系ガスとアル
ゴンガスとを用いて、前記フォトレジストパターンをエ
ッチングマスクにして前記反射防止膜と前記被エッチン
グ層のエッチング予定領域の一部とをエッチングする第
3ステップと、 前記基板温度を前記第1温度より高い第2温度状態に保持
し、フッ素系ガスとアルゴンガスを用いて、前記被エッ
チング層のエッチング予定領域の残りの部分をエッチン
グする第4ステップと、 前記反射防止膜と前記フォトレジスタパターンを除去す
ることによって前記微細パターンを形成する第5ステッ
プとを含むことを特徴とする半導体素子の微細パターン
形成方法。 - 【請求項2】 前記第1温度は、約-40℃〜約10℃の範囲
にすることを特徴とする請求項1に記載の半導体素子の
微細パターン形成方法。 - 【請求項3】 前記第2温度は、約20℃〜約100℃の範囲
にすることを特徴とする請求項1に記載の半導体素子の
微細パターン形成方法。 - 【請求項4】 前記第4ステップは、 前記フォトレジスタパターンをエッチングマスクに用い
て前記エッチング予定領域の残りの部分のうちの一部を
エッチングし、多量のポリマーを生成させて前記フォト
レジストパターン表面に堆積させる第6工程と、 前記フォトレジストパターンと前記ポリマーをエッチン
グマスクにして前記エッチング予定領域の残りの部分を
全部エッチングする第7工程とを含むことを特徴とする
請求項1に記載の半導体素子の微細パターン形成方法。 - 【請求項5】 前記フォトレジストは、COMA(Cyclo-Olef
in-Maleic Anhydride)、またはアクリラート(acrylat
e)系のポリマー形態、またはこれらの混合形態であるこ
とを特徴とする請求項1に記載の半導体素子の微細パタ
ーン形成方法。 - 【請求項6】 前記第2工程の後に前記フォトレジストパ
ターンを硬化させる工程をさらに含むことを特徴とする
請求項1に記載の半導体素子の微細パターン形成方法。 - 【請求項7】 前記フォトレジストパターン硬化工程
は、電子ビーム照射、またはアルゴン(Ar)イオン注入工
程の中いずれか一つを利用することを特徴とする請求項
6に記載の半導体素子の微細パターン形成方法。 - 【請求項8】 前記第3工程は、ArガスとCxFyガス(x及び
yは1〜10)との混合ガスをエッチングガスに使用するこ
とを特徴とする請求項2に記載の半導体素子の微細パタ
ーン形成方法。 - 【請求項9】 約-40℃〜約10℃の基板温度範囲において
約50〜約500sccmの流量のArガス、約50〜約200sccmの流
量のCxFyガス、約10〜約50sccmの流量の酸素ガス、及び
約10〜約50sccmの流量のCOガスを使用して前記第3工程
を行うことを特徴とする請求項8に記載の半導体素子の
微細パターン形成方法。 - 【請求項10】 前記第3工程は、約-40℃〜約10℃の基板
温度範囲において約50〜約200sccmの流量のCxFyガスと
約1〜約10sccmの流量の酸素ガスとを使用して行うエッ
チング工程をさらに含むことを特徴とする請求項9に記
載の半導体素子の微細パターン形成方法。 - 【請求項11】 前記第3工程は、約10の基板温度におい
て約150sccmの流量のArガス、約80sccmの流量のCF4ガ
ス、約20sccmの流量の酸素ガス、及び約20sccmの流量の
COガスを使用するエッチング工程と、約100sccmの流量
のCF4ガスと約3sccmの流量の酸素ガスとを使用するエッ
チング工程を連続的に行うことを特徴とする請求項10に
記載の半導体素子の微細パターン形成方法。 - 【請求項12】 前記第6工程は、Arガス、CxFyガス及びC
xFyHzガス(x、y及びzは1〜10)の混合ガスをエッチング
ガスに使用することを特徴とする請求項4に記載の半導
体素子の微細パターン形成方法。 - 【請求項13】 約20℃〜約100℃の基板温度範囲におい
て約100〜約1000sccmの流量のArガス、約5〜約100sccm
の流量のCxFyガス、約2〜約20sccmの流量の酸素ガス、
及び約2〜約20sccmの流量のCxHyFzガスを使用して前記
第6工程を行うことを特徴とする請求項12に記載の半導
体素子の微細パターン形成方法。 - 【請求項14】 約40℃の基板温度において約400sccmの
流量のArガス、約10sccmの流量のC4F6ガス、及び約4scc
mの流量の酸素ガス及び約3sccmの流量のCH2F2ガスを使
用して前記第6工程を行うことを特徴とする請求項13に
記載の半導体素子の微細パターン形成方法。 - 【請求項15】 約20℃〜約100℃の基板温度範囲におい
て、約100〜約1000sccmの流量のArガス、約5〜約100scc
mの流量のCxFyガス(x及びyは1〜10)、及び約2〜約20scc
mの流量の酸素ガスを使用して前記第7工程を行うことを
特徴とする請求項4に記載の半導体素子の微細パターン
形成方法。 - 【請求項16】 約40℃の基板温度において約400sccmの
流量のArガス、約10sccmの流量のC4F6ガス、及び約4scc
mの流量の酸素ガスを使用して前記第7工程を行うことを
特徴とする請求項15に記載の半導体素子の微細パターン
形成方法。 - 【請求項17】 単一チャンバ内において前記第3及び第4
工程を行うことを特徴とする請求項1に記載の半導体素
子の微細パターン形成方法。 - 【請求項18】 それぞれ異なるチャンバ内において前記
第3及び第4工程を行うことを特徴とする請求項1に記載
の半導体素子の微細パターン形成方法。 - 【請求項19】 前記微細パターンは、I型の孤立した形
態のバーパターン、T型のパターン及びホール形態のパ
ターンを含むことを特徴とする請求項1に記載の半導体
素子の微細パターン形成方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-037491 | 2001-06-28 | ||
| KR10-2001-0037491A KR100527398B1 (ko) | 2001-06-28 | 2001-06-28 | 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법 |
| KR2001-079234 | 2001-12-14 | ||
| KR10-2001-0079234A KR100489360B1 (ko) | 2001-12-14 | 2001-12-14 | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003051443A true JP2003051443A (ja) | 2003-02-21 |
| JP4420592B2 JP4420592B2 (ja) | 2010-02-24 |
Family
ID=26639179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002184563A Expired - Fee Related JP4420592B2 (ja) | 2001-06-28 | 2002-06-25 | 半導体素子の微細パターン形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6569778B2 (ja) |
| JP (1) | JP4420592B2 (ja) |
| DE (1) | DE10228774B4 (ja) |
| TW (1) | TW544760B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214171A (ja) * | 2006-02-07 | 2007-08-23 | Hitachi High-Technologies Corp | エッチング処理方法 |
| JP2008091914A (ja) * | 2006-09-29 | 2008-04-17 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| WO2008044326A1 (fr) * | 2006-10-12 | 2008-04-17 | Tokyo Ohka Kogyo Co., Ltd. | composition de photorésine positive et négative du type à amplification chimique pour gravure à sec à basse température, et procédé pour la formation d'un motif en photorésine l'utilisant |
| JP2008512853A (ja) * | 2004-09-03 | 2008-04-24 | ラム リサーチ コーポレーション | 均一性を制御したエッチング |
| JP2009088225A (ja) * | 2007-09-28 | 2009-04-23 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体製造装置及び記憶媒体 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3633595B2 (ja) * | 2001-08-10 | 2005-03-30 | 富士通株式会社 | レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法 |
| US6787475B2 (en) * | 2001-09-06 | 2004-09-07 | Zhuxu Wang | Flash step preparatory to dielectric etch |
| KR100550640B1 (ko) * | 2001-11-30 | 2006-02-09 | 주식회사 하이닉스반도체 | 불화아르곤 노광원을 이용한 패턴 형성 방법 |
| JP3672900B2 (ja) * | 2002-09-11 | 2005-07-20 | 松下電器産業株式会社 | パターン形成方法 |
| US7622051B1 (en) * | 2003-03-27 | 2009-11-24 | Lam Research Corporation | Methods for critical dimension control during plasma etching |
| TWI250558B (en) * | 2003-10-23 | 2006-03-01 | Hynix Semiconductor Inc | Method for fabricating semiconductor device with fine patterns |
| KR100670662B1 (ko) * | 2003-11-28 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
| KR100611777B1 (ko) * | 2003-12-22 | 2006-08-11 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
| KR100521050B1 (ko) * | 2003-12-30 | 2005-10-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
| GB0401622D0 (en) * | 2004-01-26 | 2004-02-25 | Oxford Instr Plasma Technology | Plasma etching process |
| JP2005243681A (ja) * | 2004-02-24 | 2005-09-08 | Tokyo Electron Ltd | 膜改質方法、膜改質装置及びスリミング量の制御方法 |
| KR100672780B1 (ko) * | 2004-06-18 | 2007-01-22 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US9202758B1 (en) * | 2005-04-19 | 2015-12-01 | Globalfoundries Inc. | Method for manufacturing a contact for a semiconductor component and related structure |
| US7723229B2 (en) * | 2005-04-22 | 2010-05-25 | Macronix International Co., Ltd. | Process of forming a self-aligned contact in a semiconductor device |
| US7432194B2 (en) * | 2005-06-10 | 2008-10-07 | United Microelectronics Corp. | Etching method and method for forming contact opening |
| US20070093055A1 (en) * | 2005-10-24 | 2007-04-26 | Pei-Yu Chou | High-aspect ratio contact hole and method of making the same |
| KR100685598B1 (ko) * | 2005-12-30 | 2007-02-22 | 주식회사 하이닉스반도체 | 이온주입용 마스크 패턴 형성 방법 |
| US7479235B2 (en) * | 2006-02-13 | 2009-01-20 | Ahead Magnetics, Inc. | Method for etching a workpiece |
| JP2008078582A (ja) * | 2006-09-25 | 2008-04-03 | Hitachi High-Technologies Corp | プラズマエッチング方法 |
| CN100517648C (zh) * | 2006-12-15 | 2009-07-22 | 中芯国际集成电路制造(上海)有限公司 | 用于蚀刻的系统和方法 |
| KR100885620B1 (ko) * | 2007-12-21 | 2009-02-24 | 주식회사 동부하이텍 | 반도체 소자 제조방법 |
| US8470635B2 (en) * | 2009-11-30 | 2013-06-25 | Micron Technology, Inc. | Keyhole-free sloped heater for phase change memory |
| CN102376627B (zh) * | 2010-08-10 | 2013-11-06 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的形成方法 |
| CN104465493B (zh) * | 2013-09-24 | 2018-06-26 | 中国科学院微电子研究所 | 一种自对准接触孔刻蚀工艺方法 |
| CN107910258A (zh) * | 2017-11-01 | 2018-04-13 | 睿力集成电路有限公司 | 金属线的制造方法及隔离金属线的方法 |
| EP3570317A1 (en) | 2018-05-17 | 2019-11-20 | IMEC vzw | Area-selective deposition of a mask material |
| CN110610922B (zh) * | 2018-06-14 | 2021-10-26 | 华邦电子股份有限公司 | 接触结构及其形成方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281027A (ja) * | 1985-10-04 | 1987-04-14 | Mitsubishi Electric Corp | 微細パタ−ン形成方法 |
| JPH02174121A (ja) * | 1988-12-07 | 1990-07-05 | Samsung Electron Co Ltd | 半導体製造工程におけるエッチング選択度を改善するための方法 |
| JPH02252233A (ja) * | 1989-03-27 | 1990-10-11 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
| JPH0766176A (ja) * | 1993-08-25 | 1995-03-10 | Sony Corp | ドライエッチング方法 |
| JPH0786244A (ja) * | 1993-09-13 | 1995-03-31 | Sony Corp | ドライエッチング方法 |
| JPH0794467A (ja) * | 1993-09-22 | 1995-04-07 | Sony Corp | ドライエッチング方法 |
| JPH0864580A (ja) * | 1994-08-24 | 1996-03-08 | Sony Corp | 半導体装置の製造方法 |
| JPH10199789A (ja) * | 1997-01-10 | 1998-07-31 | Sony Corp | 反射防止膜及びパターンニング方法 |
| JPH10254137A (ja) * | 1997-03-11 | 1998-09-25 | Nec Corp | 化学増幅系レジスト |
| JPH11330046A (ja) * | 1998-05-08 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2000047388A (ja) * | 1998-07-30 | 2000-02-18 | Nec Corp | 化学増幅系レジスト |
| JP2000066396A (ja) * | 1998-08-14 | 2000-03-03 | Fuji Photo Film Co Ltd | ポジ型感光性樹脂組成物 |
| JP2000173996A (ja) * | 1998-12-03 | 2000-06-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100194789B1 (ko) * | 1995-12-16 | 1999-06-15 | 김영환 | 반도체 소자의 폴리머 제거 방법 |
| US5895740A (en) * | 1996-11-13 | 1999-04-20 | Vanguard International Semiconductor Corp. | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers |
| US6391786B1 (en) * | 1997-12-31 | 2002-05-21 | Lam Research Corporation | Etching process for organic anti-reflective coating |
| JP4776747B2 (ja) * | 1998-11-12 | 2011-09-21 | 株式会社ハイニックスセミコンダクター | 半導体素子のコンタクト形成方法 |
| US6218084B1 (en) * | 1998-12-15 | 2001-04-17 | United Microelectronics Corp. | Method for removing photoresist layer |
| US20020142610A1 (en) * | 2001-03-30 | 2002-10-03 | Ting Chien | Plasma etching of dielectric layer with selectivity to stop layer |
| US6436841B1 (en) * | 2001-09-10 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Selectivity oxide-to-oxynitride etch process using a fluorine containing gas, an inert gas and a weak oxidant |
-
2002
- 2002-06-10 US US10/166,133 patent/US6569778B2/en not_active Expired - Lifetime
- 2002-06-12 TW TW091112799A patent/TW544760B/zh not_active IP Right Cessation
- 2002-06-25 JP JP2002184563A patent/JP4420592B2/ja not_active Expired - Fee Related
- 2002-06-27 DE DE10228774A patent/DE10228774B4/de not_active Expired - Fee Related
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281027A (ja) * | 1985-10-04 | 1987-04-14 | Mitsubishi Electric Corp | 微細パタ−ン形成方法 |
| JPH02174121A (ja) * | 1988-12-07 | 1990-07-05 | Samsung Electron Co Ltd | 半導体製造工程におけるエッチング選択度を改善するための方法 |
| JPH02252233A (ja) * | 1989-03-27 | 1990-10-11 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
| JPH0766176A (ja) * | 1993-08-25 | 1995-03-10 | Sony Corp | ドライエッチング方法 |
| JPH0786244A (ja) * | 1993-09-13 | 1995-03-31 | Sony Corp | ドライエッチング方法 |
| JPH0794467A (ja) * | 1993-09-22 | 1995-04-07 | Sony Corp | ドライエッチング方法 |
| JPH0864580A (ja) * | 1994-08-24 | 1996-03-08 | Sony Corp | 半導体装置の製造方法 |
| JPH10199789A (ja) * | 1997-01-10 | 1998-07-31 | Sony Corp | 反射防止膜及びパターンニング方法 |
| JPH10254137A (ja) * | 1997-03-11 | 1998-09-25 | Nec Corp | 化学増幅系レジスト |
| JPH11330046A (ja) * | 1998-05-08 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2000047388A (ja) * | 1998-07-30 | 2000-02-18 | Nec Corp | 化学増幅系レジスト |
| JP2000066396A (ja) * | 1998-08-14 | 2000-03-03 | Fuji Photo Film Co Ltd | ポジ型感光性樹脂組成物 |
| JP2000173996A (ja) * | 1998-12-03 | 2000-06-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008512853A (ja) * | 2004-09-03 | 2008-04-24 | ラム リサーチ コーポレーション | 均一性を制御したエッチング |
| JP2007214171A (ja) * | 2006-02-07 | 2007-08-23 | Hitachi High-Technologies Corp | エッチング処理方法 |
| JP2008091914A (ja) * | 2006-09-29 | 2008-04-17 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| WO2008044326A1 (fr) * | 2006-10-12 | 2008-04-17 | Tokyo Ohka Kogyo Co., Ltd. | composition de photorésine positive et négative du type à amplification chimique pour gravure à sec à basse température, et procédé pour la formation d'un motif en photorésine l'utilisant |
| JP2009088225A (ja) * | 2007-09-28 | 2009-04-23 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体製造装置及び記憶媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6569778B2 (en) | 2003-05-27 |
| DE10228774B4 (de) | 2006-11-02 |
| JP4420592B2 (ja) | 2010-02-24 |
| US20030003714A1 (en) | 2003-01-02 |
| TW544760B (en) | 2003-08-01 |
| DE10228774A1 (de) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003051443A (ja) | 半導体素子の微細パターン形成方法 | |
| US6524964B2 (en) | Method for forming contact by using ArF lithography | |
| US6624068B2 (en) | Polysilicon processing using an anti-reflective dual layer hardmask for 193 nm lithography | |
| KR100550640B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| US6867145B2 (en) | Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser | |
| JP2003133295A (ja) | フォトレジストパターンをマスクに利用するエッチング方法 | |
| KR100551071B1 (ko) | 반도체소자 제조방법 | |
| US6709986B2 (en) | Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam | |
| KR100939109B1 (ko) | 반도체소자 제조방법 | |
| KR20030049116A (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| KR100533967B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR100808050B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030001134A (ko) | 자기 정렬 콘택 형성 방법 | |
| KR100440776B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| KR100527398B1 (ko) | 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법 | |
| KR20030044473A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030041044A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030049245A (ko) | 불화아르곤 노광원을 이용한 비트라인 형성 방법 | |
| KR20030049900A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20040057396A (ko) | 반도체소자 제조방법 | |
| KR20040001920A (ko) | 불화아르곤 노광원을 이용한 반도체소자 제조방법 | |
| KR20030042879A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030042542A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030001131A (ko) | 콘택 형성 방법 | |
| KR20030037213A (ko) | 감광막 패턴 형성 방법 및 그를 이용한 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070822 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080229 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080306 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |