JPH02252233A - 微細パターン形成方法 - Google Patents

微細パターン形成方法

Info

Publication number
JPH02252233A
JPH02252233A JP1075320A JP7532089A JPH02252233A JP H02252233 A JPH02252233 A JP H02252233A JP 1075320 A JP1075320 A JP 1075320A JP 7532089 A JP7532089 A JP 7532089A JP H02252233 A JPH02252233 A JP H02252233A
Authority
JP
Japan
Prior art keywords
resist
pattern
electron beam
dry etching
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1075320A
Other languages
English (en)
Inventor
Kazuhiko Hashimoto
和彦 橋本
Kenji Kawakita
川北 憲司
Noboru Nomura
登 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1075320A priority Critical patent/JPH02252233A/ja
Publication of JPH02252233A publication Critical patent/JPH02252233A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、微細パターン形成方法に関するものであり、
特に電子ビーム照射を行うことによってレジストのドラ
イエッチング耐性を向上させるプロセスに関するもので
ある。
従来の技術 微細パターン形成プロセスは、リソグラフィープロセス
とエツチングプロセスに分けられる。リソグラフィープ
ロセスにおいて形成されたレジストパターンの耐ドライ
エッチング性を高めるために、従来はレジスト成分に耐
ドライエッチ性の高いフェニル基の導入、シリコン樹脂
の使用等を通して、レジスト材料自身の耐ドライエッチ
ング性を高める工夫が行われている。
また、プロセスの面から、パターン形成後に遠紫外線(
nvv)を照射して、耐熱性を向上させているが、非ノ
ボラック樹脂レジストには全く効果がなく、多層レジス
トを用いることによって、基板のエツチング時に耐えう
るパターン形成が行われている。第4図は電子ビームリ
ソグラフィーにおける多層レジストプロセスを説明する
図である。半導体基板1上に下層膜41として高分子有
機膜を2〜3μm厚塗布し、中間層42として8102
等の無機膜、あるいは高分子無機膜を0.2μm厚塗布
し、上層にレジスト43としてPMM人レジストをO,
Sμm厚塗布する(第4図a)。パター7描画後、メチ
ルインブチルケトン(M X B K)とイソプロピル
アルコール(IPム)で現像を行い、レジストパターン
を形成する(第4図b)。
次に、このレジストパターンをマスクとして中間層42
のドライエッチングを行い、さらに、下層膜41のドラ
イエッチングを行う(第4図C)。
このレジストパターンをマスクとして半導体基板1のド
ライエッチングを行う(第4図d)。以上のような多層
レジストプロセスを用いることにより、基板をエツチン
グすることができる耐ドライエッチ性、耐熱性の高い微
細なレジストパターンを形成することができる。
発明が解決しようとする課題 微細パターン形成プロセス、特にリソグラフィープロセ
スにおいては、パターンが微細化するにつれて形成され
るレジストパターンの膜減りが起こる。そのため、サイ
ズの異なるパターンをレジストで形成した際には、パタ
ーンの高さが不均一になり、続くエツチングプロセスで
のパターンの転写が、特に微細なパターンにおいて困難
になっている。前記の様に、従来、レジスト自身の耐ド
ライエッチング性を高める事が様々な工夫により行なわ
れているが、リソグラフィープロセスにおける微細パタ
ーンでの膜減りは避は難い問題である。
また、レジストの膜厚が薄い程、形成されるパターンの
微細化が可能であるが、基板エツチング時にレジスト自
身もエツチングされるため、膜厚カ薄い程エツチングプ
ロセスでのパターン転写が困難になる。
特に、トレンチエツチングやムlエツチングの場合、レ
ジストの膜厚を厚くしマスクとして耐えうるようにして
、解像度を犠牲にしているという問題点がある。
また、前記のように、多層レジストプロセスでは、工程
数が増えてしまい、よシ複雑となったり、また、中間層
、下層へパターン転写を行う時のライン寸法の細シが大
きな問題である。
本発明者らは、これらの課題を解決するために、レジス
トパターンに電子ビームを全面−括照射することにより
、耐ドライエッチ性、耐熱性を向上させ、高精度に基板
をエツチングすることができる微細パターン形成方法を
完成した。
課題を解決するだめの手段 すなわち、本発明は、リソグラフィープロセスにおいて
形成された、耐ドライエッチ性の悪いレジストパターン
に、低加速度電子ビームを全面−括照射することによっ
て、レジストの耐ドライエッチ性、耐熱性を向上させ、
レジスト単層で基板のドライエッチングを行うことがで
きる方法である。
また、三層レジストプロセスの上層レジストパターンへ
、低加速度電子ビームを全面−括照射することにより、
レジストの耐ドライエッチ性を高め、高精度にパターン
転写を行うことができ、容易に微細なレジストパターン
を形成することができる。
レジストへ電子ビーム照射を行うことによってレジスト
を炭素の多い状態にすることができ、レジストの耐ドラ
イエッチ性を向上させることができ、基板のエツチング
を容易に行うことができる。
作用 本発明は、前記したプロセスにより、リソグラフィープ
ロセスにおいて形成されたレジストパターンに、低加速
度電子ビームを全面−括照射することにより、レジスト
の耐ドライエッチ性を向上させ、容易に高精度のパター
ン転写を行うことができる。
特に、電子ビーム照射は大気圧中で行うことができ、照
射も容易であるため、インライン化も可能であり、工程
を簡略化することができる。また、電子ビームの加速電
圧を変えることにより、レジストパターン表面のみ、あ
るいはレジスト全体の耐ドライエッチ性を向上させるこ
とができ、半導体基板のドライエッチングマスクとして
有効に作用する。
実施例 以下の本発明の微細パターン形成方法の一実施例につい
て説明する。まず、ムl配線のパターニングを行った場
合の一実施例を第1図に示す。
レジストとして耐ドライエッチ性が低く、解像度の良い
電子線レジストであるポリメチルメタクリレート(PM
Mム)を用い、1μm厚のムl基板11上に2000 
vpmでスピン塗布した後、170’C,20分間のベ
ーキングを行うことにより、膜厚1.2μmのレジスト
膜12を得た(第1図a)。
コレに加速電圧20kV、ドーズ量1rsopa/dで
電子線露光を行い、メチルイソブチルケトン(MIBK
)とイ/、;’oピルアルコール(IPム)との混合液
で現像を行い、微細レジストパターンが得られた(第1
図b)。このレジストパターンに加速電圧2kV、ドー
ズ量200 po/cA  で電子ビーム13を全面−
括照射し、レジスト膜を完全に改質した(第1図C)。
このレジストパターンをマスクとして第1図C〜eのよ
うに5iO14。
Ch混合ガスを用いて、ムl基板11をドライエッチン
グをした結果、レジストパターンはt子ビー・ム照射を
行わなかったレジストに比べてエッチレートは%以下と
なシ、非常に良好なドライエッチ耐性を示し、微細なム
eパターンを形成することができた。
以上のように、本実施例によれば、耐ドライエッチング
性の悪いレジストに電子ビーム照射を行うことによって
、塩素系ガスに対するレジストの耐ドライエッチ性を4
倍以上に向上させることができる。しかも、単層レジス
トにより、正確にA4のエツチングを行うことができ、
微細なムl配線パターンを形成することができる。
次に電子ビーム照射後、トレンチエツチングを行った場
合の実施例を第2図に示す。
レジストとしてDvvレジストであるPMM人レジスト
を用い、2000vpmでSi基板21上にスピン塗布
した後、170°C,20分間のベーキングを行い、膜
厚1.2μmのレジスト膜22を得た(第2図a)。こ
れにnvv露光を行い、MIBKとIP人の混合液で現
像を行い、微細パターンを得た(第2図b)。このレジ
ストパターンに加速電圧2 kV 、ドーズ量10oo
μC/dで電子ビーム13を全面−括照射し、レジスト
膜を完全に改質した(第2図C)。このレジストパター
ンをマスクとして第2図c −eに示すようにCHF、
 、 C2F6ガスを用いてSi基板21のトレンチエ
ツチングを行った結果、レジストパターンは電子ビーム
照射を行わなかったレジストに比べて、エッチレートは
Z以下になり、非常に良好なドライエッチング耐性を示
し、正確な微MiSi)レンチパターンを形成すること
ができた。さらに、テーパーのついたパターンも、サイ
ドエッチされることなく、パターン転写時の寸法変動も
なかった。
以上のように、本実施例によれば、レジストパターンに
低加速度電子ビームを全面−括照射を行うことによって
、フッ素系ガスに対するレジストの耐ドライエッチ性を
3倍以上に向上させることができ、レジスト膜単層をマ
スクとして、Siのトレンチエツチングを行うことがで
きる。
次に、多層レジストプロセスを用いた場合の実施例を第
3図に示す。
半導体Si基板3o上に下層膜31として高分子有機膜
を2μm厚塗布し、220’C,20分間のベーキング
を行う。この上に中間層32としてSOGを0.2pm
厚塗布し、200’C,20分間のベーキングを行う。
さらに、この上にレジスト33としてPMMAレジスト
をO,Sμm厚塗布し、170°C,20分間のベーキ
ングを行う(第3図a)。これに加速電圧20kV、ド
ーズ量1o。
μc/ ctlで電子線露光を行い、MIBKとIPム
の混合液で現像を行い、微細パターンが得られた悌3図
b)。このレジストパターンに加速電圧2kV。
ドーズ量200μC/c−で電子ビーム36を全面−括
照射し、レジスト膜を完全に改質した。このレジストパ
ターンをマスクとして中間層、下層膜をドライエッチン
グを行い、垂直で微細なレジストパターンを得ることが
できた(第3図C)。このレジストパターンをマスクと
して第3図d〜eに示すようにSi基板のトレンチエツ
チングを行った結果、正確な微細Si トレンチエツチ
ングを形成することができた。
以上のように、本実施例によれば、三層レジストの上層
レジストパターンに低加速度電子ビームを全面−括照射
することによυ、レジストの耐ドライエッチ性を向上さ
せ、パターン転写時の寸法シフトをなくし、正確で微細
なレジストパターンを形成することができる。
発明の詳細 な説明したように、本発明によれば、レジストパターン
へ低加速度電子ビーム照射を行うことにより、レジスト
の耐ドライエッチ性が向上し、膜厚の薄いレジスト、及
び膜減シしたレジストによる微細パターンの形成がきわ
めて容易に行うことができ、微細なレジストパターンを
用いたドライエッチングを高精度に行うことが可能とな
る。
特に、耐ドライエッチ性の悪いレジスト単層を用いて、
微細なレジストパターンを形成し、ドライエッチングを
行うことができる。また、多層レジストの上層レジスト
パターンに電子ビーム照射を行うことにより、正確で微
細なレジストパターンを形成することができ、基板のド
ライエッチングを行うことができ、高密度集積回路の製
造に犬きく寄与することができる。
【図面の簡単な説明】
第1図は本発明の微細パターン形成方法の第1の実施例
の工程断面図、第2図は同第2の実施例の工程断面図、
第3図は同第3の実施例の工程断面図、第4図は従来の
多層レジスト法の工程断面図である。 1・・・・・・半導体基板、11・・・・・・ムl、1
2 、22・・・・・・PMMムレシスト、13・・・
・・・電子ビーム、21・・・・・・S1基板。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名5o
−srXl苺 Ij−−・4:寥ビー4 眺

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に、感光性樹脂膜を塗布し、パター
    ン形成を行った後、電子ビーム照射を行い、前記レジス
    ト表面を改質することにより、レジストの耐ドライエッ
    チ性を向上させ、前記レジストパターンをマスクとして
    、前記半導体基板のドライエッチングを行うことを特徴
    とする微細パターン形成方法。
  2. (2)半導体基板上に、高分子有機膜を塗布し熱処理す
    る工程と、上記高分子有機膜上に無機膜を塗布し熱処理
    する工程と、上記無機膜上に感光性樹脂膜を塗布し熱処
    理する工程と、パターン描画後、現像した後、電子ビー
    ム照射を行う工程と、前記レジストパターンをマスクと
    して、前記無機膜、および高分子有機膜をドライエッチ
    ングする工程とからなることを特徴とする微細パターン
    形成方法。
JP1075320A 1989-03-27 1989-03-27 微細パターン形成方法 Pending JPH02252233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1075320A JPH02252233A (ja) 1989-03-27 1989-03-27 微細パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1075320A JPH02252233A (ja) 1989-03-27 1989-03-27 微細パターン形成方法

Publications (1)

Publication Number Publication Date
JPH02252233A true JPH02252233A (ja) 1990-10-11

Family

ID=13572853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1075320A Pending JPH02252233A (ja) 1989-03-27 1989-03-27 微細パターン形成方法

Country Status (1)

Country Link
JP (1) JPH02252233A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051443A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2003078002A (ja) * 2001-08-30 2003-03-14 Hynix Semiconductor Inc 半導体メモリ素子の製造方法
JP2003114534A (ja) * 2001-06-28 2003-04-18 Hynix Semiconductor Inc フォトレジストパターンを利用した半導体素子の製造方法
JP2003133295A (ja) * 2001-06-28 2003-05-09 Hynix Semiconductor Inc フォトレジストパターンをマスクに利用するエッチング方法
JP2003151876A (ja) * 2001-11-09 2003-05-23 Fujitsu Ltd リソグラフィー方法及び加工方法
JP2004530922A (ja) * 2001-03-28 2004-10-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド サブリソグラフィフォトレジストフィーチャーを形成するプロセス
JP2004533110A (ja) * 2001-03-28 2004-10-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Eビーム放射を使用した、改良されたトランジスタゲート
JP2009088225A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR20110027597A (ko) 2009-09-08 2011-03-16 도쿄엘렉트론가부시키가이샤 피처리체의 처리 방법 및 컴퓨터 판독 가능한 기억 매체
JP2015115524A (ja) * 2013-12-13 2015-06-22 大日本印刷株式会社 インプリントモールドの製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004530922A (ja) * 2001-03-28 2004-10-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド サブリソグラフィフォトレジストフィーチャーを形成するプロセス
JP2004533110A (ja) * 2001-03-28 2004-10-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Eビーム放射を使用した、改良されたトランジスタゲート
JP2003051443A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2003114534A (ja) * 2001-06-28 2003-04-18 Hynix Semiconductor Inc フォトレジストパターンを利用した半導体素子の製造方法
JP2003133295A (ja) * 2001-06-28 2003-05-09 Hynix Semiconductor Inc フォトレジストパターンをマスクに利用するエッチング方法
JP2003078002A (ja) * 2001-08-30 2003-03-14 Hynix Semiconductor Inc 半導体メモリ素子の製造方法
JP2003151876A (ja) * 2001-11-09 2003-05-23 Fujitsu Ltd リソグラフィー方法及び加工方法
JP2009088225A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR20110027597A (ko) 2009-09-08 2011-03-16 도쿄엘렉트론가부시키가이샤 피처리체의 처리 방법 및 컴퓨터 판독 가능한 기억 매체
US8759227B2 (en) 2009-09-08 2014-06-24 Tokyo Electron Limited Method for processing a target object
JP2015115524A (ja) * 2013-12-13 2015-06-22 大日本印刷株式会社 インプリントモールドの製造方法

Similar Documents

Publication Publication Date Title
TW505976B (en) Method for forming micro-pattern of semiconductor device
JPH02252233A (ja) 微細パターン形成方法
JP2532589B2 (ja) 微細パタ―ン形成方法
JPH06244156A (ja) パタ―ン形成法
JPH0684787A (ja) 多層レジストのパターン形成方法
JPS63254729A (ja) レジストパタ−ンの形成方法
JPH04249311A (ja) 光リソグラフィーの限界解像度以下の微細パターン形成方法
JPH01220829A (ja) パターン形成方法
JPH02156244A (ja) パターン形成方法
JPH04338630A (ja) 半導体装置の製造方法
JPH02252231A (ja) 微細パターン形成方法
JPH0821574B2 (ja) パタ−ン形成方法
JPH0391233A (ja) パターン形成方法
JPH01304457A (ja) パターン形成方法
JPS63102322A (ja) パタ−ン形成方法
JPH01304458A (ja) パターン形成方法
JPS6116526A (ja) パタ−ン形成方法
JPS6354726A (ja) レジスト膜のエツチング方法
JPH04250624A (ja) パターン形成方法
JPS63271932A (ja) 微細パタ−ン形成方法
JPH03188447A (ja) レジストパターンの形成方法
JPH04301852A (ja) パターン形成方法
JPH0313949A (ja) レジストパターンの形成方法
JPH05267253A (ja) 半導体装置の製造方法
JPH0748468B2 (ja) パタ−ン形成方法