JPH01304458A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH01304458A JPH01304458A JP13440988A JP13440988A JPH01304458A JP H01304458 A JPH01304458 A JP H01304458A JP 13440988 A JP13440988 A JP 13440988A JP 13440988 A JP13440988 A JP 13440988A JP H01304458 A JPH01304458 A JP H01304458A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- pattern
- film
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000010894 electron beam technology Methods 0.000 claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims abstract 3
- 238000000576 coating method Methods 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 1
- 229920002050 silicone resin Polymers 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 239000010408 film Substances 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
パターン形成方法、特にリフトオフ法を用いた微細パタ
ーン形成方法に関し、 二層レジストの特徴を利用する一方で、パターン限界の
問題を解決するパターン形成方法を提供することを目的
とし、 基板上に下層レジスト膜と電子線ポジ型レジストの上層
レジスト膜を形成する工程、上層レジスト膜のバターニ
ングの後にドライエツチング耐性をもつ物質を塗布して
耐ドライエンチング膜を形成しその表面を平坦化する工
程、および平坦化後の耐性ドライエツチング膜をマスク
にして上層レジスト膜と下層レジストをエンチングする
工程を含むことを特徴とするパターン形成方法を含み構
成する。
ーン形成方法に関し、 二層レジストの特徴を利用する一方で、パターン限界の
問題を解決するパターン形成方法を提供することを目的
とし、 基板上に下層レジスト膜と電子線ポジ型レジストの上層
レジスト膜を形成する工程、上層レジスト膜のバターニ
ングの後にドライエツチング耐性をもつ物質を塗布して
耐ドライエンチング膜を形成しその表面を平坦化する工
程、および平坦化後の耐性ドライエツチング膜をマスク
にして上層レジスト膜と下層レジストをエンチングする
工程を含むことを特徴とするパターン形成方法を含み構
成する。
本発明はパターン形成方法、特にリフトオフ法を用いた
微細パターン形成方法に関する。
微細パターン形成方法に関する。
パターンルールの開発目標が0.2〜0.3μmの半導
体集積回路の製造において、微細パターン形成技術はこ
れまで以上に重要になってきているもので、ビームをよ
く絞ることができる電子線を用いる電子線(EB)露光
と二層レジストを組み合わせが技術もその一つである。
体集積回路の製造において、微細パターン形成技術はこ
れまで以上に重要になってきているもので、ビームをよ
く絞ることができる電子線を用いる電子線(EB)露光
と二層レジストを組み合わせが技術もその一つである。
第2図は従来例の二層レジスト工程を示すもので、先ず
同図(a)に示されるように、基板1の上にホトレジス
トまたは電子線レジストを用い下層レジスト2を塗布す
る。
同図(a)に示されるように、基板1の上にホトレジス
トまたは電子線レジストを用い下層レジスト2を塗布す
る。
次に、同図(b)に示されるように、下層レジスト2の
上にシリコン含有ネガレジストの上層レジスト3を塗布
する。
上にシリコン含有ネガレジストの上層レジスト3を塗布
する。
次いで上層レジスト3を電子線4を用い同図(C)に示
される如く、電子ビーム4で上層レジスト3を露光し、
現像して上層レジスト3のパターンを形成する。
される如く、電子ビーム4で上層レジスト3を露光し、
現像して上層レジスト3のパターンを形成する。
続いて、酸素プラズマを用いる反応性イオンエツチング
(Reactive Ion Etching、 RI
E)で上層レジスト3のパターンをマスクにして下層レ
ジスト2を同図(d)に示されるようにエツチングし、
このようにして得られた下層レジスト2のバタゴンをマ
スクにして次の工程を行なう。
(Reactive Ion Etching、 RI
E)で上層レジスト3のパターンをマスクにして下層レ
ジスト2を同図(d)に示されるようにエツチングし、
このようにして得られた下層レジスト2のバタゴンをマ
スクにして次の工程を行なう。
上層レジスト3にシリコン含有ネガレジストを使用する
理由は、下層レジストのRIEにおいて02によって下
層レジストがエツチングされるときに、上層レジストは
シリコンを含有するため、0□プラズマによって上層レ
ジスト中にSiO□が形成され、それによって上層レジ
ストがRIEに対して耐性をもつようになるからである
。事実、シリコン含有レジストは、02ガスを用いる下
層の[Eにおいて、選択比が20倍以上あることが実験
によって確かめられている。
理由は、下層レジストのRIEにおいて02によって下
層レジストがエツチングされるときに、上層レジストは
シリコンを含有するため、0□プラズマによって上層レ
ジスト中にSiO□が形成され、それによって上層レジ
ストがRIEに対して耐性をもつようになるからである
。事実、シリコン含有レジストは、02ガスを用いる下
層の[Eにおいて、選択比が20倍以上あることが実験
によって確かめられている。
電子線を用いるネガレジストの露光においては、電子線
がレジスト中に入ってレジストの分子を架橋し、電子線
に照射された部分を現像において残すのであるが、電子
線がレジストに入ったときに二次電子が発生せしめられ
、二次電子が不規則な動きをなしてレジストを露光し、
さらには基板からの二次電子がレジスト中に入ってレジ
ストを露光する後方散乱によって隣り合うレジストパタ
ーンが相接する近接効果が発生し、レジストの解像性に
限界がある。またレジストの現像においてレジストの膨
潤が発生し、線と空間が交互に現われるライン・スペー
スパターンの場合に、隣り合うレジストパターンの境界
が不明確になる問題もあり、シリコン含有ネガレジスト
はRIEにおける耐性に優れるものの、パターン限界が
あるという問題がある。
がレジスト中に入ってレジストの分子を架橋し、電子線
に照射された部分を現像において残すのであるが、電子
線がレジストに入ったときに二次電子が発生せしめられ
、二次電子が不規則な動きをなしてレジストを露光し、
さらには基板からの二次電子がレジスト中に入ってレジ
ストを露光する後方散乱によって隣り合うレジストパタ
ーンが相接する近接効果が発生し、レジストの解像性に
限界がある。またレジストの現像においてレジストの膨
潤が発生し、線と空間が交互に現われるライン・スペー
スパターンの場合に、隣り合うレジストパターンの境界
が不明確になる問題もあり、シリコン含有ネガレジスト
はRIEにおける耐性に優れるものの、パターン限界が
あるという問題がある。
そこで本発明は、二層レジストの特徴を利用する一方で
、パターン限界の問題を解決するパターン形成方法を提
供することを目的とする。
、パターン限界の問題を解決するパターン形成方法を提
供することを目的とする。
〔課題を解決するだめの手段]
上記課題は、基板上に下層レジスト膜と電子線ポジ型レ
ジストの上層レジスト膜を形成する工程、上層レジスト
膜のパターニングの後にドライエツチング耐性をもつ物
質を塗布して耐ドライエツチング膜を形成しその表面を
平坦化する工程、および平坦化後の耐ドライエツチング
膜をマスクにして上層レジスト膜と下層レジストをエツ
チングする工程を含むことを特徴とするパターン形成方
法によって解決される。
ジストの上層レジスト膜を形成する工程、上層レジスト
膜のパターニングの後にドライエツチング耐性をもつ物
質を塗布して耐ドライエツチング膜を形成しその表面を
平坦化する工程、および平坦化後の耐ドライエツチング
膜をマスクにして上層レジスト膜と下層レジストをエツ
チングする工程を含むことを特徴とするパターン形成方
法によって解決される。
(作用]
シリコン含有レジストの特徴は、下層レジストを酸素イ
オンにより異方性エツチングを行なう場合、優れたドラ
イエツチング耐性をもっていることと、耐ドライエツチ
ング性が高いために、その膜厚を薄くし解像性を高めて
いることにある。しかし、その解像性にも限界があり、
近接効果補正を加えても0.2〜0.3μmのパターン
形成は困難である。〔こ\で、近接効果補正とは、小さ
なパターンと大きなパターンが隣り合っているとき、大
きなパターンの部分は電子ビームの照射量が多いために
小パターンと大パターンとが近接することにかんがみ、
大パターンを電子ビームで照射するときに電子ビームの
照射量を少なく (補正)して両パターンの近接を防止
することをいう。〕本発明では、二層レジストの長所を
生かしながら」二層レジストの欠点を補うもので、上層
レジストとして解像性および近接効果、補正効果の高い
電子線ポジ型レジストを用い、さらにはポジ型レジスト
のパターニングの後に、その開孔パターン領域にドライ
エツチング耐性の高いシリコン含有樹脂またはレジスト
を埋めることで微細パターンの形成を可能にしたもので
ある。
オンにより異方性エツチングを行なう場合、優れたドラ
イエツチング耐性をもっていることと、耐ドライエツチ
ング性が高いために、その膜厚を薄くし解像性を高めて
いることにある。しかし、その解像性にも限界があり、
近接効果補正を加えても0.2〜0.3μmのパターン
形成は困難である。〔こ\で、近接効果補正とは、小さ
なパターンと大きなパターンが隣り合っているとき、大
きなパターンの部分は電子ビームの照射量が多いために
小パターンと大パターンとが近接することにかんがみ、
大パターンを電子ビームで照射するときに電子ビームの
照射量を少なく (補正)して両パターンの近接を防止
することをいう。〕本発明では、二層レジストの長所を
生かしながら」二層レジストの欠点を補うもので、上層
レジストとして解像性および近接効果、補正効果の高い
電子線ポジ型レジストを用い、さらにはポジ型レジスト
のパターニングの後に、その開孔パターン領域にドライ
エツチング耐性の高いシリコン含有樹脂またはレジスト
を埋めることで微細パターンの形成を可能にしたもので
ある。
以下、本発明を図示の実施例により具体的に説明する。
第1図は本発明の方法の工程を示す断面図である。
第1図(a)参照:
基板11上にフォトレジストまたは電子線レジストを塗
布し、光照射、ベーキングなどの方法でそれを硬化して
下層レジスト膜12を2μmの膜厚に形成し、しかる復
電子線レジス) (PMMAなる商品名のレジスト)
を塗布しベーキングして0.2〜0.3μmの膜厚の上
層レジスト膜13を形成する。
布し、光照射、ベーキングなどの方法でそれを硬化して
下層レジスト膜12を2μmの膜厚に形成し、しかる復
電子線レジス) (PMMAなる商品名のレジスト)
を塗布しベーキングして0.2〜0.3μmの膜厚の上
層レジスト膜13を形成する。
第1図(b)参照:
所定の電子線照射、現像を行って、上層レジストのパタ
ーンを形成する。このとき、必要に応じて近接効果補正
を加え露光してもよい。
ーンを形成する。このとき、必要に応じて近接効果補正
を加え露光してもよい。
第1図(C)参照:
シリコン樹脂(例えばスピン・オン・グラス、5OG)
を0.2〜0.6μm塗布してシリコン樹脂膜14を形
成する。シリコン樹脂に代えてシリコン含有レジストを
用いてもよい。
を0.2〜0.6μm塗布してシリコン樹脂膜14を形
成する。シリコン樹脂に代えてシリコン含有レジストを
用いてもよい。
第1図(d)参照:
CFaガスを用いるRIEによって上層レジストのパタ
ーン表面が露出するまでシリコン樹脂膜14の表面を平
坦化する。
ーン表面が露出するまでシリコン樹脂膜14の表面を平
坦化する。
第1図(e)参照:
連続的に02ガスを用いるRIEで上層レジストの除去
と下層レジスト膜12の加工を行ない微細パターンを得
る。上層レジストの除去は有機溶剤を用いてなくてもよ
い。
と下層レジスト膜12の加工を行ない微細パターンを得
る。上層レジストの除去は有機溶剤を用いてなくてもよ
い。
(発明の効果〕
以上のように本発明によれば、従来の二層レジストの場
合(パターン幅0.5μm)よりも高精度で幅0.2μ
mの微細パターンの形成が可能となった。
合(パターン幅0.5μm)よりも高精度で幅0.2μ
mの微細パターンの形成が可能となった。
第1図(a)〜(e)は本発明実施例断面図、第2図(
a)〜(d)は従来例断面図である。 図中、 11は基板、 12は下層レジスト膜、 13は上層レジスト膜、 14はシリコン樹脂膜 を示ず。
a)〜(d)は従来例断面図である。 図中、 11は基板、 12は下層レジスト膜、 13は上層レジスト膜、 14はシリコン樹脂膜 を示ず。
Claims (1)
- 【特許請求の範囲】 基板(11)上に下層レジスト膜(12)と電子線ポ
ジ型レジストの上層レジスト膜(13)を形成する工程
、上層レジスト膜(13)のパターニングの後にドライ
エッチング耐性をもつ物質を塗布して耐ドライエッチン
グ膜(14)を形成しその表面を平坦化する工程、およ
び 平坦化後の耐性ドライエッチング膜をマスクにして上層
レジスト膜と下層レジストをエッチングする工程を含む
ことを特徴とするパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13440988A JPH01304458A (ja) | 1988-06-02 | 1988-06-02 | パターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13440988A JPH01304458A (ja) | 1988-06-02 | 1988-06-02 | パターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01304458A true JPH01304458A (ja) | 1989-12-08 |
Family
ID=15127709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13440988A Pending JPH01304458A (ja) | 1988-06-02 | 1988-06-02 | パターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01304458A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102129968A (zh) * | 2010-12-31 | 2011-07-20 | 上海集成电路研发中心有限公司 | 双重图形化方法 |
-
1988
- 1988-06-02 JP JP13440988A patent/JPH01304458A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102129968A (zh) * | 2010-12-31 | 2011-07-20 | 上海集成电路研发中心有限公司 | 双重图形化方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6323657B2 (ja) | ||
JPH02252233A (ja) | 微細パターン形成方法 | |
JPH0466345B2 (ja) | ||
JPH01304458A (ja) | パターン形成方法 | |
JPH0458167B2 (ja) | ||
JPH04348030A (ja) | 傾斜エッチング法 | |
KR100472029B1 (ko) | 포토레지스트의 선택비 제어방법 | |
JPH01304457A (ja) | パターン形成方法 | |
JPH02156244A (ja) | パターン形成方法 | |
JPH02181910A (ja) | レジストパターン形成方法 | |
KR100187370B1 (ko) | 반도체장치의 패턴형성방법 | |
KR100192932B1 (ko) | 반도체소자의 형성방법 | |
JPS62200732A (ja) | 半導体装置の製造方法 | |
JPS61294821A (ja) | 微細パタン形成法 | |
JPH03108314A (ja) | 半導体素子の製造方法 | |
JPS6354726A (ja) | レジスト膜のエツチング方法 | |
JPH0313949A (ja) | レジストパターンの形成方法 | |
JPH02304922A (ja) | 微細パターンの形成方法 | |
JPS61123144A (ja) | 微細加工方法 | |
JPS6054775B2 (ja) | ドライ現像方法 | |
JPH03250619A (ja) | パターン形成方法 | |
JPH04100229A (ja) | 半導体装置の製造方法 | |
JPS6153726A (ja) | パタ−ン形成法 | |
JPH0727217B2 (ja) | 基板上へのレジストパタ−ン形成方法 | |
JPH03266419A (ja) | 四層マスクパターン形成法 |