JPS6153726A - パタ−ン形成法 - Google Patents

パタ−ン形成法

Info

Publication number
JPS6153726A
JPS6153726A JP59175469A JP17546984A JPS6153726A JP S6153726 A JPS6153726 A JP S6153726A JP 59175469 A JP59175469 A JP 59175469A JP 17546984 A JP17546984 A JP 17546984A JP S6153726 A JPS6153726 A JP S6153726A
Authority
JP
Japan
Prior art keywords
film
resist
pattern
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59175469A
Other languages
English (en)
Inventor
Akira Mochizuki
晃 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59175469A priority Critical patent/JPS6153726A/ja
Publication of JPS6153726A publication Critical patent/JPS6153726A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置等の製造方法に関し、特に、マス
クパターンを半導体基板に転写する方法に関するもので
ある。
(従来の技術) 一般に、半導体装置の製造において、レジストパターン
を形成する場合に、所望パターンの光透過領域を有する
マスクによりポジ型レジスト膜を選択的に露光した後、
専用の現像液により露光部を溶解除去してパターン形成
する方法が用いられている。
近年、半導体装置において素子パターンの微細化、高集
積化が進み1μm前後の微細なマスクパターンを高精度
に基板上に転写することが要求されてきている。しかし
ながら、凹凸を有する半導体基板の場合、スピン塗布さ
れたレジストの膜厚は均一でないため、基板の凹部上と
凸部上でのレジストパターンの寸法変化が異なるという
問題があることがわかってきた。
例えば、第2図(a)に示すように凹凸のおる基板1上
にポジ型レジスト2をスピン塗布するとレジスト膜2の
厚さは凸部よりも凹部の方が厚くなる。
次に、同図(b)に示すように、一定量の露光および現
像を行なうと、凸部でのレジスト膜2の開孔3では露光
および現像過多となって大きくなり、凹部でのレジスト
膜2の開孔4では露光および現像不足となって小さくな
るため、パターン寸法変化は凹部と凸部とで異なってし
まう。特に、凹部ではレジスト膜2が厚いため微細なパ
ターン形成が困難となる。
(発明が解決しようとする問題点) このように、従来のレジストパターン形成方法では、基
板1上の凹凸の影響を受けて、均一なレジスト膜2の形
成ができたいため、微細パターンを高精度に転写するこ
とが困難であるという欠点があった。
本発明の目的は、凹凸のある半導体基板上K、微細に、
かつ高精度に所定パターンを転写できるパターン形成方
法を提供することにある。
(問題点を解決するための手段) 本発明によれば、凹凸のある半導体基板上にケイ素化合
物を有機溶剤に溶解した溶液を塗布し、熱処理して二酸
化ケイ素膜化し、その後フォトレジストを塗布し、この
フォトレジストに所定パターンを形成した後、二酸化ケ
イ素膜を異方性エツチングして、この二酸化ケイ素膜に
フォトレジスト同様の所定パターンを形成するパターン
形成方法を得る。
(実施例) 以下、本発明を図面を参照してより詳細に説明する。
第1図(a)〜(d)は本発明の一実施例の工程断面図
であり、凹凸を有する基板11上にマスクパターンを転
写する場合についてのものである。
まず、第1図(a)に示すように基板11上にケイ素化
合物(例えば几ns 1(OH)4−Ii+几=−CH
3)を有機溶剤(例えばアルコール)に溶解したもの(
以下、5in2膜形成用塗布液と呼ぶ)をスピン塗布す
る。この時、5i02膜形成用塗布液は低粘度溶液であ
るため被覆性が良いので凹凸をも平担化してしまう。そ
の後、150℃〜200℃の温度で30〜60分間熱処
理を行ないSiO2膜5を      1形成する。
このように低温下での熱処理で5in2膜を形成するこ
とによって後述する如く所望のパターンを容易に得るこ
とができる。すなわち、5iOz膜形成用塗布液をスピ
ン塗布後熱処理することによってS ioz膜5を形成
した場合の膜質について実験を行なった結果、5i02
膜5の膜質は熱処理温度に強く依存することがわかった
表−1はSiO2膜の化学的性質について示したもので
ある。
この表−1から、5in2膜は200℃の熱処理で形成
した場合には粗い膜質であり、熱処理温度を上げること
により密な膜質江なっていくことがわかる。この反面、
8i02膜形成用塗布液を200℃以下で熱処理して形
成したS i02膜の耐薬品性について実験を行なった
結果、ポジ型レジストの剥離液であるジクロルベンゼン
とフェノールノ混合液に溶解するが200℃以上の熱処
理で形成した場合には溶解しないことがわかった。この
結果、S i02膜形成用塗布液は200℃以下で熱処
理すると以下のパターン形成工程が容易である。
次に、同図(b)に示すようにポジ型フォトレジスト1
2をスピン塗布する。この時基板11の凹凸はS io
z膜5により平坦化されているため、従来のようなレジ
スト膜12の厚さ変化は生じない。
その後、同図(C)に示すように、所定のマスクにより
露光し、専用の現像液により現像を行なってレジスト膜
12のパターンを形成する。
次に、同図(d)に示すようにCF4ガスプラズマを平
行平板型装置(図示しない)を用いてSiO2膜5を異
方性エツチングすることによりレジスト膜12のパター
ンがS io2膜5にそのまま転写されboその後、基
板11を所定の方法でエツチングした後、約100℃の
レジスト剥離液(例えば、ジクロルペンセンとフェノー
ルの混合液)に浸漬すると不要となったレジスト12卦
よび5iOz膜5は溶解除去される。1 かかる製法によればパターン寸法はレジスト12により
決定てれ、基板11上の凹凸には影響されないので、微
細でかつ高精度なパターン形成が可能となる。
(発明の効果) 以上説明したように、本発明ばS io2膜形成用塗布
液の被覆性が良く凹凸を平用化できること、および低温
でベークした場合の5iOzv質がレジスト剥ス卸敲に
溶解することを利用してパターン形成を行なうものであ
り、基板上の凹凸に影響されることなく微細パターンを
高精度に転写することができるという利点がある。
上記実施例では、基板上に凹凸がある場合について示し
たが、本発明は異方性エツチングのような工程において
レジストだけではエツチングの選択比が十分にとれない
ような場合のパターン形成にも適用が可能である。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例を工程順に示
す断面図である。 第2図(a)および(b)は従来の製法の一例を示す工
程断面図である。 1.11・・・・・・半導体基板、2.12・・・・・
・フォトレジスト、5・・・・・・絶縁膜。 代理人 弁理士  内 原   “、 ′r、H’〜°
パ′(1,・ ′°5.) +2ノ 1[ 第1図 心2図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板表面上にケイ素化合物を有機溶剤に溶解した
    材料を塗布する工程と、この材料を熱処理して絶縁物膜
    に変換する工程と、この絶縁物膜の上に所定形状のレジ
    スト層を形成する工程と、このレジスト層をマスクとし
    て前記絶縁物膜を選択的に除去する工程とを有すること
    を特徴とするパターン形成法。
JP59175469A 1984-08-23 1984-08-23 パタ−ン形成法 Pending JPS6153726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59175469A JPS6153726A (ja) 1984-08-23 1984-08-23 パタ−ン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59175469A JPS6153726A (ja) 1984-08-23 1984-08-23 パタ−ン形成法

Publications (1)

Publication Number Publication Date
JPS6153726A true JPS6153726A (ja) 1986-03-17

Family

ID=15996602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59175469A Pending JPS6153726A (ja) 1984-08-23 1984-08-23 パタ−ン形成法

Country Status (1)

Country Link
JP (1) JPS6153726A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424438U (ja) * 1987-07-31 1989-02-09

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424438U (ja) * 1987-07-31 1989-02-09

Similar Documents

Publication Publication Date Title
JPH02266517A (ja) 半導体装置の製造方法
JPS6153726A (ja) パタ−ン形成法
JPH0458167B2 (ja)
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
KR101176541B1 (ko) 절연층 패터닝 방법, 상기 방법에 의해서 제조된 절연층 및이를 포함하는 표시 소자
JPS5840338B2 (ja) 半導体装置の製造法
JPH0795509B2 (ja) レジストパタ−ンの形成方法
JPH1180974A (ja) エッチング速度測定方法
JP2005084312A (ja) レジストパターニング方法及び半導体装置の製造方法
JPS62247523A (ja) 半導体装置の製造方法
JPS6126221A (ja) 半導体装置等の製造方法
KR100384877B1 (ko) 포토레지스트 도포 방법
JPH04338630A (ja) 半導体装置の製造方法
JPS62200732A (ja) 半導体装置の製造方法
KR101165471B1 (ko) 인쇄판 및 이의 제조 방법
JPS6152567B2 (ja)
JPS6154629A (ja) フオト・レジストパタ−ンの形成方法
KR100333370B1 (ko) 반도체 소자의 제조 방법
JPS6411938B2 (ja)
JPH02143413A (ja) 半導体装置の製造方法
JPS60106132A (ja) パタ−ン形成方法
JPH02100313A (ja) 半導体装置の製造方法
JPS61231549A (ja) レジストパタ−ン形成方法
KR20020066588A (ko) 반도체 소자의 콘택홀 형성방법
JPH01304458A (ja) パターン形成方法