JPS6152567B2 - - Google Patents

Info

Publication number
JPS6152567B2
JPS6152567B2 JP54111649A JP11164979A JPS6152567B2 JP S6152567 B2 JPS6152567 B2 JP S6152567B2 JP 54111649 A JP54111649 A JP 54111649A JP 11164979 A JP11164979 A JP 11164979A JP S6152567 B2 JPS6152567 B2 JP S6152567B2
Authority
JP
Japan
Prior art keywords
resist
resist film
pattern
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54111649A
Other languages
English (en)
Other versions
JPS5636134A (en
Inventor
Ken Ogura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP11164979A priority Critical patent/JPS5636134A/ja
Publication of JPS5636134A publication Critical patent/JPS5636134A/ja
Publication of JPS6152567B2 publication Critical patent/JPS6152567B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers

Description

【発明の詳細な説明】 この発明は、ポジ型レジストによつて微細パタ
ーンを形成する半導体基板のパターン形成方法に
関し、より具体的には、像形成工程においてエツ
チングし得る基板との密着性を高め微細回路化す
るに適した三層重合体構成にして半導体デバイス
を製造するための微細パターン形成方法に関する
ものである。
従来の半導体デバイス製造におけるリソグラフ
イのレジストマスク・パターン形成においては、
同一組成からなる単層レジストに対して紫外線ま
たは電離性放射線の照射が行われている。また、
このようなパターン形成において上記のレジスト
マスク材料としては、「ポジ型」レジストと「ネ
ガ型」レジストの2つがある。「ネガ型」レジス
トは、照射部が架橋結合を起し、現像工程後に溶
剤に不溶化する一方、未照射部が溶解するものを
いう。これに対して、照射部が溶解するものを
「ポジ型」レジストと称する。しかるに、上記技
術分野において「ポジ型」レジストは、一般的特
質として、高解像性であるが密着性に劣る欠点が
ある。逆に「ネガ型」レジストは、密着性に優れ
るが解像性に難がある。
最近、レジストマスクの適用に対し良好な解像
性を得んとする研究が行われている。その研究に
よつて、次のようなレジスト構成法が考えられ
た。それは二層レジスト構成とするもので、電子
ビーム用として著名であり、かつ遠紫外(波長
1800Å〜2600Å)リソグラフイにおいても高解像
性を有するPMMA(ポリメチルメタクリレー
ト)レジストを下層レジストとする一方、シツプ
レー社(米国、英国)から市販されている紫外
(波長3000〜4000Å)リソグラフイ用レジスト
AZ2400またはAZ1350Jレジストを上部レジスト
とし、しかもこの上部レジストAZ2400または
AZ1350Jを従来の単層膜で用いる場合の塗布膜厚
(〓0.5〜1μm)より非常に薄い(〓0.2μm)
膜厚構造とするものである。
極めて薄いレジストは解像度が向上することが
一般的に知られているが、単層膜として用いた場
合にはマスキングの効果が乏しくなり基板にピン
ホールなどを生じせしめるために、適用されるこ
とは極めて特殊な場合においてのみであつた。
しかるに、上記二層レジスト構成法では、上部
AZ1350JまたはAZ2400レジストの遠紫外光の遮
蔽性を利用して上層レジストのみに紫外光または
電離性放射線を照射した上で、これを現像して所
定のパターンに形成した後、このパターンをマス
クとして厚さ1〜3μmの下層PMMAレジスト
に遠紫外光を照射したのち現像を行うことにより
上層レジストパターンが高精度に形成される。こ
のため、上層レジストパターンに微小なピンホー
ルが存在したとしても下層レジストの厚さが1〜
3μmのため転写し難くなる。このように上記方
法では、上層レジストの薄さを利用して高解像性
を得ることができ、その薄さによる欠点であるピ
ンホール発生に対しては下層レジストが1〜3μ
mと厚いためピンホール発生を低減し得る。
しかるに、上記方法の下層レジストPMMAは
基板との密着性に劣つており、したがつて現像時
に微細レジストパターンの欠落が生じたり、基板
材料の湿式エツチングにおいてレジストパターン
に対するエツチング溶液の“しみ込み”が生じ、
高精度パターン形成を困難にしている。
そのため、PMMAの湿式エツチングを改良す
る試みがなされているが、従来は特別の工程の付
加を行つた後においても5〜6分のエツチング時
間を可能とするだけであつた。いうまでもなく、
通常の半導体製造工程では10分以上のエツチング
耐性がなければ安定に適用するのが困難である場
合が多い。
この発明は上記の点に鑑みなされたもので、解
像力に優れた密着性のよい微細レジストパターン
形成が可能となり、このレジストパターンを用い
てPSG膜などにおいて微細な高精度のエツチング
パターンを高歩留りで形成できる半導体基板のパ
ターン形成方法を提供することを目的とする。
すなわち、この発明では、半導体基板表面上に
ポリグリシジルメタクリレートとポリメチルメタ
クリレートの共重体(P(GMA―CO―MMA))
からなる第1のレジスト膜をたとえば厚さ1〜3
μmに形成し、その上にPMMA(ポリメチルメ
タクリレート)からなる第2のレジスト膜をたと
えば厚さおよそ0.5μmに形成し、さらにこの第
2のレジスト膜上に、紫外線、遠紫外線または電
子ビーム線に対して感光性を示すが、これらを上
記第2のレジスト膜には透過させない第3のレジ
スト膜をたとえばAZ1350またはAZ2400レジスト
によりたとえば厚さおよそ0.2μmに形成し、し
かる後第3のレジスト膜を所望のパターンで露光
し、露光された領域を溶剤で除去することを特徴
とする。ここで、半導体基板表面に接する第1の
レジスト膜は、遠紫外光(1800Å〜2600Å)に感
度があり、かつ高解像性を有し、また湿式エツチ
ングに極めて高耐圧を示す。さらに、パターン形
成はポジ型であるが、パターン形成後に170℃30
分窒素雰囲気中で加熱することにより、グリシジ
ル基の開裂による架橋反応が生じネガ型レジスト
類似の性質を備え、基板との密着性が向上する特
徴がある。したがつて、上記この発明によれ
ば、、第2と第3のレジスト膜による高解像性に
よる長所と共に、密着性に劣るという欠点の克服
により高精度パターン形成を可能とするものであ
る。なお、PMMAからなる中間層第2のレジス
ト膜は、P(GMA―CO―MMA)からなる下層
第1のレジスト膜とAZ1350またはAZ2400レジス
トからなる上層第3のレジスト膜との直接的接触
を防止することを役割とする。その理由は、
AZ1350またはAZ2400レジストの材料組成ナフト
キノンジアジドまたはベンゾキノンジアジドとP
(GMA―CO―MMA)レジストとの吸着反応が著
しく、AZ1350またはAZ2400レジストのパターン
形成後のP(GMA―CO―MMA)レジストへの
遠紫外線の透過が充分行われないのを防止するた
めである。
以下この発明の実施例を図面を参照して説明す
る。第1図ないし第4図はこの発明の実施例を説
明するための図である。第1図において、1はシ
リコン基板、2はこのシリコン基板1上にCVD
(ケミカルベーパデポジシヨン)法により堆積さ
れたPSG膜(濃度7×1021/cm3の燐を含有せしめ
たSiO2ガラス)である。そして、PSG膜2上には
P(GMA―CO―MMA)からなる第1のレジス
ト膜3を形成する。具体的には、GMA含有が
50mol%、MMA含有が50mol%の組成のコポリマ
ーをモノクロルベンゼンに10〜30%溶解したもの
をスピン塗布法により厚さ1〜3μmに塗布して
その皮膜を形成した後、140℃30分空気雰囲気中
で加熱し溶媒除去することにより第1のレジスト
膜3を形成する。このようにして第1のレジスト
膜3を形成した後、その上にPMMAからなる第
2のレジスト膜4を形成する。この第2のレジス
ト膜4は、PMMAをおよそ0.5μmの厚さに塗布
してその皮膜を形成した後、再度空気雰囲気中で
140℃30分間加熱することにより形成される。さ
らに、この第2のレジスト膜4上にAZ1350レジ
ストからなる第3のレジスト膜5を形成する。こ
の第3のレジスト膜5は、AZシンナーにて
AZ1350原液を1:1に希釈して、それをほぼ0.2
μmの厚さに塗布した後、空気雰囲気中で10℃15
分間加熱することにより形成される。
以上のようにして第1ないし第3のレジスト膜
3〜5を形成した後、所定のパターンを得るため
のマスクを介して紫外線を照射し、現像工程を経
ることにより、第2図に示すように第3のレジス
ト膜パターン5′を得る。さらに、この第3のレ
ジスト膜パターン5′をマスクとして遠紫外線を
照射した後、MIB(メチルイブチルケトン)5溶
とMEK(メチルエチルケトン)1溶との混合溶
液にて2分間現像することにより、第3図に示す
ように第1のレジスト膜パターン3′を得る。こ
の時、PMMAからなる第2のレジスト膜4は上
記現像液にて全て溶解し除去される。
この後、170℃30分間窒素雰囲気中で加熱する
ことにより、P(GMA―CO―MMA)レジスト
(第1のレジスト膜パターン3′)に架橋反応を生
じさせる。そして、最後に、第1のレジスト膜パ
ターン3′をマスクとしてHF系エツチング溶液に
て2分間PSG膜2をエツチングすることにより、
第4図に示すようにPSG膜パターン2′を得る。
この場合、幅1〜2μレベルの高精度で歩留りよ
くPSG膜パターン2′を形成できた。
以上のように、上記実施例では、P(GMA―
CO―MMA)からなる第1のレジスト膜3を最下
層としているので、極めて湿式エツチングが困難
であるPSG膜2を高精度に湿式エツチングできる
利点がある。これに対して、PMMA膜を最下層
とした場合には、所定パターンを形成することが
極めて困難であることはいうまでもない。
なお、上記実施例では、被加工膜がPSG膜の場
合について述べたが、被加工膜がシリコン熱酸化
膜であつても同様にパターン形成することができ
る。被加工膜がシリコン熱酸化膜の場合は、最後
に、HF系エツチング溶液で13分間エツチングす
ることにより高精度なパターンが得られた。これ
に対して、シリコン熱酸化膜の場合でも、
PMMA膜を最下層とした場合には高精度なパタ
ーンを得ることは極めて困難であつた。
以上詳述したように、この発明の半導体基板の
パターン形成方法によれば、解像力に優れた密着
性のよい微細レジストパターンの形成が可能とな
り、このレジストパターンを用いてシリコン熱酸
化膜やPSG膜などにおいて幅1〜2μレベルの高
精度でエツチングパターンを高歩留りで形成でき
るもので、したがつて高集積化された半導体デバ
イスの微細パターン形成が可能になる。
【図面の簡単な説明】
第1図ないし第4図はこの発明による半導体基
板のパターン形成方法の実施例を説明するための
図である。 1……シリコン基板、2……PSG膜、2′……
PSG膜パターン、3……第1のレジスト膜、3′
……第1のレジスト膜パターン、4……第2のレ
ジスト膜、5……第3のレジスト膜、5′……第
3のレジスト膜パターン。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板の表面上に、遠紫外線に感光する
    ポリグリシジルメタクリレートとポリメチルメタ
    クリレートの共重体(P(GMA―CO―MMA))
    からなる第1のレジスト膜を形成する工程と、こ
    の第1のレジスト膜上にポリメチルメタクリレー
    トからなる第2のレジスト膜を形成する工程と、
    この第2のレジスト膜上に、紫外線、遠紫外線ま
    たは電子ビーム線に対して感光性を示すが、これ
    らを上記第2のレジスト膜には透過させない第3
    のレジスト膜を形成する工程と、この第3のレジ
    スト膜を所望のパターンで露光する工程と、上記
    第3のレジスト膜の露光された領域を溶剤で除去
    する工程とを具備することを特徴とする半導体基
    板のパターン形成方法。
JP11164979A 1979-09-03 1979-09-03 Forming method for pattern of semiconductor substrate Granted JPS5636134A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11164979A JPS5636134A (en) 1979-09-03 1979-09-03 Forming method for pattern of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11164979A JPS5636134A (en) 1979-09-03 1979-09-03 Forming method for pattern of semiconductor substrate

Publications (2)

Publication Number Publication Date
JPS5636134A JPS5636134A (en) 1981-04-09
JPS6152567B2 true JPS6152567B2 (ja) 1986-11-13

Family

ID=14566667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11164979A Granted JPS5636134A (en) 1979-09-03 1979-09-03 Forming method for pattern of semiconductor substrate

Country Status (1)

Country Link
JP (1) JPS5636134A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125624A (ja) * 1982-12-29 1984-07-20 Fujitsu Ltd パタ−ン形成方法
JPS60106132A (ja) * 1983-11-15 1985-06-11 Fujitsu Ltd パタ−ン形成方法

Also Published As

Publication number Publication date
JPS5636134A (en) 1981-04-09

Similar Documents

Publication Publication Date Title
JPS6323657B2 (ja)
US6610616B2 (en) Method for forming micro-pattern of semiconductor device
JP2994501B2 (ja) パターン形成方法
JPS6152567B2 (ja)
JPS6411938B2 (ja)
JPS5828571B2 (ja) 微細加工用レジスト形成方法
JPH04176123A (ja) 半導体装置の製造方法
JPH01118127A (ja) パターン形成方法
JPS6040184B2 (ja) 半導体装置の製造方法
JPH02156244A (ja) パターン形成方法
JPS6048023B2 (ja) ポジ型レジスト
JP2604573B2 (ja) 微細パターン形成方法
JPH11204414A (ja) パターン形成法
JPS6151414B2 (ja)
JPS61121332A (ja) パタ−ン形成方法
JPS6047419A (ja) 多層レベルパタ−ンニング法
JPS6327848B2 (ja)
JPH0147009B2 (ja)
JP3563138B2 (ja) 感光性樹脂組成物を用いたパターン形成方法
KR940007445B1 (ko) 마스크(Mask)의 제조방법
JPH03269533A (ja) フォトマスクの製造方法およびそれに使用する基板
JPS5955020A (ja) 微細パタ−ン形成方法
JPS61263223A (ja) 半導体装置の製造方法
JPH0313949A (ja) レジストパターンの形成方法
JPH03188447A (ja) レジストパターンの形成方法