KR100472029B1 - 포토레지스트의 선택비 제어방법 - Google Patents

포토레지스트의 선택비 제어방법 Download PDF

Info

Publication number
KR100472029B1
KR100472029B1 KR10-2002-0025114A KR20020025114A KR100472029B1 KR 100472029 B1 KR100472029 B1 KR 100472029B1 KR 20020025114 A KR20020025114 A KR 20020025114A KR 100472029 B1 KR100472029 B1 KR 100472029B1
Authority
KR
South Korea
Prior art keywords
photoresist
ion implantation
selectivity
etching
present
Prior art date
Application number
KR10-2002-0025114A
Other languages
English (en)
Other versions
KR20030087163A (ko
Inventor
김중규
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2002-0025114A priority Critical patent/KR100472029B1/ko
Publication of KR20030087163A publication Critical patent/KR20030087163A/ko
Application granted granted Critical
Publication of KR100472029B1 publication Critical patent/KR100472029B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Abstract

본 발명의 목적은 이온 주입을 이용하여 포토레지스트의 식각 선택비를 조절하는 방법을 제공함에 있다.
이에 본 발명은 반도체 식각 공정에 있어서, 상기 식각공정의 마스크로 사용되는 포토레지스트에 이온 주입을 실시하여 이온 주입으로부터 유도되는 포토레지스트의 경화를 통해 포토레지스트 선택비를 조절하는 것을 특징으로 하는 포토레지스트의 선택비 제어방법을 제공한다

Description

포토레지스트의 선택비 제어방법{METHOD FOR CONTROLING SELECTIVITY OF PHOTORESIST}
본 발명은 반도체 제조방법 중 식각공정에 관한 것으로, 더욱 상세하게는 이온 주입을 통해 포토레지스트의 선택비를 향상시킬 수 있도록 된 선택비 제어방법에 관한 것이다.
통상 반도체 제조 공정 중 식각공정에서 가장 기본이 되는 성능 변수 중 하나인 포토레지스트 선택비는 반도체 제조공정의 시작과 함께 끊임없이 문제화되어 왔다.
상기 포토레지스트 선택비는 패터닝된 포토레지스트를 마스크로 하여 하부의 박막을 식각할 때, 선택적 식각이 정확히 이루어지는 가에 대한 것으로 종래에는 이러한 포토레지스트 선택비를 높이기 위하여 식각 방법을 조율하는 것이 고작이었다.
즉, 게이트 패터닝 공정을 예로 들어 설명하면 도 1a와 도 1b에 도시된 바와 같이 종래에는 반도체 기판 상에 게이트 산화막(1) 및 폴리 실리콘(2)을 순차적으로 증착하고, 상기 폴리 실리콘(2) 상에 게이트 패터닝을 위한 포토레지스트(3)를 도포한 후 노광과 현상 공정을 통해 포토레지스트를 패터닝한 후, 포토레지스트 패턴(4)을 마스크로 하여 상기 폴리 실리콘(2)을 식각하게 된다.
그러나 상기한 종래의 구조는 포토레지스트 선택비를 높이기 힘들다는 문제가 있으며, 특히 최근들어 반도체 소자의 집적도가 높아짐에 따라 0.2㎛ 이하의 디자인 룰을 갖는 소자가 등장하고, 이러한 미세 패턴은 사진 식각 공정에서 미스얼라인 마진(Misalign Margin)의 확보가 어려워 예컨데, 게이트 패터닝 공정을 위한 식각시 식각물질을 보호하기 위해 사용되어지는 마스크 특히 포토레지스트의 두께에 제한이 심해지는 반면 식각해야 할 양은 증가하면서 포토레지스트 선택비를 향상시키는 것이 중요하게 대두되었다.
이에 본 발명은 상기와 같은 제반 요구사항에 부응하기 위하여 안출된 것으로, 이온 주입을 이용하여 포토레지스트의 식각 선택비를 조절하는 방법을 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 반도체 식각 공정을 위한 패터닝 공정에서 마스크로 사용되는 포토레지스트에 이온 주입을 실시하여 이온 주입으로부터 유도되는 포토레지스트의 경화를 이용하여 포토레지스트 선택비를 조절하는 것을 특징으로 한다.
여기서 상기 식각 공정을 위한 패터닝공정은 반도체 제조시 필요한 모든 구조 형성에 소용되는 식각 공정을 모두 포함한다.
또한, 상기 이온 주입은 원소, 투입량, 에너지에 있어서 특별히 한정되지 않으며, 해당 조건에 따라 유연히 결정될 수 있다.
또한 상기 기술적 과제를 달성하기 위하여 본 발명은, 소정의 하부막 위에 포토레지스트를 도포하는 공정과, 도포된 포토레지스트에 이온을 주입하여 포토레지스트를 경화시키는 공정, 현상 및 인화공정을 통해 포토레지스트를 패터닝하는 공정을 포함하여 상기 포토레지스트 패턴의 식각 내성을 강화시키는 구조로 되어 있다.
상기 하부막은 금속 또는 실리콘 산화막일 수 있다.
상기 주입 이온은 질소, 탄소, 붕소, 인 또는 비소인 것이 바람직하다.
또한, 상기 이온 주입은 높은 에너지로 가속된 질소 이온 빔이나 질소 분위기의 플라즈마에서 기판에 높은 전압을 가함으로써 이온을 가속시켜 기판 상의 원하는 막질에 이온을 주입시키는 일종의 플라즈마 공정이 사용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야의 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 본 발명의 범위를 한정하는것으로 해석되어져서는 아니된다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a에서 2c는 본 발명의 바람직한 실시예에 따른 이온 주입을 이용한 포토레지스트 선택비 조절방법이 적용되는 사진 식각 공정을 도시한 개략적인 단면도이다.
상기한 도면은 본 발명의 실시예로서 예컨데 게이트 패터닝 공정을 예시하고 있으며, 도 2a에 도시된 바와 같이 반도체 기판 상에 게이트 산화막(10) 및 폴리 실리콘(20)을 순차적으로 증착하고, 상기 폴리 실리콘(20) 상에 게이트 패터닝을 위한 포토레지스트(30)를 도포한 후 이를 마스크로 사용하여 상기 폴리 실리콘(20)을 식각하게 된다.
이 과정에서 본 발명에 따라 상기 포토레지스트(30)는 패터닝되기 전에 이온 주입과정을 거치게 된다.
도 2b에 도시된 바와 같이 상기 포토레지스트(30) 상에 이온 주입을 실시하게 되면, 포토레지스트(30)는 하드닝(Hardening)되어 건식 식각에 대한 내성이 강화된다. 따라서 이온 주입 공정을 이용하면 두께가 얇은 포토레지스트 패턴도 식각 마스크로서 사용할 수가 있는 것이다. 여기서, 주입 이온은 질소, 탄소, 붕소 또는 비소인 것이 바람직하다.
여기서 이온 주입시 포토레지스트의 종류와 두께에 따라 이온주입 조건이 다르며 가능한한 하부물질에는 영향을 주지않으면서 포토레지스트에만 한정될 수 있도록 하며 이를 위해 이온 주입시의 에너지와 이온의 주입량을 적절히 조절한다.
예를 들어 I-LINE 포토레지스트 2.5㎛ 정도의 두께일 경우 붕소나 인의 경우 8.0E11 - 3.0E12 정도의 이온주입량과 10-60KEV 정도의 이온 주입에너지이면 가능하다.
포토레지스트에 이온 주입과정이 완료되면 도 2c에 도시된 바와 같이 일반적인 노광과 현상 공정을 통해 포토레지스트를 패터닝한 후, 상기 포토레지스트 패턴(40)을 마스크로 하여 상기 폴리 실리콘(20)을 식각한다.
이때, 위에서 언급한 바와 같이 이온 주입에 의해 경화된 포토레지스트 패턴(40)이 폴리 실리콘 식각에 충분히 버텨냄으로서 반도체 소자의 고집적화에 따른 식각량의 증가시에도 포토레지스트의 두께를 최소화할 수 있게 된다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 많은 변형이 가능함은 명백하다.
이상 설명한 바와 같은 본 발명에 따른 포토레지스트의 식각 선택비 제어방법에 의하면, 이온 주입이라는 간단한 공정을 통해 포토레지스트를 경화시킴으로써 식각시 포토레지스트의 선택비를 향상시킬 수 있고, 이에 따라 식각 공정의 마진을 보다 넓게 확보할 수 있게 된다.
또한, 두께가 얇은 포토레지스트 패턴도 식각 마스크로서 사용할 수 있게 되어 포토레지스트의 사용량을 줄여 원가를 절감할 수 있는 효과가 있다.
도 1a와 1b는 종래기술에 따른 포토레지스트 패터닝공정을 도시한 개략적인 단면도,
도 2a에서 2c는 본 발명의 바람직한 실시예에 따른 이온 주입을 이용한 포토레지스트 선택비 조절방법이 적용되는 사진 식각 공정을 도시한 개략적인 단면도이다.

Claims (5)

  1. 소정의 하부막 위에 포토레지스트를 도포하는 공정과,
    상기 도포된 포토레지스트에 이온을 주입하여 포토레지스트를 경화시키는 공정과,
    상기 포토레지스트를 노광 및 현상하여 패터닝하는 공정
    을 포함하여, 상기 포토레지스트 패턴의 식각 내성을 강화시키는 포토레지스트의 선택비 제어방법.
  2. 제 1 항에 있어서, 상기 이온주입은 플라즈마 공정을 통해 이루어지는 포토레지스트의 선택비 제어방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 주입 이온은 질소, 탄소, 붕소, 인 또는 비소인 포토레지스트의 선택비 제어방법.
  4. 제 3 항에 있어서, 상기 이온의 주입 범위는 포토레지스트에만 한정되는 포토레지스트의 선택비 제어방법.
  5. 삭제
KR10-2002-0025114A 2002-05-07 2002-05-07 포토레지스트의 선택비 제어방법 KR100472029B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0025114A KR100472029B1 (ko) 2002-05-07 2002-05-07 포토레지스트의 선택비 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0025114A KR100472029B1 (ko) 2002-05-07 2002-05-07 포토레지스트의 선택비 제어방법

Publications (2)

Publication Number Publication Date
KR20030087163A KR20030087163A (ko) 2003-11-13
KR100472029B1 true KR100472029B1 (ko) 2005-03-08

Family

ID=32381892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0025114A KR100472029B1 (ko) 2002-05-07 2002-05-07 포토레지스트의 선택비 제어방법

Country Status (1)

Country Link
KR (1) KR100472029B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801735B1 (ko) * 2006-01-26 2008-02-11 주식회사 하이닉스반도체 반도체 소자의 이온주입방법
KR100734682B1 (ko) * 2006-05-24 2007-07-02 동부일렉트로닉스 주식회사 포토레지스트의 선택비 제어 방법
KR100910448B1 (ko) * 2007-11-05 2009-08-04 주식회사 동부하이텍 씨모스 이미지 센서 소자의 형성 방법
KR102403736B1 (ko) * 2015-11-02 2022-05-30 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132524A (ja) * 1984-07-25 1986-02-15 Matsushita Electric Ind Co Ltd パタ−ン形成方法
KR960007620A (ko) * 1994-08-11 1996-03-22 전동원 저분자량 수용성 키토산의 제조방법
KR960013153A (ko) * 1994-09-16 1996-04-20 이희종 표면실장기 헤드의 툴 및 툴 자동교환장치
JPH08153714A (ja) * 1994-09-30 1996-06-11 Sanyo Electric Co Ltd エッチング方法及び半導体装置の製造方法
KR20020020507A (ko) * 2000-09-09 2002-03-15 윤종용 이온 주입을 이용한 식각 선택비 조절방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132524A (ja) * 1984-07-25 1986-02-15 Matsushita Electric Ind Co Ltd パタ−ン形成方法
KR960007620A (ko) * 1994-08-11 1996-03-22 전동원 저분자량 수용성 키토산의 제조방법
KR960013153A (ko) * 1994-09-16 1996-04-20 이희종 표면실장기 헤드의 툴 및 툴 자동교환장치
JPH08153714A (ja) * 1994-09-30 1996-06-11 Sanyo Electric Co Ltd エッチング方法及び半導体装置の製造方法
KR20020020507A (ko) * 2000-09-09 2002-03-15 윤종용 이온 주입을 이용한 식각 선택비 조절방법

Also Published As

Publication number Publication date
KR20030087163A (ko) 2003-11-13

Similar Documents

Publication Publication Date Title
KR100891247B1 (ko) 반도체 소자의 패턴 형성 방법
US20070026627A1 (en) Well photoresist pattern of semiconductor device and method for forming the same
KR100472029B1 (ko) 포토레지스트의 선택비 제어방법
JP2001326153A (ja) レジストパターンの形成方法
KR100510448B1 (ko) 열적 흐름 공정을 이용한 반도체장치의 미세 포토레지스트 패턴형성방법
KR19980037280A (ko) 포토레지스트패턴 형성방법
KR100300073B1 (ko) 반도체 장치의 포토레지스트 패턴 형성방법
US20040002218A1 (en) Method for patterning dense and isolated features on semiconductor devices
KR100192931B1 (ko) 감광막 패턴 제조방법
JP3439488B2 (ja) 半導体装置の製造方法
KR0179339B1 (ko) 감광막패턴 형성방법
KR100734682B1 (ko) 포토레지스트의 선택비 제어 방법
KR100209732B1 (ko) 반도체 소자 제조방법
JP2001265011A (ja) 半導体装置の製造方法
KR970009826B1 (ko) 하프톤(Half-Tone)형 위상반전마스크 형성방법
KR20010027172A (ko) 반도체 장치의 패턴 형성방법
KR0135053B1 (ko) 미세형상 형성방법
JPH03108314A (ja) 半導体素子の製造方法
KR100559516B1 (ko) 반도체 소자의 이온 주입 방법
KR100277860B1 (ko) 반도체 소자의 식각 방법
KR960002239B1 (ko) 레지스트막 패턴 형성방법
KR950004974B1 (ko) 미세패턴 형성방법
JPS63136631A (ja) パタ−ン形成方法
KR20090040999A (ko) 반도체 소자의 제조 방법
JPH02174121A (ja) 半導体製造工程におけるエッチング選択度を改善するための方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090130

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee